JPH03198424A - 周波数シンセサイザ - Google Patents

周波数シンセサイザ

Info

Publication number
JPH03198424A
JPH03198424A JP1336431A JP33643189A JPH03198424A JP H03198424 A JPH03198424 A JP H03198424A JP 1336431 A JP1336431 A JP 1336431A JP 33643189 A JP33643189 A JP 33643189A JP H03198424 A JPH03198424 A JP H03198424A
Authority
JP
Japan
Prior art keywords
frequency
division ratio
phase
output signal
frequency division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1336431A
Other languages
English (en)
Inventor
Toshio Kawasaki
川崎 敏雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1336431A priority Critical patent/JPH03198424A/ja
Publication of JPH03198424A publication Critical patent/JPH03198424A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 電圧制御発振器から周波数設定情報に従った周波数の信
号を出力する周波数シンセサイザに関し、可変分周器の
分周比を変更して出力周波数を切替えた時に、高速で再
引込みを行わせることを目的とし、 設定された周波数の信号を出力する電圧制御発振器と、
該電圧制御発振器の出力信号を周波数設定情報に従った
分周比で分周する可変分周器と、基準信号を出力する基
準発振器と、該基準発振器の基準信号と前記可変分周器
の分周出力信号との位相を比較する位相比較器と、該位
相比較器の位相比較出力信号を前記電圧制御発振器の制
御電圧として加えるループフィルタとを備えた周波数シ
ンセサイザに於いて、前記周波数設定情報に従った分周
比を、前記可変分周器の分周出力信号のタイミングに於
いて該可変分周器に設定する構成とした。
〔産業上の利用分野] 本発明は、電圧制御発振器から周波数設定情報に従った
周波数の信号を出力する周波数シンセサイザに関するも
のである。
無線通信システム等に於いては、装置の小型化及び利用
者数の増加に対応した多チャネル化が進められており、
多チャネル化に対応して送受信周波数の選択切替えを、
周波数シンセサイザを用いて行う構成が採用されている
。又キャリアホッピング等の方式に於いても周波数シン
セサイザが採用されている。このような周波数シンセサ
イザは位相同期ループ(PLL)を用いた構成が一般的
であり、出力周波数の切替えを高速化することが要望さ
れている。
〔従来の技術] 従来例の周波数シンセサイザは、第4図に示す構成が一
般的である。同図に於いて、21は電圧制御発振器、2
2は可変分周器、23は基準発振器、24は位相比較器
、25はループフィルタである。
電圧制御発振器21の出力信号aは、可変分周器22に
より分周される。この可変分周器22は周波数設定情報
fに従った分周比が設定され、分周出力信号すは基準発
振器23からの基準信号Cと同一の周波数となり、位相
比較器24に於いて位相が比較され、その位相比較出力
信号dはループフィルタ25を介して電圧制御発振器2
1の制御電圧eとなる。従って、位相同期ループ(PL
L)により、電圧制御発振器21の出力信号aは基準発
振器23の基準信号Cに位相が同期化されたものとなり
、周波数設定情報fに従った分周比が可変分周器22に
設定されることにより、周波数設定情報fに対応した周
波数の出力信号aが電圧制御発振器21から出力される
又可変分周器22に周波数設定情報fに従った分周比が
設定された時に、制御信号gによりループフィルタ25
の帯域を広くするように制御し、位相同期引込みを高速
化し、その引込みが終了すると、元の帯域に切替えて、
位相同期ループの安定化を図るものである。
例えば、移動無線通信システムに適用した場合に、ゾー
ン通過時等に於いて制御チャネルを介して周波数設定情
報fに従って可変分周器22の分周比を変更し、新たな
ゾーンに対応した周波数の信号aを出力するように切替
えることができる。
〔発明が解決しようとする問題点〕
前述のように、従来例の周波数シンセサイザに於いては
、出力周波数の切替時に、位相同期ループの再引込みを
高速化する為、位相同期ループのループフィルタ25の
帯域を広くするように切替えるものであり、帯域対応の
フィルタ定数に切替える為に、ループフィルタ25の構
成が複雑化する欠点がある。
又ループフィルタ25の帯域を切替えて、位相同期引込
みを高速化したとしても、任意のタイミングで可変分周
器22の分周比を変更するものであるから、その時点の
位相に従って位相同期ループの再引込時間にばらつきが
生じることになり、システム設計が複雑となる欠点があ
る。
本発明は、可変分周器の分周比を変更して出力周波数を
切替えた時に、高速で再引込みを行わせることを目的と
するものである。
〔課題を解決するための手段〕
本発明の周波数シンセサイザは、周波数設定情報に従っ
た可変分周器の分周比を、一定のタイミングに於いて設
定するものであり、第1図を参照して説明する。
設定された周波数の信号を出力する電圧制御発振器1と
、この電圧制御発振器1の出力信号を周波数設定情報に
従った分周比で分周する可変分周器2と、基準信号を出
力する基準発振器3と、この基準発振器3の基準信号と
可変分周器2の分周出力信号との位相を比較する位相比
較器4と、この位相比較器4の位相比較出力信号を電圧
制御発振器1の制御電圧として加えるループフィルタ5
とを備えた周波数シンセサイザに於いて、周波数設定情
報に従った分周比を、可変分周器2の分周周波数信号の
タイミングに於いて可変分周器2に設定する構成とした
ものであり、う・ソチ回路6はその為の構成の一例を示
すものである。
〔作用〕
可変分周器2の分周出力信号は、定常時は、基準発振器
3の基準信号とほぼ位相が同じものである。従って、分
周出力信号のタイミングで、周波数設定情報に従った分
周比をラッチ回路6にラッチし、その分周比を可変分周
器2に設定すると、次の時点の分周出力信号の位相は基
準信号に対して太き(変化することになる。この分周出
力信号と基準信号との位相差が大きくなることにより、
電圧制御発振器1への制御電圧が大きく変化し、電圧制
御発振器lは、周波数設定情報に従った周波数となるよ
うに位相が制御される。即ち、位相同期ループの高速引
込みが可能となる。又分周出力信号のタイミングで分周
比を設定するものであるから、位相同期引込時間がほぼ
同しくなる。
〔実施例] 以下図面を参照して本発明の実施例について詳細に説明
する。
第2図は本発明の実施例のブロック図であり、11は電
圧制御発振器、12は可変分周器とじてのカウンタ、1
3は基準発振器、14は位相比較器、15はループフィ
ルタ、16はレジスタである。カウンタ12は、クロッ
ク端子Cと、出力端子Qと、ロード端子LDと、プリセ
ット端子PSとを有し、クロック端子Cに加えられる信
号をカウントし、所定のカウント数となると、出力端子
Qから信号を出力し、電圧制御発振器11の出力信号を
分周するものである。
このカウンタ12による分周出力信号と、基準発振器1
3からの基準信号との位相が位相比較器14により比較
され、位相比較出力信号がループフィルタ15を介して
電圧制御発振器11の制御電圧となり、周波数設定情報
に従った周波数で、且つ基準信号の位相に同期した出力
信号が、電圧制御発振器11から得られる。
前述の周波数設定情報に従った分周比が任意の時刻にレ
ジスタ16にセットされ、そのレジスタ16からカウン
タ12のプリセット端子PSに加えられると、カウンタ
12の出力端子Qからの分周出力信号が位相比較器14
に加えられたタイミングで、ロード端子LDにもその分
周出力信号が加えられるから、レジスタ16からの分周
比がカウンタ12にプリセットされる。そして、クロッ
ク端子Cに加えられる電圧制御発振器11の出力信号を
カウントし、プリセット値に対応したキャリ信号が出力
端子Qから出力されるから、分周比に従った分周出力信
号を得ることができる。
第3図は本発明の実施例の動作説明図であり、(a)は
基準発振器13からの基準信号、働)はカウンタ12の
出力端子Qからの分周出力信号のそれぞれ一例を示す。
任意の時刻t1に周波数設定情報に従った分周比をレジ
スタ16にセットしたとすると、この分周比は、時刻L
2に於ける分周出力信号のタイミングでカウンタ12に
プリセットされる。
従って、時刻L3に於ける分周出力信号は、基準信号に
対して大きな位相差りとなる。この位相差りに対応した
制御電圧が電圧制御発振器11に加えられるから、電圧
制御発振器11の出力信号は基準信号の位相に一致する
ように制御され、例えば、時刻L4に於いて位相が一致
する。即ち、時刻t4に位相同期引込みが完了する。
従来例に於いては、分周比をプリセットするタイミング
がランダム的であるから、分周比をプリセットとした後
の分周出力信号と基準信号との位相差が小さく、その後
に次第に大きくなるものであるから、位相同期引込みに
要する時間が長くなる。これに対して、本発明に於いて
は、前述のように、分周比をプリセットした時の位相差
が最も大きい状態となるから、ループフィルタ15のフ
ィルタ定数の切替えを行うことなく、高速引込みが可能
となる。
本発明は、前述の実施例にのみ限定されるものではなく
、種々付加変更することができるものであり、例えば、
カウンタ12のプリセット値を変更して分周比を変更し
た時に、その分周比に対応したループゲインが得られる
ように、ループフィルタ15のフィルタ定数を切替える
構成とすることも可能である。この場合は、位相同期引
込み動作時に於いてのみ帯域を広げる制御とは異なり、
例えば、分周比を大きくして出力周波数を上昇させた時
に、ループゲインを上げるようにフィルタ定数を切替え
ることになる。
〔発明の効果] 以上説明したように、本発明の周波数シンセサイザは、
電圧制御発振器1からの出力信号を可変分周器2により
分周し、基準発振器3からの基準信号と位相比較器4に
より位相比較し、位相比較出力信号をループフィルタ5
を介して電圧制御発振器lの制御電圧とし、周波数設定
情報に従った分周比を、可変分周器2の分周出力タイミ
ングで可変分周器2に設定するもので、常に所定のタイ
ミングで分周比が設定されるから、位相同期引込みに要
する時間がほぼ同じ程度となり、且つ基準信号に対する
位相差が最も大きくなるタイミングで設定されるから、
ループフィルタ5の帯域を広げることなく、高速引込み
が可能となる利点がある。
【図面の簡単な説明】
第1図は本発明の原理説明図、第2図は本発明の実施例
のブロック図、第3図は本発明の実施例の動作説明図、
第4図は従来例のブロック図である。 ■は電圧制御発振器、2は可変分周器、3は基準発振器
、4は位相比較器、5はループフィルタである。

Claims (1)

  1. 【特許請求の範囲】 設定された周波数の信号を出力する電圧制御発振器(1
    )と、該電圧制御発振器(1)の出力信号を周波数設定
    情報に従った分周比で分周する可変分周器(2)と、基
    準信号を出力する基準発振器(3)と、該基準発振器(
    3)の基準信号と前記可変分周器(2)の分周出力信号
    との位相を比較する位相比較器(4)と、該位相比較器
    (4)の位相比較出力信号を前記電圧制御発振器(1)
    の制御電圧として加えるループフィルタ(5)とを備え
    た周波数シンセサイザに於いて、 前記周波数設定情報に従った分周比を、前記可変分周器
    (2)の分周出力信号のタイミングに於いて該可変分周
    器(2)に設定する構成としたことを特徴とする周波数
    シンセサイザ。
JP1336431A 1989-12-27 1989-12-27 周波数シンセサイザ Pending JPH03198424A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1336431A JPH03198424A (ja) 1989-12-27 1989-12-27 周波数シンセサイザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1336431A JPH03198424A (ja) 1989-12-27 1989-12-27 周波数シンセサイザ

Publications (1)

Publication Number Publication Date
JPH03198424A true JPH03198424A (ja) 1991-08-29

Family

ID=18299059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1336431A Pending JPH03198424A (ja) 1989-12-27 1989-12-27 周波数シンセサイザ

Country Status (1)

Country Link
JP (1) JPH03198424A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0993126A (ja) * 1995-09-28 1997-04-04 Nec Corp クロック発生器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0993126A (ja) * 1995-09-28 1997-04-04 Nec Corp クロック発生器

Similar Documents

Publication Publication Date Title
EP0453280B1 (en) PLL frequency synthesizer
US5140284A (en) Broad band frequency synthesizer for quick frequency retuning
CA2139904C (en) Pll synthesizer and method of controlling the same
JPH0795072A (ja) 位相同期発振回路
US3825855A (en) Frequency synthesizer with coarse stairstep frequency control and fine phase control
JPH0292021A (ja) ディジタルpll回路
CN1269313C (zh) 操作pll频率合成电路之方法
JPH03198424A (ja) 周波数シンセサイザ
JP2738103B2 (ja) Pllシンセサイザー
US6680628B2 (en) Method and device for frequency synthesis using a phase locked loop
US6285260B1 (en) Phase-locked loop having circuit for synchronizing starting points of two counters
JPH02246423A (ja) 位相同期式周波数シンセサイザ
JPH0379888B2 (ja)
JP2704000B2 (ja) 位相同期ループ回路
JPH1079666A (ja) 位相同期発振回路
US5406229A (en) Phase locked loop frequency synthesizer with fast frequency switching
JPS60190024A (ja) デイジタル位相同期回路
JPH0354917A (ja) 位相同期式周波数シンセサイザ
JPH0793576B2 (ja) 周波数シンセサイザ
JPH09191250A (ja) Pll回路
JPH04356821A (ja) 位相同期回路
KR970001397B1 (ko) 개폐 루프 교대 방식에 의한 주파수 합성 장치
JPH0637632A (ja) 周波数シンセサイザ
JP2601096B2 (ja) 周波数シンセサイザ
JPH0638116A (ja) 位相同期ループ回路