JPH09191250A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】 【課題】 出力周波数の切換えが簡単な構成で迅速に行
なえるＰＬＬ回路を提供する。 【解決手段】 第２の分周回路５の分周出力に基づいた
間隔でリセットされ、基準発信回路１の出力を分周する
第３の分周回路７と、第２の分周回路５と第３の分周回
路７の分周出力を位相比較する第２の位相比較回路８を
設け、第２の分周回路５と第３の分周回路７の分周出力
の位相一致を検出したとき、第１の分周回路２をリセッ
トするようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＬＬ回路（フェ
ーズ・ロックド・ループ回路）に関し、特にデータ通信
装置に適用して好適なＰＬＬ回路に関する。

【０００２】

【従来の技術】現在、普及しつつある携帯電話機におい
ては、ＰＬＬ回路の出力周波数により送信チャンネルや
受信チャンネルが決まるので、ＰＬＬ回路の精度が送受
信の精度に影響する。即ち、例えば、ＴＤＭＡ／ＴＤＤ
方式（時分割多元接続／時分割二重方式）においては、
通話チャンネルによるデータの授受と時分割で、制御チ
ャンネルで基地局から送信される制御データの受信を行
なう必要があり、比較的短い周期でＰＬＬ回路の出力を
変化させる必要がある。

【０００３】このような背景のもと、例えば特開平６−
６９７９４号公報には、基準発振器の出力をクロックと
した周波数比較器を設け、この周波数比較器で基準信号
を分周する分周器と、電圧制御発振回路の出力信号を分
周するプログラマブル分周器の分周出力を周波数比較
し、周波数の一致を検出したとき、夫々の分周器をリセ
ットするようにしたＰＬＬ回路が発明されている。この
構成においては、電圧制御発振器の出力周波数が規定の
周波数になったとき両分周器が同じタイミングでリセッ
トされて位相も一致するようになり、規定の周波数の出
力が迅速に安定するようになる。

【０００４】

【発明が解決しようとする課題】しかしながら、上記構
成では、周波数比較器の一致検出精度がＰＬＬ回路の能
力を決定することになるため、周波数比較器の一致検出
精度を上げべく、ＰＬＬ回路の基準発振器とは別に高い
周波数を発生する高精度な基準発振回路を設ける必要が
あった。

【０００５】

【課題を解決するための手段】本発明のＰＬＬ回路は、
基準発信回路と、前記基準発信回路の出力を分周する第
１の分周回路と、電圧制御発振回路と、前記電圧制御発
振回路の発振出力を分周する第２の分周回路と、前記第
１の分周回路と第２の分周回路の分周出力を位相比較す
る位相比較回路とを有し、前記位相比較回路の比較結果
に応じて前記電圧制御発振回路の発振周波数を制御する
ＰＬＬ回路において、前記第２の分周回路の分周出力に
基づいた間隔でリセットされ、前記基準発信回路の出力
を分周する第３の分周回路と、前記第２の分周回路と第
３の分周回路の分周出力を位相比較する第２の位相比較
回路を設け、前記第２の分周回路と第３の分周回路の分
周出力の位相一致を検出したとき、前記第１の分周回路
をリセットするようにしたものである。

【０００６】また、本発明の他のＰＬＬ回路は、基準発
信回路と、前記基準発信回路の出力を分周する第１の分
周回路と、電圧制御発振回路と、前記電圧制御発振回路
の発振出力を分周する第２の分周回路と、前記第１の分
周回路と第２の分周回路の分周出力を位相比較する位相
比較回路とを有し、前記位相比較回路の比較結果に応じ
て前記電圧制御発振回路の発振周波数を制御するＰＬＬ
回路において、前記第１の分周回路は、前記第２の分周
回路の分周出力に基づいた間隔でリセットされるように
すると共に、前記第１の分周回路と第２の分周回路の分
周出力を位相比較する第２の位相比較回路を設け、前記
第１の分周回路と第２の分周回路の分周出力の位相差に
基づき前記第１の分周回路をリセットするようにしたも
のである。

【０００７】

【発明の実施の形態】本発明の実施例をコードレス電話
機の送信チャンネル及び受信チャンネル選択用のＰＬＬ
回路を例に図１に基づき説明する。

【０００８】図１において、基準発振回路（１）が出力
する一定の周波数の基準信号を、第１の分周回路（２）
に供給し、１／Ｒの周波数に分周する。そして、この第
１の分周回路（２）の分周出力を第１の位相比較回路
（３）に供給する。また、電圧制御発振回路（４）が出
力する周波数信号を、第２の分周回路（５）に供給して
１／Ｎに分周し、この第２の分周回路（５）の分周出力
を第１の位相比較回路（３）に供給する。第１の位相比
較回路（３）では、両分周回路（２）（５）の分周出力
の位相比較を行い、比較結果としての位相差信号をロー
パスフィルタ（６）に供給して直流化し、このローパス
フィルタ（６）の出力を電圧制御発振回路（４）に制御
電圧として供給する。

【０００９】而して、本発明にあっては、基準発振回路
（１）の基準信号を第３の分周回路（７）に供給し、第
１の分周回路（２）と同様に、１／Ｒの周波数に分周す
る。そして、この第３の分周回路（７）の分周出力を第
２の位相比較回路（８）に供給する。また、この第２の
位相比較回路（８）は、第２の分周回路（５）の分周出
力が与えられ、第３の分周回路（７）と第２分周回路
（５）の分周出力の位相比較を行う。但し、第２の位相
比較回路（８）は、第１の位相比較回路（３）と異な
り、第１ＡＮＤ回路（９）からの立上り信号に同期して
両分周出力の位相の一致を検出する。即ち、第２の位相
比較回路（７）は、常時位相比較を行い、そして、第１
ＡＮＤ回路（９）からの立上り信号を入力したとき位相
の一致を検出すれば、パルス信号を第１の分周回路
（２）のリセット端子に供給する。第１の分周回路
（２）は、このパルス信号の立上りに同期して分周する
タイミングがリセットされて初期状態となる。ところ
で、第３の分周回路（７）も第２ＡＮＤ回路（１０）か
らの立上り信号に同期して分周するタイミングがリセッ
トされて初期状態となる。前述した第１ＡＮＤ回路
（９）、第２ＡＮＤ回路（１０）には、第２の分周回路
（５）の分周出力と、Ｄ−Ｆ．Ｆ（１１）の出力が供給
されている。このＤ−Ｆ．Ｆ（１１）は、負出力をＤ入
力に帰還しているため、Ｔ−Ｆ．Ｆとしての動作を行な
う。従って、第１ＡＮＤ回路（９）、第２ＡＮＤ回路
（１０）からは、電圧制御発振回路（４）の周波数に対
して１／２Ｎの周波数の信号が出力され、そして両者の
出力信号はこの電圧制御発振回路（４）の周波数に対す
る１／２Ｎの周波数について半周期位相がずれている。

【００１０】上記構成において、第２の分周回路（５）
のＮを図示せぬマイクロプロセッサ等の制御に基づき変
更した場合、従来と同様に、第１の分周回路（２）と第
２の分周回路（５）の分周出力を第１の位相比較回路
（３）で位相比較を行ない、その結果に基づきローパス
フィルタ（６）を介して電圧制御発振回路（４）を制御
し、Ｎの変更に伴なう所望の出力周波数を得ることがで
きる。

【００１１】かかる場合において、本願発明は、Ｄ−
Ｆ．Ｆ（１１）及び第２ＡＮＤ回路（１０）の出力によ
り、第２の分周回路（５）の分周出力の立上りに同期し
て第３の分周回路（７）をリセットするため、この第３
の分周回路（７）は、第２の分周回路（５）と同一タイ
ミングで分周を開始する。この後、Ｄ−Ｆ．Ｆ（１１）
及び第１ＡＮＤ回路（９）の出力により、第２の分周回
路（５）の分周出力の次の立上りに同期して第２の位相
比較回路（８）に位相比較判断させる。即ち、第２の分
周回路（５）の出力に同期して第３の分周回路（７）の
リセット、第２の位相比較回路（８）の位相比較判断が
交互に行なわれる。ここで、第２の位相比較回路（８）
が位相の一致を検出した場合、この第２の位相比較回路
（８）は、第１の分周回路（２）をリセットすることに
なるため、第１の分周回路（２）と第２の分周回路
（５）は、同一タイミングで分周を開始することにな
る。従って、第１の分周回路（２）と第２の分周回路
（５）の出力周波数が一致したとき、両者が同一タイミ
ングで分周を開始するので、従来のように、両者の周波
数が一度一致した後に起こる過度状態の発生をなくすこ
とができる。

【００１２】図２は、他の実施例で図１の実施例と同一
の構成には同一符号を付している。

【００１３】この実施例は、固定分周器を１個としたも
のであり、基準発振回路（１）の基準信号を１／Ｒの周
波数に分周する第１の分周回路（２）のリセット入力に
第２ＡＮＤ回路（１０）と第２の位相比較回路（８）の
出力をＯＲ回路（１２）を介して与え、また第１の分周
回路（２）の出力を第１の位相比較回路（３）と第２の
位相比較回路（８）の両者に与えている。

【００１４】この構成によれば、第１の分周回路（２）
がリセットされた後のこの分周回路（２）の出力と第２
の分周回路（５）の出力を位相比較し、その比較結果を
ローパスフィルタ（６）に与えることになる。そして、
第１の分周回路（２）と第２の分周回路（２）の位相が
一致すれば、第２の位相比較回路（８）は第１の分周回
路（２）をリセットすることになる。尚、この構成で
は、図１の実施例に比べ第１の位相比較回路（２）の比
較処理回数が１／２になるため、ローパスフィルタ
（６）の時定数を大きくする必要がある。

【００１５】尚、上記各々の実施例においては、コード
レス電話機に適用したが、本願発明のＰＬＬ回路をラジ
オ受信機に適用してもよく、かかる場合は、サーチを高
速にできるといった利点がある。

【００１６】また、上記実施例では、第２の位相比較回
路（８）で位相の一致を検出するようにしたが、入力信
号の位相が変化した時点（例えば遅れから進みに変化し
た時点）でも略周波数は一致しているので、その時点を
検出するようにし、その時点で第１の分周回路（２）を
リセットするようにしてよい。

【００１７】

【発明の効果】本発明は、上記のように構成したもので
あるから、設定された周波数の出力が迅速に安定するよ
うになり、周波数切換えに要する時間を短縮することが
できる。

【００１８】そして、この場合に、位相の一致検出に基
づく構成としているので、従来の如く、精度の高い基準
発振回路を設ける必要なく、高精度の周波数一致検出が
行なえる。

【図面の簡単な説明】

【図１】本発明のＰＬＬ回路を示すブロック図である。

【図２】本発明のＰＬＬ回路を示すブロック図である。

【符号の説明】

１ 基準発振回路 ２ 第１の分周回路 ５ 第２の分周回路 ７ 第３の分周回路 ８ 第２の位相比較回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 基準発信回路と、前記基準発信回路の出
   力を分周する第１の分周回路と、電圧制御発振回路と、
   前記電圧制御発振回路の発振出力を分周する第２の分周
   回路と、前記第１の分周回路と第２の分周回路の分周出
   力を位相比較する位相比較回路とを有し、前記位相比較
   回路の比較結果に応じて前記電圧制御発振回路の発振周
   波数を制御するＰＬＬ回路において、前記第２の分周回
   路の分周出力に基づいた間隔でリセットされ、前記基準
   発信回路の出力を分周する第３の分周回路と、前記第２
   の分周回路と第３の分周回路の分周出力を位相比較する
   第２の位相比較回路を設け、前記第２の分周回路と第３
   の分周回路の分周出力の位相差に基づき前記第１の分周
   回路をリセットするようにしたことを特徴とするＰＬＬ
   回路。
2. 【請求項２】 基準発信回路と、前記基準発信回路の出
   力を分周する第１の分周回路と、電圧制御発振回路と、
   前記電圧制御発振回路の発振出力を分周する第２の分周
   回路と、前記第１の分周回路と第２の分周回路の分周出
   力を位相比較する位相比較回路とを有し、前記位相比較
   回路の比較結果に応じて前記電圧制御発振回路の発振周
   波数を制御するＰＬＬ回路において、前記第１の分周回
   路は、前記第２の分周回路の分周出力に基づいた間隔で
   リセットされるようにすると共に、前記第１の分周回路
   と第２の分周回路の分周出力を位相比較する第２の位相
   比較回路を設け、前記第１の分周回路と第２の分周回路
   の分周出力の位相差に基づき前記第１の分周回路をリセ
   ットするようにしたことを特徴とするＰＬＬ回路。