JPH0761009B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0761009B2 JPH0761009B2 JP61052369A JP5236986A JPH0761009B2 JP H0761009 B2 JPH0761009 B2 JP H0761009B2 JP 61052369 A JP61052369 A JP 61052369A JP 5236986 A JP5236986 A JP 5236986A JP H0761009 B2 JPH0761009 B2 JP H0761009B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- reference signal
- divider
- phase detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は間接式周波数シンセサイザの構成に関し，特に
広い周波数にわたり位相同期状態の得られる周波数シン
セサイザに関する。
広い周波数にわたり位相同期状態の得られる周波数シン
セサイザに関する。
〔従来の技術〕 従来，周波数シンセサイザとして，基準信号発生器の出
力周波数の逓倍周波数と電圧制御発振器の出力信号との
差の周波数を得ることのできるディジタルミキサを使用
したものが知られている。これを第４図を参照して説明
する。
力周波数の逓倍周波数と電圧制御発振器の出力信号との
差の周波数を得ることのできるディジタルミキサを使用
したものが知られている。これを第４図を参照して説明
する。
電圧制御発振器３の出力信号が基準信号発生器１の出力
信号でディジタルミキサ２によりサンプリングされる。
ここで，基準信号発生器１の出力信号の周波数をR,電
圧制御発信器３の出力信号周波数をＯとする。また，
ディジタルミキサ２としてＤフリップフロップを用いた
時，周波数Ｒはそのクロック入力に，周波数ＯはＤ
入力にそれぞれ供給され,Dフリップフロップの出力端子
ＱにはＯ＞Ｒのとき，Ｑ ＝｜Ｏ−ｍR| ……（１） 但し,mは正の整数 なる周波数Ｑが得られる。この関係は昭和53年度電子
通信学会通信部門全国大会発表論文396番「900MHz帯デ
ィジタルミキサ方式周波数シンセサイザ」に説明されて
いる。
信号でディジタルミキサ２によりサンプリングされる。
ここで，基準信号発生器１の出力信号の周波数をR,電
圧制御発信器３の出力信号周波数をＯとする。また，
ディジタルミキサ２としてＤフリップフロップを用いた
時，周波数Ｒはそのクロック入力に，周波数ＯはＤ
入力にそれぞれ供給され,Dフリップフロップの出力端子
ＱにはＯ＞Ｒのとき，Ｑ ＝｜Ｏ−ｍR| ……（１） 但し,mは正の整数 なる周波数Ｑが得られる。この関係は昭和53年度電子
通信学会通信部門全国大会発表論文396番「900MHz帯デ
ィジタルミキサ方式周波数シンセサイザ」に説明されて
いる。
この周波数Ｑの信号は可変分周器４により分周され，
固定分周器６により分周された基準信号と周波数位相検
出器５により周波数位相の検出がなされる。周波数位相
検出器５の出力信号である誤差信号は，電圧制御発振器
３の周波数制御端子に負帰還され，電圧制御発振器３で
は誤差信号に応じて周波数が制御されることにより位相
同期状態が得られる。
固定分周器６により分周された基準信号と周波数位相検
出器５により周波数位相の検出がなされる。周波数位相
検出器５の出力信号である誤差信号は，電圧制御発振器
３の周波数制御端子に負帰還され，電圧制御発振器３で
は誤差信号に応じて周波数が制御されることにより位相
同期状態が得られる。
この方式による周波数シンセサイザにおいて，周波数
Ｑは（１）式より，Ｑ＝｜Ｏ−ｍR|で表わされ
る。従って，Ｏ−ｍＲ＝Ｏとなった時Ｑ＝Ｏとな
り，可変分周器４による分周が不可能となる。また，
（１）式をより正確に表わすと， となる。従って， の前後において周波数Ｑの変化の方向が反転し，周波
数位相検出器５の検出動作が不可能になる状態が存在す
る。このとき（３）式＝（４）式であるから， で表わされる。
Ｑは（１）式より，Ｑ＝｜Ｏ−ｍR|で表わされ
る。従って，Ｏ−ｍＲ＝Ｏとなった時Ｑ＝Ｏとな
り，可変分周器４による分周が不可能となる。また，
（１）式をより正確に表わすと， となる。従って， の前後において周波数Ｑの変化の方向が反転し，周波
数位相検出器５の検出動作が不可能になる状態が存在す
る。このとき（３）式＝（４）式であるから， で表わされる。
以上のことから，第４図の方式による周波数シンセサイ
ザにおいては，位相同期状態が得られる周波数は， で表わされる範囲内に限定されてしまうことがわかる。
ザにおいては，位相同期状態が得られる周波数は， で表わされる範囲内に限定されてしまうことがわかる。
本発明は従来の周波数シンセサイザが有している欠点を
除去し，広い周波数範囲にわたり位相同期状態の得られ
る周波数シンセサイザを実現しようとするものである。
除去し，広い周波数範囲にわたり位相同期状態の得られ
る周波数シンセサイザを実現しようとするものである。
本発明による周波数シンセサイザは、周波数の異なる第
１及び第２の基準信号を発生する第１及び第２の基準信
号発生器と、これら第１及び第２の基準信号を選択的に
切り換え可能な信号切換器と、該信号切換器により選択
された基準信号で電圧制御発振器の出力信号をサンプリ
ングする回路と、該サンプリング回路の出力信号を分周
する可変分周器と、前記信号切換器で選択された基準信
号を、該基準信号に対応した固定値で分周する固定分周
器と、これら２つの分周器の出力を入力として誤差電圧
を出力しかつ該出力誤差電圧の変化する方向を変更する
ことが可能な周波数位相検出器と、前記信号切換器、前
記固定分周器及び前記周波数位相検出器を制御する制御
器とを含み、前記周波数位相検出器の出力誤差電圧を前
記電圧制御発振器の周波数制御端子へ接続し、前記制御
器は、前記第１の基準信号発生器と前記固定分周器との
組み合わせにおいて、あらかじめ計算されている位相同
期できない周波数範囲の場合には、前記信号切換器を前
記第２の基準信号を選択するように制御すると共に、前
記固定分周器の前記固定値を前記第２の基準信号に対応
した固定値に切り換えるように制御し、かつ前記周波数
位相検出器に対しては前記出力誤差電圧の変化方向を変
更するように制御することにより位相同期制御を行うこ
とを特徴とする。
１及び第２の基準信号を発生する第１及び第２の基準信
号発生器と、これら第１及び第２の基準信号を選択的に
切り換え可能な信号切換器と、該信号切換器により選択
された基準信号で電圧制御発振器の出力信号をサンプリ
ングする回路と、該サンプリング回路の出力信号を分周
する可変分周器と、前記信号切換器で選択された基準信
号を、該基準信号に対応した固定値で分周する固定分周
器と、これら２つの分周器の出力を入力として誤差電圧
を出力しかつ該出力誤差電圧の変化する方向を変更する
ことが可能な周波数位相検出器と、前記信号切換器、前
記固定分周器及び前記周波数位相検出器を制御する制御
器とを含み、前記周波数位相検出器の出力誤差電圧を前
記電圧制御発振器の周波数制御端子へ接続し、前記制御
器は、前記第１の基準信号発生器と前記固定分周器との
組み合わせにおいて、あらかじめ計算されている位相同
期できない周波数範囲の場合には、前記信号切換器を前
記第２の基準信号を選択するように制御すると共に、前
記固定分周器の前記固定値を前記第２の基準信号に対応
した固定値に切り換えるように制御し、かつ前記周波数
位相検出器に対しては前記出力誤差電圧の変化方向を変
更するように制御することにより位相同期制御を行うこ
とを特徴とする。
第１図は本発明による周波数シンセサイザの系統図であ
り，第４図と同じ部分には同番号を付し説明は省略す
る。１及び７は発振周波数の異なる基準信号発生器,8は
制御器９よりの制御信号にもとづいて基準信号発生器1,
7の信号を切り変える信号切換器である。
り，第４図と同じ部分には同番号を付し説明は省略す
る。１及び７は発振周波数の異なる基準信号発生器,8は
制御器９よりの制御信号にもとづいて基準信号発生器1,
7の信号を切り変える信号切換器である。
電圧制御発振器３の出力信号は，信号切換器８により選
択された基準信号でディジタルミキサ２においてサンプ
リングされる。サンプリングされた信号は可変分周器４
により分周され，この分周信号は信号切換器８よりの基
準信号を固定分周器６により分周した信号と周波数位相
検出器５により周波数位相検出される。周波数位相検出
器５はその出力信号である２つの入力信号の誤差成分の
変化方向が制御器９からの制御信号にもとづいて変更可
能な構成にされている。一方，固定分周器６の分周値は
選択される基準信号が切り換わっても周波数位相検出器
５により周波数比較される周波数が変化しないように制
御器９よりの制御信号にもとづいて２つの値が切りかわ
るように構成されている。制御器９は上述したように，
周波数シンセサイザの周波数設定部からの周波数設定信
号に応じて周波数位相検出器5,固定分周器6,信号切換器
８を制御する。
択された基準信号でディジタルミキサ２においてサンプ
リングされる。サンプリングされた信号は可変分周器４
により分周され，この分周信号は信号切換器８よりの基
準信号を固定分周器６により分周した信号と周波数位相
検出器５により周波数位相検出される。周波数位相検出
器５はその出力信号である２つの入力信号の誤差成分の
変化方向が制御器９からの制御信号にもとづいて変更可
能な構成にされている。一方，固定分周器６の分周値は
選択される基準信号が切り換わっても周波数位相検出器
５により周波数比較される周波数が変化しないように制
御器９よりの制御信号にもとづいて２つの値が切りかわ
るように構成されている。制御器９は上述したように，
周波数シンセサイザの周波数設定部からの周波数設定信
号に応じて周波数位相検出器5,固定分周器6,信号切換器
８を制御する。
周波数位相検出器５よりの誤差信号は電圧制御発振器３
の周波数制御端子に負帰還され，電圧制御発振器３の周
力周波数を所要の周波数に位相同期せしめる。基準信号
発生器1,7の発振周波数をR1,R2,電圧制御発振器３
の出力周波数をO,可変分周器４の分周値をN,固定分周
器６の分周値をＭとすると，ディジタルミキサ２の出力
周波数Ｑは（１），（２）式より， で得られる。
の周波数制御端子に負帰還され，電圧制御発振器３の周
力周波数を所要の周波数に位相同期せしめる。基準信号
発生器1,7の発振周波数をR1,R2,電圧制御発振器３
の出力周波数をO,可変分周器４の分周値をN,固定分周
器６の分周値をＭとすると，ディジタルミキサ２の出力
周波数Ｑは（１），（２）式より， で得られる。
従って，周波数位相検出器５の一方の入力は， となる。
位相同期状態となった時，（５）式により得られる周波
数は信号切換器８より基準信号を固定分周器６の分周値
Ｍで割った値となる。よって今，基準信号R1が選択さ
れているとすると， （６）式から，出力周波数Ｏは， により表わされる。このことにより，周波数Ｏの変化
につれてディジタルミキサ２の出力周波数Ｑは第２図
のようになる。
数は信号切換器８より基準信号を固定分周器６の分周値
Ｍで割った値となる。よって今，基準信号R1が選択さ
れているとすると， （６）式から，出力周波数Ｏは， により表わされる。このことにより，周波数Ｏの変化
につれてディジタルミキサ２の出力周波数Ｑは第２図
のようになる。
つまり で表わされる。
（８）〜（11）式のうち周波数シンセサイザとして利用
できる周波数Ｑの範囲は，可変分周器４の分周可能な
周波数を考慮する必要から最低周波数MINが，また周
波数位相検出器５の検出可能な範囲から最高周波数
MAXがそれぞれ決定される。従って，（10）式で周波数
Ｑ表わされるときに周波数位相検出器５の誤差信号の
変化方向が位相同期状態となるように働くなら，第２図
における太線Ａで表わされる周波数Ｏの範囲が周波数
シンセサイザとして使用できることになる。
できる周波数Ｑの範囲は，可変分周器４の分周可能な
周波数を考慮する必要から最低周波数MINが，また周
波数位相検出器５の検出可能な範囲から最高周波数
MAXがそれぞれ決定される。従って，（10）式で周波数
Ｑ表わされるときに周波数位相検出器５の誤差信号の
変化方向が位相同期状態となるように働くなら，第２図
における太線Ａで表わされる周波数Ｏの範囲が周波数
シンセサイザとして使用できることになる。
更に，周波数位相検出器５の出力誤差信号の変化方向が
（９）式で表わされるときに位相同期状態となるように
変更できるなら，第２図太線Ｂで表わされる周波数Ｏ
の範囲も周波数シンセサイザとして使用できることにな
る。但し，周波数位相検出器５の出力誤差信号の変化方
向を変更するだけでは位相同期状態を得られる電圧制御
発振器３の出力周波数Ｏが連続とはならないため実用
にはならない。そこで，第３図の如く位相同期状態を得
ることのできない周波数Ｏの範囲において制御器９の
制御信号にもとづいて基準信号発生器を基準信号R1か
ら基準信号R2に，信号切換器２により切り換え，固定
分周器６の分周値はM1からM2に切り換え，更に周波数位
相制御器５の出力誤差の変化方向を制御することによ
り，広い周波数範囲にわたり位相同期状態を得ることが
できる。そこで， 但し,N1は可変分周器４の最小の分周値,N2は最大の分周
値である。
（９）式で表わされるときに位相同期状態となるように
変更できるなら，第２図太線Ｂで表わされる周波数Ｏ
の範囲も周波数シンセサイザとして使用できることにな
る。但し，周波数位相検出器５の出力誤差信号の変化方
向を変更するだけでは位相同期状態を得られる電圧制御
発振器３の出力周波数Ｏが連続とはならないため実用
にはならない。そこで，第３図の如く位相同期状態を得
ることのできない周波数Ｏの範囲において制御器９の
制御信号にもとづいて基準信号発生器を基準信号R1か
ら基準信号R2に，信号切換器２により切り換え，固定
分周器６の分周値はM1からM2に切り換え，更に周波数位
相制御器５の出力誤差の変化方向を制御することによ
り，広い周波数範囲にわたり位相同期状態を得ることが
できる。そこで， 但し,N1は可変分周器４の最小の分周値,N2は最大の分周
値である。
とすると， 上記範囲内ではＯは位相同期状態を得られない。
ここで，R1をR2に切り換えた時，MIN ＜Ｑ＜MAX ……（16） となる条件を満たす必要がある。
このとき， で表わされる。R1 とR2とを切り換えた前後において周波数位相検出
器５の検出周波数は同じである必要から， 今，第２図，第３図における周波数Ｏの〜の周波
数範囲において連続的位相同期状態を得るとすると（1
4）式より が得られる。
器５の検出周波数は同じである必要から， 今，第２図，第３図における周波数Ｏの〜の周波
数範囲において連続的位相同期状態を得るとすると（1
4）式より が得られる。
ここで,NA,NBは,N1≦NA≦N2,N1≦NB＜N2 ……（21） を満たす正の整数である。上記（18）〜（21）式を満た
す各定数を選択することにより，第２図，第３図におけ
る周波数Ｏの〜の広い周波数範囲にわたり位相同
期状態を得ることができる。更に，適切に各定数を選択
することにより，より広い周波数範囲を連続的に位相同
期状態とすることも可能である。
す各定数を選択することにより，第２図，第３図におけ
る周波数Ｏの〜の広い周波数範囲にわたり位相同
期状態を得ることができる。更に，適切に各定数を選択
することにより，より広い周波数範囲を連続的に位相同
期状態とすることも可能である。
具代的数字により説明をする。各定数を，R1 ＝20MHz,R2＝24MHz,M1＝200,M2＝240,MIN＝2MH
z,MAX＝8MHzとすると，Ｏは第１表のようになる。
z,MAX＝8MHzとすると，Ｏは第１表のようになる。
上記よりＯの82MHz〜108MHzの広い周波数範囲にわた
り連続的に位相同期状態が得られることがわかる。ま
た，Ｏの初期値は電圧制御発振器の周波数制御端子に
周波数位相検出器５の出力誤差信号を重畳して別に用意
した電圧を供給する方法が考えられる。
り連続的に位相同期状態が得られることがわかる。ま
た，Ｏの初期値は電圧制御発振器の周波数制御端子に
周波数位相検出器５の出力誤差信号を重畳して別に用意
した電圧を供給する方法が考えられる。
以上述べたように，本発明による周波数シンセサイザ
は，制御器よりの制御信号により適切に２つの基準信号
発生器を切り換え，また，周波数位相検出器の出力誤差
信号の変化方向を切り換えることにより，広い周波数範
囲にわたり位相同期状態を得ることができる。
は，制御器よりの制御信号により適切に２つの基準信号
発生器を切り換え，また，周波数位相検出器の出力誤差
信号の変化方向を切り換えることにより，広い周波数範
囲にわたり位相同期状態を得ることができる。
第１図は本発明による周波数シンセサイザの系統図，第
２図，第３図はそれぞれ本発明による周波数シンセサイ
ザの周波数特性を説明するための図，第４図は従来の周
波数シンセサイザの系統図。 １……基準信号発生器（R1）,2……ディジタルミキ
サ,3……電圧制御発振器,4……可変分周器,6……固定分
周器,7……基準信号発生器（R2）,8……信号切換器,9
……制御器。
２図，第３図はそれぞれ本発明による周波数シンセサイ
ザの周波数特性を説明するための図，第４図は従来の周
波数シンセサイザの系統図。 １……基準信号発生器（R1）,2……ディジタルミキ
サ,3……電圧制御発振器,4……可変分周器,6……固定分
周器,7……基準信号発生器（R2）,8……信号切換器,9
……制御器。
Claims (1)
- 【請求項１】周波数の異なる第１及び第２の基準信号を
発生する第１及び第２の基準信号発生器と、これら第１
及び第２の基準信号を選択的に切り換え可能な信号切換
器と、該信号切換器により選択された基準信号で電圧制
御発振器の出力信号をサンプリングする回路と、該サン
プリング回路の出力信号を分周する可変分周器と、前記
信号切換器で選択された基準信号を、該基準信号に対応
した固定値で分周する固定分周器と、これら２つの分周
器の出力を入力として誤差電圧を出力しかつ該出力誤差
電圧の変化する方向を変更することが可能な周波数位相
検出器と、前記信号切換器、前記固定分周器及び前記周
波数位相検出器を制御する制御器とを含み、前記周波数
位相検出器の出力誤差電圧を前記電圧制御発振器の周波
数制御端子へ接続し、前記制御器は、前記第１の基準信
号発生器と前記固定分周器との組み合わせにおいて、あ
らかじめ計算されている位相同期できない周波数範囲の
場合には、前記信号切換器を前記第２の基準信号を選択
するように制御すると共に、前記固定分周器の前記固定
値を前記第２の基準信号に対応した固定値に切り換える
ように制御し、かつ前記周波数位相検出器に対しては前
記出力誤差電圧の変化方向を変更するように制御するこ
とにより位相同期制御を行うことを特徴とする周波数シ
ンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61052369A JPH0761009B2 (ja) | 1986-03-12 | 1986-03-12 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61052369A JPH0761009B2 (ja) | 1986-03-12 | 1986-03-12 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62210731A JPS62210731A (ja) | 1987-09-16 |
| JPH0761009B2 true JPH0761009B2 (ja) | 1995-06-28 |
Family
ID=12912892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61052369A Expired - Lifetime JPH0761009B2 (ja) | 1986-03-12 | 1986-03-12 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0761009B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9011028B2 (en) | 2009-03-31 | 2015-04-21 | Brother Kogyo Kabushiki Kaisha | Tape cassette |
| US9132682B2 (en) | 2009-03-31 | 2015-09-15 | Brother Kogyo Kabushiki Kaisha | Tape unit and tape cassette |
| US9174476B2 (en) | 2010-02-26 | 2015-11-03 | Brother Kogyo Kabushiki Kaisha | Ribbon guide in a tape cassette |
| US9409425B2 (en) | 2009-03-31 | 2016-08-09 | Brother Kogyo Kabushiki Kaisha | Tape cassette |
| US9498987B2 (en) | 2009-03-31 | 2016-11-22 | Brother Kogyo Kabushiki Kaisha | Tape cassette |
| US9498997B2 (en) | 2008-12-25 | 2016-11-22 | Brother Kogyo Kabushiki Kaisha | Tape cassette |
| US9566808B2 (en) | 2009-03-31 | 2017-02-14 | Brother Kogyo Kabushiki Kaisha | Tape cassette |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3317837B2 (ja) * | 1996-02-29 | 2002-08-26 | 日本電気株式会社 | Ｐｌｌ回路 |
| JP2007134833A (ja) * | 2005-11-08 | 2007-05-31 | Nippon Hoso Kyokai <Nhk> | Ｐｌｌ周波数シンセサイザ |
| US7990313B2 (en) | 2006-07-13 | 2011-08-02 | Siemens Aktiengesellschaft | Radar arrangement |
| JP5523135B2 (ja) * | 2010-02-15 | 2014-06-18 | 三菱電機株式会社 | 基準周波数信号源 |
-
1986
- 1986-03-12 JP JP61052369A patent/JPH0761009B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9498997B2 (en) | 2008-12-25 | 2016-11-22 | Brother Kogyo Kabushiki Kaisha | Tape cassette |
| US9011028B2 (en) | 2009-03-31 | 2015-04-21 | Brother Kogyo Kabushiki Kaisha | Tape cassette |
| US9132682B2 (en) | 2009-03-31 | 2015-09-15 | Brother Kogyo Kabushiki Kaisha | Tape unit and tape cassette |
| US9409425B2 (en) | 2009-03-31 | 2016-08-09 | Brother Kogyo Kabushiki Kaisha | Tape cassette |
| US9498987B2 (en) | 2009-03-31 | 2016-11-22 | Brother Kogyo Kabushiki Kaisha | Tape cassette |
| US9566808B2 (en) | 2009-03-31 | 2017-02-14 | Brother Kogyo Kabushiki Kaisha | Tape cassette |
| US9174476B2 (en) | 2010-02-26 | 2015-11-03 | Brother Kogyo Kabushiki Kaisha | Ribbon guide in a tape cassette |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62210731A (ja) | 1987-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0644657B1 (en) | Phase-locked oscillator circuit | |
| EP0453280B1 (en) | PLL frequency synthesizer | |
| EP0526202A2 (en) | Local oscillating frequency synthesizer for use in a TDMA system | |
| JPH0761009B2 (ja) | 周波数シンセサイザ | |
| JPH04260219A (ja) | 位相同期ループシンセサイザ | |
| US6509802B2 (en) | PLL-tuning system having a phase detector with a sampling frequency equal to a reference frequency | |
| JPS6363137B2 (ja) | ||
| JP2541398B2 (ja) | 多重周波数デジタル位相同期ル―プ回路 | |
| JP2704324B2 (ja) | シンセサイズド信号発生装置 | |
| JPH08298459A (ja) | 周波数シンセサイザー装置 | |
| JPH07170584A (ja) | クロック切替回路 | |
| JP2892886B2 (ja) | 周波数シンセサイザ | |
| JP2790564B2 (ja) | 周波数シンセサイザ | |
| JP2601096B2 (ja) | 周波数シンセサイザ | |
| JP2004241960A (ja) | 周波数シンセサイザ | |
| JP3248453B2 (ja) | 発振装置 | |
| JP3260567B2 (ja) | クロック生成回路 | |
| JP2772611B2 (ja) | 従属クロック発生回路 | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 | |
| JPH0730418A (ja) | 周波数シンセサイザ | |
| JPH0638116A (ja) | 位相同期ループ回路 | |
| JP2536959Y2 (ja) | 基準クロック信号生成装置 | |
| JPH0362619A (ja) | 周波数シンセサイザ | |
| JPH0685803A (ja) | クロック切替回路 | |
| JP2001077690A (ja) | クロック供給装置及び方法 |