JPH0685803A - クロック切替回路 - Google Patents
クロック切替回路Info
- Publication number
- JPH0685803A JPH0685803A JP4231098A JP23109892A JPH0685803A JP H0685803 A JPH0685803 A JP H0685803A JP 4231098 A JP4231098 A JP 4231098A JP 23109892 A JP23109892 A JP 23109892A JP H0685803 A JPH0685803 A JP H0685803A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock
- circuit
- frequency
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】 （修正有）
【目的】入力基準クロック間の不確定な位相差を補償し
切替によるジッターの発生を抑圧し良好な基準クロック
を生成する。 【構成】外部から入力される周波数の異なるあるいは周
波数が同一で位相の異なるＮ個の基準クロックを分周し
て同一周波数Ｆとし、これを任意に選択した出力クロッ
クに位相同期する位相ロックループを備えた周波数Ｆの
基準クロック発生回路６を有するクロック切替回路であ
って、分周回路１，２，３のそれぞれの分周クロックの
位相調整を行うＮ個の位相補償回路８，９，１０と、ク
ロック切替回路４が位相補償回路８を通した分周クロッ
クの１つを選択してこの選択された分周クロックの位相
と他のＮ−１個の位相補償回路９，１０の出力クロック
の位相とを比較して位相差検出するＮ個の位相検出回路
１１，１２，１３とを有し、この位相差信号を元に対応
する前記位相補償回路の位相補償を行う。
切替によるジッターの発生を抑圧し良好な基準クロック
を生成する。 【構成】外部から入力される周波数の異なるあるいは周
波数が同一で位相の異なるＮ個の基準クロックを分周し
て同一周波数Ｆとし、これを任意に選択した出力クロッ
クに位相同期する位相ロックループを備えた周波数Ｆの
基準クロック発生回路６を有するクロック切替回路であ
って、分周回路１，２，３のそれぞれの分周クロックの
位相調整を行うＮ個の位相補償回路８，９，１０と、ク
ロック切替回路４が位相補償回路８を通した分周クロッ
クの１つを選択してこの選択された分周クロックの位相
と他のＮ−１個の位相補償回路９，１０の出力クロック
の位相とを比較して位相差検出するＮ個の位相検出回路
１１，１２，１３とを有し、この位相差信号を元に対応
する前記位相補償回路の位相補償を行う。
Description
【０００１】
【産業上の利用分野】本発明は外部から入力される基準
クロックに同期したデジタル信号を伝送するデジタル通
信システムにおけるクロック切替回路に関する。
クロックに同期したデジタル信号を伝送するデジタル通
信システムにおけるクロック切替回路に関する。
【０００２】
【従来の技術】従来のクロック切替回路を図２のブロッ
ク図に示すようなＮ＝３のクロック信号の場合につき説
明する。第１の基準クロック１０１を入力とし、周波数
をｆ１からｆ０に分周し第１の基準クロック１０１から
分周クロック１０４を出力する分周回路１と、第２の基
準クロック１０２を入力とし、周波数をｆ２からｆ０に
分周し第２の基準クロック１０２から分周クロック１０
５を出力する分周回路２と、第３の基準クロック１０３
を入力とし、周波数をｆ３からｆ０に分周し第３の基準
クロック１０３から分周クロック１０６を出力する分周
回路３と、クロック切替制御信号１０７に基ずき基準ク
ロックの切替を行うクロック切替回路４と、クロック切
替出力１０８を電圧制御発振器（ＶＣＯ）６のクロック
を分周器７により分周した分周クロック１１１と位相比
較を行うＶＣＯ制御電圧１０９を出力する位相比較器５
と、ＶＣＯ制御電圧１０９を入力し周波数Ｋ・ｆ０
（Ｋ，自然数）の装置内基準クロック１１０を出力する
電圧制御発振器６と、装置内基準クロック１１０をＫ分
周し分周クロック１１１を出力する分周回路７とを備え
て構成されている。位相比較器５，ＶＣＯ６，分周回路
７からなるＰＬＬ回路出力の装置内基準クロック１１０
は入力される基準クロックに位相同期したクロックが新
たに生成されて出力される。ここで分周回路１，２，３
の出力クロックは同じ周波数ｆ０であるが、各分周クロ
ック１０４，１０５，１０６の間に不確定な位相差が存
在する。従ってクロック切替回路４で切り替えて出力さ
れるクロック切替出力１０８は、分周クロック１０４を
選んでいる状態からクロック切替制御信号１０７により
分周クロック１０５あるいは分周回路１０６に切り替え
られる時点でクロック切替出力１０８にジッターが発生
し装置内基準クロック１１０にもジッターが発生してい
た。
ク図に示すようなＮ＝３のクロック信号の場合につき説
明する。第１の基準クロック１０１を入力とし、周波数
をｆ１からｆ０に分周し第１の基準クロック１０１から
分周クロック１０４を出力する分周回路１と、第２の基
準クロック１０２を入力とし、周波数をｆ２からｆ０に
分周し第２の基準クロック１０２から分周クロック１０
５を出力する分周回路２と、第３の基準クロック１０３
を入力とし、周波数をｆ３からｆ０に分周し第３の基準
クロック１０３から分周クロック１０６を出力する分周
回路３と、クロック切替制御信号１０７に基ずき基準ク
ロックの切替を行うクロック切替回路４と、クロック切
替出力１０８を電圧制御発振器（ＶＣＯ）６のクロック
を分周器７により分周した分周クロック１１１と位相比
較を行うＶＣＯ制御電圧１０９を出力する位相比較器５
と、ＶＣＯ制御電圧１０９を入力し周波数Ｋ・ｆ０
（Ｋ，自然数）の装置内基準クロック１１０を出力する
電圧制御発振器６と、装置内基準クロック１１０をＫ分
周し分周クロック１１１を出力する分周回路７とを備え
て構成されている。位相比較器５，ＶＣＯ６，分周回路
７からなるＰＬＬ回路出力の装置内基準クロック１１０
は入力される基準クロックに位相同期したクロックが新
たに生成されて出力される。ここで分周回路１，２，３
の出力クロックは同じ周波数ｆ０であるが、各分周クロ
ック１０４，１０５，１０６の間に不確定な位相差が存
在する。従ってクロック切替回路４で切り替えて出力さ
れるクロック切替出力１０８は、分周クロック１０４を
選んでいる状態からクロック切替制御信号１０７により
分周クロック１０５あるいは分周回路１０６に切り替え
られる時点でクロック切替出力１０８にジッターが発生
し装置内基準クロック１１０にもジッターが発生してい
た。
【０００３】
【発明が解決しようとする課題】この従来のクロック切
替回路ではＮ個（Ｎ≧２）の入力基準クロックの分周ク
ロック間に位相の不確定性が存在するので、選択クロッ
クの切替時にクロック切替回路の出力である装置内基準
クロックにジッターが発生するという欠点がある。
替回路ではＮ個（Ｎ≧２）の入力基準クロックの分周ク
ロック間に位相の不確定性が存在するので、選択クロッ
クの切替時にクロック切替回路の出力である装置内基準
クロックにジッターが発生するという欠点がある。
【０００４】
【課題を解決するための手段】本発明のクロック切替回
路は、外部から入力される周波数の異るあるいは周波数
が同一で位相の異なるＮ（Ｎは２以上の整数）個の基準
クロックを同一周波数Ｆとなるように分周するＮ個の分
周回路と、この分周回路の周波数Ｆのクロックを任意に
選択する切替回路と、この切替回路の選択された出力ク
ロックに位相同期する位相ロックループを備えた周波数
Ｆのクロックを発生する装置内基準クロック発生回路と
を有するクロック切替回路において、前記分周回路のそ
れぞれの分周クロックの位相調整を行うＮ個の位相補償
回路と、前記クロック切替回路が前記位相補償回路を通
した分周クロックの１つを選択してこの選択された分周
クロックの位相と他のＮ−１個の位相補償回路の出力ク
ロックの位相とを比較して位相差検出するＮ個の位相検
出回路と、この位相差信号を元に対応する前記位相補償
回路の位相補償を行うことを特徴とする。
路は、外部から入力される周波数の異るあるいは周波数
が同一で位相の異なるＮ（Ｎは２以上の整数）個の基準
クロックを同一周波数Ｆとなるように分周するＮ個の分
周回路と、この分周回路の周波数Ｆのクロックを任意に
選択する切替回路と、この切替回路の選択された出力ク
ロックに位相同期する位相ロックループを備えた周波数
Ｆのクロックを発生する装置内基準クロック発生回路と
を有するクロック切替回路において、前記分周回路のそ
れぞれの分周クロックの位相調整を行うＮ個の位相補償
回路と、前記クロック切替回路が前記位相補償回路を通
した分周クロックの１つを選択してこの選択された分周
クロックの位相と他のＮ−１個の位相補償回路の出力ク
ロックの位相とを比較して位相差検出するＮ個の位相検
出回路と、この位相差信号を元に対応する前記位相補償
回路の位相補償を行うことを特徴とする。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すブロック図である。
ここでは従来例と同様に３個のクロック信号、Ｎ＝３の
場合につき説明する。図１において図２と同一の符号は
同一の機能と構成を有する。すなわち、本実施例では３
個の位相補償回路８，９，１０と、３個の位相検出回路
１１，１２，１３を追加している。
る。図１は本発明の一実施例を示すブロック図である。
ここでは従来例と同様に３個のクロック信号、Ｎ＝３の
場合につき説明する。図１において図２と同一の符号は
同一の機能と構成を有する。すなわち、本実施例では３
個の位相補償回路８，９，１０と、３個の位相検出回路
１１，１２，１３を追加している。
【０００６】次に本実施例の動作を説明する。今、クロ
ック切替回路４において３つの入力基準クロック１０
１，１０２，１０３のうち第１の入力基準クロック１０
１が基準クロックとして選択されている場合を考える。
第１の入力基準クロック１０１の周波数を分周回路１に
よりｆ1 からｆ0 に分周し分周クロック１０４を出力す
る。分周クロック１０４は位相補償回路８に入力され第
１の位相検出回路１１から制御信号１１５で位相制御さ
れずに分周クロック１１２を出力する。一方、第２の入
力基準クロック１０２の周波数を分周回路２によりｆ2
からｆ0 に分周し分周クロック１０５を出力する。分周
クロック１０５は位相補償回路９に入力され第２の位相
検出回路１２において、第１の分周クロックの出力信号
１１２との位相差を検出された結果、この制御信号１１
６で位相制御を行い分周クロック１１２と位相のあった
分周クロック１１３を出力する。第３の入力基準クロッ
ク１０３の周波数を分周回路３によりｆ3 によりｆ0 に
分周クロック１０６を出力する。分周クロック１０６は
位相補償回路１０に入力され第３の位相検出回路１３か
らの制御信号１１７で位相制御を行う分周クロック１１
２と位相のあった分周クロック１１４を出力する。クロ
ック切替回路４ではクロック切替制御信号１０７に基づ
き第１の基準クロックの分周クロック１１２から、位相
のあった第２の基準クロックの分周クロック１１３、あ
るいは第３の基準クロックの分周クロック１１４にクロ
ック切替が行われる。第１の基準クロックの分周クロッ
ク１１２はクロック切替回路４にて基準クロックとして
選択されているので、第１の位相検出回路１１では選択
基準クロック１１８と第１の基準クロックの分周クロッ
ク１１２を入力とし両入力クロックの位相差の有無の検
出を行う。第２の基準クロックの分周クロック１１３は
クロック切替回路４にて基準クロックとして選択されて
いないので、第２の位相検出回路１２では選択基準クロ
ック１１８と第２の基準クロックの分周クロック１１３
を入力とし、両入力クロックの位相差の有無の検出を行
う、制御信号１１６を出力する。第３の基準クロックの
分周クロック１１４はクロック切替回路４にて基準クロ
ックとして選択されていないので、第３の位相検出回路
１３では選択基準クロック１１８と第３の基準クロック
の分周クロック１１４を入力とし両入力クロックの位相
差の有無の検出を行い、前記制御信号１１７を検出す
る。選択基準クロック１１８は位相比較器５に入力さ
れ、装置内基準クロック発生回路であるＶＣＯ６の出力
クロックの分周クロック１２１と位相比較し、制御信号
１１９が出力される。制御信号１１９はＶＣＯ６に入力
され所要の装置内基準クロック１２０を出力する。装置
内基準クロック１２０は分周回路７に入力され周波数ｆ
0 に分周され分周クロック１２１が出力される。本発明
ではクロック切替回路４における分周クロック１１３，
１１４の位相を分周クロック１１２の位相にあわせるこ
とによりクロック切替時にジッターの少ない良好な装置
内基準クロックを生成することができる。
ック切替回路４において３つの入力基準クロック１０
１，１０２，１０３のうち第１の入力基準クロック１０
１が基準クロックとして選択されている場合を考える。
第１の入力基準クロック１０１の周波数を分周回路１に
よりｆ1 からｆ0 に分周し分周クロック１０４を出力す
る。分周クロック１０４は位相補償回路８に入力され第
１の位相検出回路１１から制御信号１１５で位相制御さ
れずに分周クロック１１２を出力する。一方、第２の入
力基準クロック１０２の周波数を分周回路２によりｆ2
からｆ0 に分周し分周クロック１０５を出力する。分周
クロック１０５は位相補償回路９に入力され第２の位相
検出回路１２において、第１の分周クロックの出力信号
１１２との位相差を検出された結果、この制御信号１１
６で位相制御を行い分周クロック１１２と位相のあった
分周クロック１１３を出力する。第３の入力基準クロッ
ク１０３の周波数を分周回路３によりｆ3 によりｆ0 に
分周クロック１０６を出力する。分周クロック１０６は
位相補償回路１０に入力され第３の位相検出回路１３か
らの制御信号１１７で位相制御を行う分周クロック１１
２と位相のあった分周クロック１１４を出力する。クロ
ック切替回路４ではクロック切替制御信号１０７に基づ
き第１の基準クロックの分周クロック１１２から、位相
のあった第２の基準クロックの分周クロック１１３、あ
るいは第３の基準クロックの分周クロック１１４にクロ
ック切替が行われる。第１の基準クロックの分周クロッ
ク１１２はクロック切替回路４にて基準クロックとして
選択されているので、第１の位相検出回路１１では選択
基準クロック１１８と第１の基準クロックの分周クロッ
ク１１２を入力とし両入力クロックの位相差の有無の検
出を行う。第２の基準クロックの分周クロック１１３は
クロック切替回路４にて基準クロックとして選択されて
いないので、第２の位相検出回路１２では選択基準クロ
ック１１８と第２の基準クロックの分周クロック１１３
を入力とし、両入力クロックの位相差の有無の検出を行
う、制御信号１１６を出力する。第３の基準クロックの
分周クロック１１４はクロック切替回路４にて基準クロ
ックとして選択されていないので、第３の位相検出回路
１３では選択基準クロック１１８と第３の基準クロック
の分周クロック１１４を入力とし両入力クロックの位相
差の有無の検出を行い、前記制御信号１１７を検出す
る。選択基準クロック１１８は位相比較器５に入力さ
れ、装置内基準クロック発生回路であるＶＣＯ６の出力
クロックの分周クロック１２１と位相比較し、制御信号
１１９が出力される。制御信号１１９はＶＣＯ６に入力
され所要の装置内基準クロック１２０を出力する。装置
内基準クロック１２０は分周回路７に入力され周波数ｆ
0 に分周され分周クロック１２１が出力される。本発明
ではクロック切替回路４における分周クロック１１３，
１１４の位相を分周クロック１１２の位相にあわせるこ
とによりクロック切替時にジッターの少ない良好な装置
内基準クロックを生成することができる。
【０００７】
【発明の効果】以上説明したように本発明はＮ個の位相
検出器と位相補償回路とを備えることにより、Ｎ個の入
力基準クロックの位相を一つの基準入力クロックを基に
して位相合わせした後にクロック切替回路でクロック選
択のための切り替えを行っているので、装置内基準クロ
ックがすべての入力基準クロックに位相同期してジッタ
ーの少ない良好な装置内基準クロックを生成することが
できるという効果がある。
検出器と位相補償回路とを備えることにより、Ｎ個の入
力基準クロックの位相を一つの基準入力クロックを基に
して位相合わせした後にクロック切替回路でクロック選
択のための切り替えを行っているので、装置内基準クロ
ックがすべての入力基準クロックに位相同期してジッタ
ーの少ない良好な装置内基準クロックを生成することが
できるという効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】従来のクロック切替回路のブロック図である。
１，２，３ 分周回路 ４ クロック切替回路 ５ 位相比較器 ６ 電圧制御発振器 ７ 分周回路 ８，９，１０ 位相補償回路 １１ 第１の位相検出回路 １２ 第２の位相検出回路 １３ 第３の位相検出回路 １４ 装置内基準クロック発生回路
Claims (2)
- 【請求項１】 外部から入力される周波数の異るあるい
は周波数が同一で位相の異なるＮ（Ｎは２以上の整数）
個の基準クロックを同一周波数Ｆとなるように分周する
Ｎ個の分周回路と、この分周回路の周波数Ｆのクロック
を任意に選択する切替回路と、この切替回路の選択され
た出力クロックに位相同期する位相ロックループを備え
た周波数Ｆのクロックを発生する装置内基準クロック発
生回路とを有するクロック切替回路において、前記分周
回路のそれぞれの分周クロックの位相調整を行うＮ個の
位相補償回路と、前記クロック切替回路が前記位相補償
回路を通した分周クロックの１つを選択してこの選択さ
れた分周クロックの位相と他のＮ−１個の位相補償回路
の出力クロックの位相とを比較して位相差検出するＮ個
の位相検出回路と、この位相差信号を元に対応する前記
位相補償回路の位相補償を行うことを特徴とするクロッ
ク切替回路。 - 【請求項２】 入力されるＮ個の基準クロックのうち位
相基準とする基準クロックが定っている場合に、この定
まった基準クロックに対する位相補償回路および位相検
出回路を削除できることを特徴とする請求項１記載のク
ロック切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4231098A JPH0685803A (ja) | 1992-08-31 | 1992-08-31 | クロック切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4231098A JPH0685803A (ja) | 1992-08-31 | 1992-08-31 | クロック切替回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685803A true JPH0685803A (ja) | 1994-03-25 |
Family
ID=16918267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4231098A Pending JPH0685803A (ja) | 1992-08-31 | 1992-08-31 | クロック切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685803A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023789A (ja) * | 2001-07-04 | 2003-01-24 | Nippon Densan Corp | モータ制御装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6386630A (ja) * | 1986-09-29 | 1988-04-18 | Nec Corp | 並列伝送路におけるフレ−ム同期方式 |
| JPS63136741A (ja) * | 1986-11-28 | 1988-06-08 | Nec Corp | 位相同期用クロツク切替型位相同期発振回路 |
-
1992
- 1992-08-31 JP JP4231098A patent/JPH0685803A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6386630A (ja) * | 1986-09-29 | 1988-04-18 | Nec Corp | 並列伝送路におけるフレ−ム同期方式 |
| JPS63136741A (ja) * | 1986-11-28 | 1988-06-08 | Nec Corp | 位相同期用クロツク切替型位相同期発振回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023789A (ja) * | 2001-07-04 | 2003-01-24 | Nippon Densan Corp | モータ制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6310498B1 (en) | Digital phase selection circuitry and method for reducing jitter | |
| US5373254A (en) | Method and apparatus for controlling phase of a system clock signal for switching the system clock signal | |
| JP3932396B2 (ja) | 混合型遅延固定ループ回路及びそのクロック信号同期方法 | |
| JP3066690B2 (ja) | 位相同期発振回路 | |
| US6819153B2 (en) | Semiconductor device for clock signals synchronization accuracy | |
| US6104326A (en) | Bit synchronization apparatus for recovering high speed NRZ data | |
| JP2004120433A (ja) | 位相同期ループ回路 | |
| JPH0761009B2 (ja) | 周波数シンセサイザ | |
| JPS5957530A (ja) | 位相同期回路 | |
| JPH0685803A (ja) | クロック切替回路 | |
| US6359948B1 (en) | Phase-locked loop circuit with reduced jitter | |
| JP2877185B2 (ja) | クロック発生器 | |
| JPH07170584A (ja) | クロック切替回路 | |
| JP2000148281A (ja) | クロック選択回路 | |
| JP2972590B2 (ja) | クロック切替回路 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JPH09130237A (ja) | Ｐｌｌ回路及び転送データ信号処理装置 | |
| JP2979811B2 (ja) | クロック出力回路 | |
| JPH0964732A (ja) | 同期クロック生成回路 | |
| JPH09149017A (ja) | Ｐｌｌ回路及びビット位相同期回路 | |
| US7764938B2 (en) | Signaling generation through multiplexing | |
| JPH0528829Y2 (ja) | ||
| JP2001326627A (ja) | 同期源信号切替回路 | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| JP3099755B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990803 |