JP3099755B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3099755B2 JP3099755B2 JP08282960A JP28296096A JP3099755B2 JP 3099755 B2 JP3099755 B2 JP 3099755B2 JP 08282960 A JP08282960 A JP 08282960A JP 28296096 A JP28296096 A JP 28296096A JP 3099755 B2 JP3099755 B2 JP 3099755B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- frequency
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＬＬ（Ｐｈａｓ
ｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を含む半導体集積回
路装置に関し、特に、送信機および受信機の同調に使用
されるＰＬＬ回路を内蔵した半導体集積回路装置におい
て、周波数サーチ時間の短い送信機または受信機に用い
て好適とされる半導体集積回路装置に関する。
ｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を含む半導体集積回
路装置に関し、特に、送信機および受信機の同調に使用
されるＰＬＬ回路を内蔵した半導体集積回路装置におい
て、周波数サーチ時間の短い送信機または受信機に用い
て好適とされる半導体集積回路装置に関する。
【０００２】
【従来の技術】ＰＬＬ回路を内蔵した従来の半導体集積
回路装置の構成の一例を図５に示す。図５を参照して、
基準信号となる同期信号を発生する同期信号発生装置５
１と、位相同期ループ（ＰＬＬ）を構成する電圧制御発
振器（ＶＣＯ）（不図示）の出力信号を入力端子から入
力し、この入力信号を分周する分周器５２と、分周器５
２の出力と同期信号発生装置５１からの同期信号とを入
力して位相を比較する位相比較器５３と、分周器５２の
出力と同期信号発生装置５１からの同期信号をインバー
タ５７で反転した信号とを入力して位相を比較する位相
比較器５４と、位相比較器５３の出力と位相比較器５４
の出力とを合成する合成器５５と、合成器５５の出力信
号を入力とするチャージポンプ回路５６と、を備えて構
成されている。このチャージポンプ回路５６の出力は、
例えば半導体集積回路装置の出力端子から、不図示のロ
ーパスフィルタを介して、アナログ電圧信号に変換さ
れ、不図示の電圧制御発振器（ＶＣＯ）に入力され、電
圧制御発振器（ＶＣＯ）の出力信号は、入力端子に入力
され半導体集積回路装置への入力信号として分周器５２
に入力される。
回路装置の構成の一例を図５に示す。図５を参照して、
基準信号となる同期信号を発生する同期信号発生装置５
１と、位相同期ループ（ＰＬＬ）を構成する電圧制御発
振器（ＶＣＯ）（不図示）の出力信号を入力端子から入
力し、この入力信号を分周する分周器５２と、分周器５
２の出力と同期信号発生装置５１からの同期信号とを入
力して位相を比較する位相比較器５３と、分周器５２の
出力と同期信号発生装置５１からの同期信号をインバー
タ５７で反転した信号とを入力して位相を比較する位相
比較器５４と、位相比較器５３の出力と位相比較器５４
の出力とを合成する合成器５５と、合成器５５の出力信
号を入力とするチャージポンプ回路５６と、を備えて構
成されている。このチャージポンプ回路５６の出力は、
例えば半導体集積回路装置の出力端子から、不図示のロ
ーパスフィルタを介して、アナログ電圧信号に変換さ
れ、不図示の電圧制御発振器（ＶＣＯ）に入力され、電
圧制御発振器（ＶＣＯ）の出力信号は、入力端子に入力
され半導体集積回路装置への入力信号として分周器５２
に入力される。
【０００３】この従来の半導体集積回路の動作を説明す
るためのタイミング波形を図６に示す。
るためのタイミング波形を図６に示す。
【０００４】図６において、波形６１は同期信号発生装
置５１から出力される同期信号、波形６２は、同期信号
のインバータ５７による反転信号、波形６３は入力信
号、波形６５は位相比較器５３の出力信号、波形６６は
位相比較器５４の出力信号、波形６７は合成器５５の出
力信号（チャージポンプ５６の入力出力）をそれぞれ示
している。
置５１から出力される同期信号、波形６２は、同期信号
のインバータ５７による反転信号、波形６３は入力信
号、波形６５は位相比較器５３の出力信号、波形６６は
位相比較器５４の出力信号、波形６７は合成器５５の出
力信号（チャージポンプ５６の入力出力）をそれぞれ示
している。
【０００５】このように、位相比較のタイミングを、同
期信号の立ち上がりエッジと立ち下がりエッジの両エッ
ジとし、チャージポンプ５６からの位相誤差出力を２倍
にして、ＰＬＬのロックアップ時間の短縮化をしてい
る。
期信号の立ち上がりエッジと立ち下がりエッジの両エッ
ジとし、チャージポンプ５６からの位相誤差出力を２倍
にして、ＰＬＬのロックアップ時間の短縮化をしてい
る。
【０００６】なお、この種の位相同期回路として、例え
ば特開平５−１１０４２７号公報には、入力信号に対す
る位相同期や追従が迅速に行われ、出力信号を位相ジッ
タを低減することを目的として、入力信号と出力信号を
入力とする位相比較部が、入力信号と出力信号（上記公
報では「同期信号」という）をそのまま入力とする第１
の位相周波数比較器と、入力信号を反転する第１のイン
バータの出力と出力信号を反転する第２のインバータの
出力を入力とする第２の位相周波数比較器と、第１の位
相周波数比較器の第１の出力と第２の位相周波数比較器
の第１の出力を入力とする第１のＡＮＤゲートと、第１
の位相周波数比較器の第２の出力と第２の位相周波数比
較器の第２の出力を入力とする第２のＡＮＤゲートと、
を備え、位相比較部の出力を入力とするチャージポンプ
回路、及びその出力を入力とするフィルタ、フィルタ出
力を入力とする電圧制御発振器からなる位相同期回路に
構成が提案されている。
ば特開平５−１１０４２７号公報には、入力信号に対す
る位相同期や追従が迅速に行われ、出力信号を位相ジッ
タを低減することを目的として、入力信号と出力信号を
入力とする位相比較部が、入力信号と出力信号（上記公
報では「同期信号」という）をそのまま入力とする第１
の位相周波数比較器と、入力信号を反転する第１のイン
バータの出力と出力信号を反転する第２のインバータの
出力を入力とする第２の位相周波数比較器と、第１の位
相周波数比較器の第１の出力と第２の位相周波数比較器
の第１の出力を入力とする第１のＡＮＤゲートと、第１
の位相周波数比較器の第２の出力と第２の位相周波数比
較器の第２の出力を入力とする第２のＡＮＤゲートと、
を備え、位相比較部の出力を入力とするチャージポンプ
回路、及びその出力を入力とするフィルタ、フィルタ出
力を入力とする電圧制御発振器からなる位相同期回路に
構成が提案されている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
た従来技術では、同期信号と入力信号とは同一波形であ
る必要がある。このために、複数の同期信号を装備した
装置で、かつ、入力信号が分周回路の出力信号である場
合においては、分周器の構成及び同期信号の発生装置の
構成が複雑且つ大規模なものとなってしまう、という問
題点を有している。
た従来技術では、同期信号と入力信号とは同一波形であ
る必要がある。このために、複数の同期信号を装備した
装置で、かつ、入力信号が分周回路の出力信号である場
合においては、分周器の構成及び同期信号の発生装置の
構成が複雑且つ大規模なものとなってしまう、という問
題点を有している。
【０００８】したがって、本発明は、上記事情に鑑みて
なされたものであって、その目的は、分周回路出力の波
形と同期信号の信号波形を同一としなくても、高速に、
同調周波数の変更を可能とする位相同期回路を備えた半
導体集積回路装置を提供することにある。
なされたものであって、その目的は、分周回路出力の波
形と同期信号の信号波形を同一としなくても、高速に、
同調周波数の変更を可能とする位相同期回路を備えた半
導体集積回路装置を提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、位相同期ループの出力信号を分周する第
１、第２の分周器を備え、前記第１、第２の分周器のう
ち一方の分周器の分周開始を他方の分周器の分周開始に
対して同期信号の高レベル期間または低レベル期間分遅
らせ、前記第１、第２の分周器の出力の各々と前記同期
信号との位相比較を第１、第２の位相比較器でそれぞれ
行い、２つの位相比較結果の合成信号をチャージポンプ
に入力する、ことを特徴とする。
め、本発明は、位相同期ループの出力信号を分周する第
１、第２の分周器を備え、前記第１、第２の分周器のう
ち一方の分周器の分周開始を他方の分周器の分周開始に
対して同期信号の高レベル期間または低レベル期間分遅
らせ、前記第１、第２の分周器の出力の各々と前記同期
信号との位相比較を第１、第２の位相比較器でそれぞれ
行い、２つの位相比較結果の合成信号をチャージポンプ
に入力する、ことを特徴とする。
【００１０】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明に係る半導体集積回路装置は、その
好ましい実施の形態において、同期信号を発生する同期
信号発生器（図１の１０）と、位相同期ループを構成す
る電圧制御発振器の出力を入力とし、この入力信号を分
周する第１の分周器（図１の１１、図２の２１）と、こ
の入力信号を分周する第２の分周器（図１の１３、図２
の２３）と、同期信号と第１の分周器から出力される第
１の分周信号とを入力する第１の位相比較部（図１の１
５、図２の２５）と、同期信号の反転信号と第２の分周
器から出力される第２の分周信号とを入力する第２の位
相比較部（図１の１６、図２の２６）と、第１の位相比
較部と第２の位相比較部から出力される位相比較信号を
入力する合成器（図１の１７、図２の２７）と、合成器
の出力を入力とするチャージポンプ回路（図１の１８、
図２の２７）と、を有し、入力信号の第２の分周器によ
る分周の開始を第１の分周器の分周開始よりも、同期信
号の高レベル期間分（図１参照）、または低レベル期間
分（図２参照）遅らせる、ように構成されている。な
お、チャージポンプ回路の出力は、例えば出力端子から
外付ローパスフィルタ（不図示）を介してアナログ電圧
信号として不図示の電圧制御発振器（ＶＣＯ）に供給さ
れ、電圧制御発振器（ＶＣＯ）の発振出力は、入力信号
として第１、第２の分周器に入力されている。
に説明する。本発明に係る半導体集積回路装置は、その
好ましい実施の形態において、同期信号を発生する同期
信号発生器（図１の１０）と、位相同期ループを構成す
る電圧制御発振器の出力を入力とし、この入力信号を分
周する第１の分周器（図１の１１、図２の２１）と、こ
の入力信号を分周する第２の分周器（図１の１３、図２
の２３）と、同期信号と第１の分周器から出力される第
１の分周信号とを入力する第１の位相比較部（図１の１
５、図２の２５）と、同期信号の反転信号と第２の分周
器から出力される第２の分周信号とを入力する第２の位
相比較部（図１の１６、図２の２６）と、第１の位相比
較部と第２の位相比較部から出力される位相比較信号を
入力する合成器（図１の１７、図２の２７）と、合成器
の出力を入力とするチャージポンプ回路（図１の１８、
図２の２７）と、を有し、入力信号の第２の分周器によ
る分周の開始を第１の分周器の分周開始よりも、同期信
号の高レベル期間分（図１参照）、または低レベル期間
分（図２参照）遅らせる、ように構成されている。な
お、チャージポンプ回路の出力は、例えば出力端子から
外付ローパスフィルタ（不図示）を介してアナログ電圧
信号として不図示の電圧制御発振器（ＶＣＯ）に供給さ
れ、電圧制御発振器（ＶＣＯ）の発振出力は、入力信号
として第１、第２の分周器に入力されている。
【００１１】このように、本発明の実施の形態において
は、入力信号の分周回路を２つにし、一方の分周回路の
カウントスタートを同期信号のハイ期間またはロー期間
遅らせることにより、一方の分周回路の出力を同期信号
の立ち上がりエッジに合わせ、他方の分周回路の出力信
号を同期信号の立ち下がりエッジに合わせることによ
り、同期信号と入力信号が同一波形で無くても高速ロッ
クアップが実現できる。
は、入力信号の分周回路を２つにし、一方の分周回路の
カウントスタートを同期信号のハイ期間またはロー期間
遅らせることにより、一方の分周回路の出力を同期信号
の立ち上がりエッジに合わせ、他方の分周回路の出力信
号を同期信号の立ち下がりエッジに合わせることによ
り、同期信号と入力信号が同一波形で無くても高速ロッ
クアップが実現できる。
【００１２】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
【００１３】図１は、本発明の一実施例の構成をブロッ
ク図にて示したものである。図１を参照すると、本実施
例は、同期信号発生回路１０と、出力信号を分周する第
１、第２の分周回路１１、１３と、同期信号発生回路１
０からの同期信号と第１の位相比較部１５からの分周出
力を入力とする第１の位相比較部１５と、同期信号発生
回路１０からの同期信号と第２の位相比較部１６からの
分周出力を入力とする第２の位相比較部１６と、同期信
号を入力としその立ち上がりエッジを検出する立ち上が
りエッジ検出回路１２と、同期信号を入力としその立ち
下がりエッジを検出する立ち下がりエッジ検出回路１４
と、第１、第２の位相比較部１５、１６の出力を入力と
する合成部１７と、合成部１８の出力を入力とするチャ
ージポンプ回路１８と、を備えて構成される。このチャ
ージポンプ回路１８の出力は、例えば半導体集積回路装
置の出力端子から、不図示のローパスフィルタを介し
て、アナログ電圧信号に変換され、不図示の電圧制御発
振器（ＶＣＯ）に入力され、電圧制御発振器（ＶＣＯ）
の出力信号は入力端子に入力され、半導体集積回路装置
への入力信号として第１、第２の分周器１１、１３に入
力される。
ク図にて示したものである。図１を参照すると、本実施
例は、同期信号発生回路１０と、出力信号を分周する第
１、第２の分周回路１１、１３と、同期信号発生回路１
０からの同期信号と第１の位相比較部１５からの分周出
力を入力とする第１の位相比較部１５と、同期信号発生
回路１０からの同期信号と第２の位相比較部１６からの
分周出力を入力とする第２の位相比較部１６と、同期信
号を入力としその立ち上がりエッジを検出する立ち上が
りエッジ検出回路１２と、同期信号を入力としその立ち
下がりエッジを検出する立ち下がりエッジ検出回路１４
と、第１、第２の位相比較部１５、１６の出力を入力と
する合成部１７と、合成部１８の出力を入力とするチャ
ージポンプ回路１８と、を備えて構成される。このチャ
ージポンプ回路１８の出力は、例えば半導体集積回路装
置の出力端子から、不図示のローパスフィルタを介し
て、アナログ電圧信号に変換され、不図示の電圧制御発
振器（ＶＣＯ）に入力され、電圧制御発振器（ＶＣＯ）
の出力信号は入力端子に入力され、半導体集積回路装置
への入力信号として第１、第２の分周器１１、１３に入
力される。
【００１４】第１の分周回路１１の分周は、立ち上がり
エッジ検出回路１２より出力される同期信号の立ち上が
りエッジ信号により開始される。
エッジ検出回路１２より出力される同期信号の立ち上が
りエッジ信号により開始される。
【００１５】第２の分周回路１３の分周は、同期信号の
立ち下がりエッジを検出する立ち下がりエッジ検出回路
１４より出力される同期信号の立ち下がりエッジ信号に
より開始される。
立ち下がりエッジを検出する立ち下がりエッジ検出回路
１４より出力される同期信号の立ち下がりエッジ信号に
より開始される。
【００１６】このため、第１の分周回路１１と第２の分
周回路１３の出力は、同期信号のハイレベル区間分位相
がずれることになる。
周回路１３の出力は、同期信号のハイレベル区間分位相
がずれることになる。
【００１７】第１の位相比較器１５は、同期信号と第１
の分周回路１１の分周出力の立ち下がりエッジの位相を
比較し、位相差信号を合成回路１７に入力する。
の分周回路１１の分周出力の立ち下がりエッジの位相を
比較し、位相差信号を合成回路１７に入力する。
【００１８】第２の位相比較器１６は、同期信号１０の
インバータ１９による反転信号と、第２の分周回路１３
の分周出力の立ち下がりエッジの位相とを比較して、位
相差信号を合成回路１７に入力する。
インバータ１９による反転信号と、第２の分周回路１３
の分周出力の立ち下がりエッジの位相とを比較して、位
相差信号を合成回路１７に入力する。
【００１９】合成回路１７の出力は、チャージポンプ回
路１８に入力され、誤差信号として出力される。
路１８に入力され、誤差信号として出力される。
【００２０】本実施例の位相比較部の動作を示す信号波
形を図３に示す。図３において、波形３１は、同期信号
発生装置１０から出力される同期信号、波形３２は、同
期信号のインバータ１９による反転信号、波形３３は立
ち上がりエッジ検出回路１２の出力信号、波形３４は立
ち下がりエッジ検出回路１４の出力信号、波形３５は第
１の分周器１１の出力、波形３６は第２の分周器１３の
出力、波形３７は、波形３１で示す同期信号と、信号波
形３５で示す第１の分周器１１の出力を入力とする第１
の位相比較器１５の出力、波形３８は、波形３２で示す
同期信号の反転信号と、信号波形３６で示す第２の分周
器１１の出力とを入力とする第２の位相比較器１６の出
力、波形３９は、合成器１７の出力をそれぞれ示してい
る。
形を図３に示す。図３において、波形３１は、同期信号
発生装置１０から出力される同期信号、波形３２は、同
期信号のインバータ１９による反転信号、波形３３は立
ち上がりエッジ検出回路１２の出力信号、波形３４は立
ち下がりエッジ検出回路１４の出力信号、波形３５は第
１の分周器１１の出力、波形３６は第２の分周器１３の
出力、波形３７は、波形３１で示す同期信号と、信号波
形３５で示す第１の分周器１１の出力を入力とする第１
の位相比較器１５の出力、波形３８は、波形３２で示す
同期信号の反転信号と、信号波形３６で示す第２の分周
器１１の出力とを入力とする第２の位相比較器１６の出
力、波形３９は、合成器１７の出力をそれぞれ示してい
る。
【００２１】図１及び図３に示したように、本実施例に
おいては、入力信号を分周する分周回路を２つ備え、一
の分周回路のカウント開始を同期信号のハイ期間または
ロー期間遅らせることにより、一方の分周回路の出力を
同期信号の立ち上がりエッジに合わせ、他方の分周回路
の出力信号を同期信号の立ち下がりエッジに合わせるこ
とにより、同期信号と入力信号とが同一波形で無くても
高速ロックアップが実現できる。
おいては、入力信号を分周する分周回路を２つ備え、一
の分周回路のカウント開始を同期信号のハイ期間または
ロー期間遅らせることにより、一方の分周回路の出力を
同期信号の立ち上がりエッジに合わせ、他方の分周回路
の出力信号を同期信号の立ち下がりエッジに合わせるこ
とにより、同期信号と入力信号とが同一波形で無くても
高速ロックアップが実現できる。
【００２２】図２に、本発明の第２の実施例の構成を示
す。本実施例は、前記第１の実施例と、第１、第２の分
周回路の分周の開始を、同期信号の立ち下がりエッジ、
立ち上がりエッジで入れ換えた構成としたものである。
す。本実施例は、前記第１の実施例と、第１、第２の分
周回路の分周の開始を、同期信号の立ち下がりエッジ、
立ち上がりエッジで入れ換えた構成としたものである。
【００２３】図２を参照して、第１の分周回路２１の分
周は、同期信号立ち下がりエッジ検出回路２２より出力
される同期信号の立ち下がりエッジ信号により開始され
る。一方、第２の分周回路２３の分周は同期信号立ち上
がりエッジ検出回路２４より出力される同期信号の立ち
上がりエッジ信号により開始される。
周は、同期信号立ち下がりエッジ検出回路２２より出力
される同期信号の立ち下がりエッジ信号により開始され
る。一方、第２の分周回路２３の分周は同期信号立ち上
がりエッジ検出回路２４より出力される同期信号の立ち
上がりエッジ信号により開始される。
【００２４】このため第１の分周回路２１と第２の分周
回路２３の出力は、同期信号のロウレベル区間位相がず
れることになる。
回路２３の出力は、同期信号のロウレベル区間位相がず
れることになる。
【００２５】位相比較器２５においては同期信号と分周
回路２１の分周出力の立ち下がりエッジの位相を比較
し、位相差信号を合成回路２７に入力する。位相比較器
２６においては同期信号の反転信号と分周回路２３の分
周出力の立ち下がりエッジの位相を比較して、位相差信
号を合成回路２７に入力する。合成回路２７の出力はチ
ャージポンプ２８に入力され誤差信号として出力され
る。
回路２１の分周出力の立ち下がりエッジの位相を比較
し、位相差信号を合成回路２７に入力する。位相比較器
２６においては同期信号の反転信号と分周回路２３の分
周出力の立ち下がりエッジの位相を比較して、位相差信
号を合成回路２７に入力する。合成回路２７の出力はチ
ャージポンプ２８に入力され誤差信号として出力され
る。
【００２６】本実施例の位相比較部の動作を示す信号波
形を図４に示す。図４において、波形４１は、同期信号
発生装置１０から出力される同期信号、波形４２は、同
期信号のインバータ２９による反転信号、波形４３は立
ち下がりエッジ検出回路２２の出力信号、波形４４は立
ち上がりエッジ検出回路２４の出力信号、波形４５は第
１の分周器２１の出力、波形４６は第２の分周器４３の
出力、波形４７は、波形４１で示す同期信号と、信号波
形４５で示す第１の分周器２１の出力を入力とする第１
の位相比較器２５の出力、波形４８は、波形４２で示す
同期信号の反転信号と、信号波形４６で示す第２の分周
器４１の出力とを入力とする第２の位相比較器４６の出
力、波形４９は、合成器２７の出力をそれぞれ示してい
る。
形を図４に示す。図４において、波形４１は、同期信号
発生装置１０から出力される同期信号、波形４２は、同
期信号のインバータ２９による反転信号、波形４３は立
ち下がりエッジ検出回路２２の出力信号、波形４４は立
ち上がりエッジ検出回路２４の出力信号、波形４５は第
１の分周器２１の出力、波形４６は第２の分周器４３の
出力、波形４７は、波形４１で示す同期信号と、信号波
形４５で示す第１の分周器２１の出力を入力とする第１
の位相比較器２５の出力、波形４８は、波形４２で示す
同期信号の反転信号と、信号波形４６で示す第２の分周
器４１の出力とを入力とする第２の位相比較器４６の出
力、波形４９は、合成器２７の出力をそれぞれ示してい
る。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
分周回路出力の波形と同期信号の波形を同一にしなくて
も、高速に同調周波数の変更を可能とする、という効果
を奏する。
分周回路出力の波形と同期信号の波形を同一にしなくて
も、高速に同調周波数の変更を可能とする、という効果
を奏する。
【図１】本発明の一実施例の構成を示す図である。
【図２】本発明の別の実施例の構成を示す図である。
【図３】本発明の一実施例の動作を説明するためのタイ
ミング波形を示す図である。
ミング波形を示す図である。
【図４】本発明の別の実施例の動作を説明するためのタ
イミング波形を示す図である。
イミング波形を示す図である。
【図５】従来技術の構成を示す図である。
【図６】従来の技術のタイミング波形を示す図である。
１０、２０ 同期信号発生装置 １１、２１ 第１の分周器 １３、２３ 第２の分周器 １２、２４ 立ち上がりエッジ検出装置 １４、２２ 立ち下がりエッジ検出装置 １５、２５ 第１の位相比較部 １６、２６ 第２の位相比較部 １７、２７ 合成器 １８、２８ チャージポンプ回路
Claims (5)
- 【請求項１】位相同期ループの出力信号を分周する第
１、第２の分周器を備え、前記第１、第２の分周器のうち一方 の分周器の分周開始
を他方の分周器の分周開始に対して同期信号の高レベル
期間または低レベル期間分遅らせ、前記第１、第２の分
周器の出力の各々と前記同期信号との位相比較を第１、
第２の位相比較器でそれぞれ行い、２つの位相比較結果
の合成信号をチャージポンプに入力する、ことを特徴と
する位相同期回路。 - 【請求項２】前記第１、及び第２の分周器が、前記同期
信号の立ち上がりエッジを検出する回路、及び前記同期
信号の立ち下がりエッジを検出する回路からの検出信号
によりそれぞれ分周を開始することを特徴とする請求項
１記載の位相同期回路。 - 【請求項３】前記第１、及び第２の分周器が、前記同期
信号の立ち下がりエッジを検出する回路、及び前記同期
信号の立ち上がりエッジを検出する回路からの検出信号
によりそれぞれ分周を開始することを特徴とする請求項
１記載の位相同期回路。 - 【請求項４】位相同期ループの出力信号を入力としこれ
を分周する第１の分周器と、 前記出力信号を入力としこれを分周する第２の分周器
と、 入力した基準信号と、前記第１の分周器から出力される
第１の分周信号と、を入力とする第１の位相比較部と、 前記基準信号の反転信号と、前記第２の分周器から出力
される第２の分周信号と、を入力とする第２の位相比較
部と、 前記第１の位相比較部と前記第２の位相比較部とから出
力される位相比較信号の合成信号を入力とするチャージ
ポンプ回路と、 前記チャージポンプ回路の出力を入力とするループフィ
ルタと、 前記ループフィルタの出力電圧を制御電圧として入力し
前記出力信号を出力する電圧制御発振器と、前記基準信号の立ち下がりエッジ及び立ち上がりエッジ
のうち一方を検出する第１のエッジ検出回路と 、前記基準信号の立ち下がりエッジ及び立ち上がりエッジ
のうち前記第１のエッジ検出回路とは異なる他方を検出
する第２のエッジ検出回路と 、 を備え、前記第１、第２の分周器は、前記第１、第２のエッジ検
出回路からのエッジ信号に基づき、一方の 分周器による
分周開始を他方の分周器の分周開始よりも前記基準信号
の高レベル期間または低レベル期間分遅らせる、ように
構成されてなる位相同期回路を備えたことを特徴とする
半導体集積回路装置。 - 【請求項５】同期信号発生回路を備え、 前記基準信号が前記同期信号発生回路から出力される同
期信号で与えられる、ことを特徴とする請求項４記載の
半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08282960A JP3099755B2 (ja) | 1996-10-04 | 1996-10-04 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08282960A JP3099755B2 (ja) | 1996-10-04 | 1996-10-04 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10112649A JPH10112649A (ja) | 1998-04-28 |
| JP3099755B2 true JP3099755B2 (ja) | 2000-10-16 |
Family
ID=17659365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08282960A Expired - Fee Related JP3099755B2 (ja) | 1996-10-04 | 1996-10-04 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3099755B2 (ja) |
-
1996
- 1996-10-04 JP JP08282960A patent/JP3099755B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10112649A (ja) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2795323B2 (ja) | 位相差検出回路 | |
| US7479814B1 (en) | Circuit for digital frequency synthesis in an integrated circuit | |
| JPH04364609A (ja) | クロック同期のための遅延ロックループ回路 | |
| US6285219B1 (en) | Dual mode phase and frequency detector | |
| JP2000124802A (ja) | Ｐｌｌ回路 | |
| JP3327249B2 (ja) | Ｐｌｌ回路 | |
| JP2006119123A (ja) | 位相差検出装置 | |
| JP4015254B2 (ja) | ロック検出回路及びｐｌｌ周波数シンセサイザ | |
| EP0810736B1 (en) | PLL frequency synthesizer | |
| JPH09270704A (ja) | 位相同期回路 | |
| US6104326A (en) | Bit synchronization apparatus for recovering high speed NRZ data | |
| US5281863A (en) | Phase-locked loop frequency-multiplying phase-matching circuit with a square-wave output | |
| US6967536B2 (en) | Phase-locked loop circuit reducing steady state phase error | |
| JP3099755B2 (ja) | 半導体集積回路 | |
| US6218907B1 (en) | Frequency comparator and PLL circuit using the same | |
| US6285260B1 (en) | Phase-locked loop having circuit for synchronizing starting points of two counters | |
| CN100353673C (zh) | 锁相环频率合成器 | |
| KR102205037B1 (ko) | 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치 | |
| JP3883812B2 (ja) | Ｐｌｌ回路 | |
| US6310927B1 (en) | First order tuning circuit for a phase-locked loop | |
| US6559725B1 (en) | Phase noise reduction system for frequency synthesizer and method thereof | |
| KR0123182Y1 (ko) | 위상동기 루프회로의 동기시간 최소화장치 | |
| JPH11163722A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3869661B2 (ja) | Ｐｌｌ回路 | |
| JP3857878B2 (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000718 |
|
| LAPS | Cancellation because of no payment of annual fees |