JPH0786931A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0786931A JPH0786931A JP5231637A JP23163793A JPH0786931A JP H0786931 A JPH0786931 A JP H0786931A JP 5231637 A JP5231637 A JP 5231637A JP 23163793 A JP23163793 A JP 23163793A JP H0786931 A JPH0786931 A JP H0786931A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- voltage
- phase
- loop filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】周波数シンセサイザにおいて、周波数変更時の
引込み時間の高速化を行う。 【構成】基本発振器４，電圧制御発振器１，プログラマ
ブルカウンタ２，チャージポンプ型位相比較器６，ルー
プフィルタ７，加算器８から構成される。周波切り替え
時には、プログラマブルカウンタ２の周波数設定変更及
び基準電圧発生回路９の電圧変更すると共に、プログラ
マブルカウンタ２に基準発振器４の位相に同期したリセ
ット信号を与える。また、同時に位相比較器６の入力に
接続した切替回路５を動作させループフィルタ７の定常
時と周波数切り替え時の電位変動を少なくし電圧制御発
振器１の出力周波数が周囲温度の変化の影響などによっ
て変化を生じている状態であっても、高速の引き込み動
作を可能とする。
引込み時間の高速化を行う。 【構成】基本発振器４，電圧制御発振器１，プログラマ
ブルカウンタ２，チャージポンプ型位相比較器６，ルー
プフィルタ７，加算器８から構成される。周波切り替え
時には、プログラマブルカウンタ２の周波数設定変更及
び基準電圧発生回路９の電圧変更すると共に、プログラ
マブルカウンタ２に基準発振器４の位相に同期したリセ
ット信号を与える。また、同時に位相比較器６の入力に
接続した切替回路５を動作させループフィルタ７の定常
時と周波数切り替え時の電位変動を少なくし電圧制御発
振器１の出力周波数が周囲温度の変化の影響などによっ
て変化を生じている状態であっても、高速の引き込み動
作を可能とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＰＬＬ周波数発振器
（シンセサイザ）に関し、特に周波数変更を高速で行な
うことができる周波数シンセサイザに関するものであ
る。
（シンセサイザ）に関し、特に周波数変更を高速で行な
うことができる周波数シンセサイザに関するものであ
る。
【０００２】
【従来の技術】従来のこの種の周波数シンセサイザは、
図３に示されるごとく、一般的なＰＬＬ回路の構成例を
とっており、１は電圧制御発振器、２は電圧制御発振器
１の発振周波数を分周するプログラマブルカウンタ、４
は基準発振器、１３はプラグラマブルカウンタ２の出力
信号と基準発振器４の出力信号のどちらかを切り替える
切替回路、１４は切替回路の出力信号と基準発振器３の
出力信号とを比較し、位相差に応じた極性のパルスから
なる出力を発生する位相比較器、１５はループフィルタ
であり抵抗１０、コンデンサ１１、オペアンプ１２から
構成されており、さらに８は加算器であり、ループフィ
ルタ１５の出力電圧と９の基準電圧発生回路の出力電圧
を加算するものからなっている。本ＰＬＬ周波数シンセ
サイザの動作を説明するため、ある周波数に位相同期さ
れた定常状態と周波数が変更された周波数設定状態の二
つの場合に分けて説明する。
図３に示されるごとく、一般的なＰＬＬ回路の構成例を
とっており、１は電圧制御発振器、２は電圧制御発振器
１の発振周波数を分周するプログラマブルカウンタ、４
は基準発振器、１３はプラグラマブルカウンタ２の出力
信号と基準発振器４の出力信号のどちらかを切り替える
切替回路、１４は切替回路の出力信号と基準発振器３の
出力信号とを比較し、位相差に応じた極性のパルスから
なる出力を発生する位相比較器、１５はループフィルタ
であり抵抗１０、コンデンサ１１、オペアンプ１２から
構成されており、さらに８は加算器であり、ループフィ
ルタ１５の出力電圧と９の基準電圧発生回路の出力電圧
を加算するものからなっている。本ＰＬＬ周波数シンセ
サイザの動作を説明するため、ある周波数に位相同期さ
れた定常状態と周波数が変更された周波数設定状態の二
つの場合に分けて説明する。
【０００３】先ず定常状態の動作に関して説明する。基
準発振器４からの出力は位相比較器１４の第一の入力と
して加えられる。一方、電圧制御発振器１の出力信号は
プログラマブルカウンタ２で分周され、この出力は切替
回路１３を介して、位相比較器１４の第２の入力として
加えられる。位相比較器１４は、これら二つの入力の位
相を比較し位相誤差に比例した電圧が出力され、ループ
フィルタ１５に加えられる。ループフィルタ１５は、本
ＰＬＬループのループフィルタを構成する一種の積分器
であり、通常その時定数として約０．１〜１×１０-4秒
程度が選ばれている。ループフィルタ１５の出力信号
は、加算器８にて基準電圧発生回路９の出力信号と加算
される。本基準電圧発生回路９は、本回路に外部より入
力されるディジタル信号（基準電圧設定データ：ＳＶ）
をアナログ電圧に変換するＤ／Ａ変換器である。上記加
算器８で合成された電圧は、電圧制御発振器１に加えら
れ、電圧制御発振器１の出力信号の位相を位相比較器１
４の位相誤差が減少する方向に制御している。したがっ
て、電圧制御発振器１の出力周波数は、基準発振器４の
周波数の正数倍でかつ位相は完全に同期された高周波信
号となっている。
準発振器４からの出力は位相比較器１４の第一の入力と
して加えられる。一方、電圧制御発振器１の出力信号は
プログラマブルカウンタ２で分周され、この出力は切替
回路１３を介して、位相比較器１４の第２の入力として
加えられる。位相比較器１４は、これら二つの入力の位
相を比較し位相誤差に比例した電圧が出力され、ループ
フィルタ１５に加えられる。ループフィルタ１５は、本
ＰＬＬループのループフィルタを構成する一種の積分器
であり、通常その時定数として約０．１〜１×１０-4秒
程度が選ばれている。ループフィルタ１５の出力信号
は、加算器８にて基準電圧発生回路９の出力信号と加算
される。本基準電圧発生回路９は、本回路に外部より入
力されるディジタル信号（基準電圧設定データ：ＳＶ）
をアナログ電圧に変換するＤ／Ａ変換器である。上記加
算器８で合成された電圧は、電圧制御発振器１に加えら
れ、電圧制御発振器１の出力信号の位相を位相比較器１
４の位相誤差が減少する方向に制御している。したがっ
て、電圧制御発振器１の出力周波数は、基準発振器４の
周波数の正数倍でかつ位相は完全に同期された高周波信
号となっている。
【０００４】次に出力周波数を変更する周波数設定状態
について説明する。周波数設定状態の場合には、外部か
らの切替信号が切替回路１３に入力され、切替回路１３
は、プラグラマブルカウンタ２の出力信号から基準発振
器４の出力信号側へ切り替えられる。その後、外部より
周波数設定データ（ＳＦ）がプラグラマブルカウンタ２
に加えられ分周数が変更されるとともに、基準電圧設定
データ（ＳＶ）が基準電圧発生器９に加えられ基準電圧
発生回路９の出力電圧が変更される。この電圧は、電圧
制御発振器１の発振周波数が設定周波数となるように選
ばれており、その結果、電圧制御発振器１の出力周波数
は、ほぼ希望周波数に近い値となっている。
について説明する。周波数設定状態の場合には、外部か
らの切替信号が切替回路１３に入力され、切替回路１３
は、プラグラマブルカウンタ２の出力信号から基準発振
器４の出力信号側へ切り替えられる。その後、外部より
周波数設定データ（ＳＦ）がプラグラマブルカウンタ２
に加えられ分周数が変更されるとともに、基準電圧設定
データ（ＳＶ）が基準電圧発生器９に加えられ基準電圧
発生回路９の出力電圧が変更される。この電圧は、電圧
制御発振器１の発振周波数が設定周波数となるように選
ばれており、その結果、電圧制御発振器１の出力周波数
は、ほぼ希望周波数に近い値となっている。
【０００５】また、切替信号により切替回路１３の出力
信号がプログラムカウンタ２の出力側から基準発振器４
の出力側に切り替えられている間に、リセット回路３に
より基準発振器４の出力に同期したリセット信号（Ｒ）
がプログラマブルカウンタ２に加えられ、プグラマブル
カウンタ２の出力は、基準発振器３の出力に同期してい
る。
信号がプログラムカウンタ２の出力側から基準発振器４
の出力側に切り替えられている間に、リセット回路３に
より基準発振器４の出力に同期したリセット信号（Ｒ）
がプログラマブルカウンタ２に加えられ、プグラマブル
カウンタ２の出力は、基準発振器３の出力に同期してい
る。
【０００６】この場合位相比検器１４は、位相比較され
る両入力に基準発振器４の出力が接続されているため、
位相誤差が完全に無くなっている。切替信号はプログラ
マブルカウンタ２の分周数の変更及び基準電圧発生回路
９の電圧が所定の値に達し、安定となるまでの間加えら
れる。この後、切替信号がＯＦＦとなり、先に説明した
定常状態となり、電圧制御発振器１の出力は基準発振器
４に位相同期される。
る両入力に基準発振器４の出力が接続されているため、
位相誤差が完全に無くなっている。切替信号はプログラ
マブルカウンタ２の分周数の変更及び基準電圧発生回路
９の電圧が所定の値に達し、安定となるまでの間加えら
れる。この後、切替信号がＯＦＦとなり、先に説明した
定常状態となり、電圧制御発振器１の出力は基準発振器
４に位相同期される。
【０００７】
【発明が解決しようとする課題】上述した従来の周波数
シンセサイザは、周波数設定状態にある間は、位相比較
器１４に加えられる第１と第２の入力が常に同相状態に
おかれ、周波数設定が行われてから定常状態に復帰する
ため、周波数設定状態に入る直前の電圧制御発振器１の
出力の位相と基準発振器４の位相とが同期しており、さ
らに周波数設定状態に入り周波数が変更され再び定常状
態となったときにも電圧制御発振器１の出力の位相と基
準発振器４の位相とが一致していれば周波数変更後の電
圧制御発振器１の位相同期が高速に行われる。
シンセサイザは、周波数設定状態にある間は、位相比較
器１４に加えられる第１と第２の入力が常に同相状態に
おかれ、周波数設定が行われてから定常状態に復帰する
ため、周波数設定状態に入る直前の電圧制御発振器１の
出力の位相と基準発振器４の位相とが同期しており、さ
らに周波数設定状態に入り周波数が変更され再び定常状
態となったときにも電圧制御発振器１の出力の位相と基
準発振器４の位相とが一致していれば周波数変更後の電
圧制御発振器１の位相同期が高速に行われる。
【０００８】しかし、電圧制御発振器１の発振周波数が
周囲の温度変化などの影響で周波数変更直前の定常状態
で変化し、位相同期誤差が発生している状態で周波数設
定状態に移行し、周波数変更が行われ位相比較器１４の
位相誤差が無くなってしまうと、位相誤差の変化分に相
当する電圧分だけループフィルタ５の出力電圧が変化す
ることとなる。
周囲の温度変化などの影響で周波数変更直前の定常状態
で変化し、位相同期誤差が発生している状態で周波数設
定状態に移行し、周波数変更が行われ位相比較器１４の
位相誤差が無くなってしまうと、位相誤差の変化分に相
当する電圧分だけループフィルタ５の出力電圧が変化す
ることとなる。
【０００９】この結果、周波数設定状態から定常状態に
復帰し、位相同期が行われるまでは、再び位相同期に必
要な位相誤差が発生するまでの時間が必要となり、引き
込みに長時間を要するという欠点があった。したがっ
て、例えば複数の異なる送受信周波数帯を高速で切り替
えて送受信を行う送受信機の切り替えにこのような周波
数シンセサイザを用いる場合には送受信周波数の切り替
え速度に制約を受けるという問題があった。
復帰し、位相同期が行われるまでは、再び位相同期に必
要な位相誤差が発生するまでの時間が必要となり、引き
込みに長時間を要するという欠点があった。したがっ
て、例えば複数の異なる送受信周波数帯を高速で切り替
えて送受信を行う送受信機の切り替えにこのような周波
数シンセサイザを用いる場合には送受信周波数の切り替
え速度に制約を受けるという問題があった。
【００１０】図４は、本従来例における周波数切り替え
時の動作を説明するものである。本図において、周波数
切り替え前に電圧制御発振器１の温度変動等により位相
誤差が発生している場合に、ループフィルタ１５の出力
電圧はＶ1 となっている。この状態にて周波数を切り替
えると、位相比較器１４は、切り替え回路１３が動作し
ているため完全に同期がとれており位相誤差が発生せ
ず、ループフィルタ１５の出力電圧ではＶ0 となってい
る。
時の動作を説明するものである。本図において、周波数
切り替え前に電圧制御発振器１の温度変動等により位相
誤差が発生している場合に、ループフィルタ１５の出力
電圧はＶ1 となっている。この状態にて周波数を切り替
えると、位相比較器１４は、切り替え回路１３が動作し
ているため完全に同期がとれており位相誤差が発生せ
ず、ループフィルタ１５の出力電圧ではＶ0 となってい
る。
【００１１】次に、本状態より定常状態に移行した場
合、再び電圧制御発振器１は、位相誤差が発生している
ため、前述のループフィルタ１５の出力電圧においてＶ
0 からＶ1 となるための位相同期のための時間ｔ2 が必
要となり高速切り替えが難しいことを示す。
合、再び電圧制御発振器１は、位相誤差が発生している
ため、前述のループフィルタ１５の出力電圧においてＶ
0 からＶ1 となるための位相同期のための時間ｔ2 が必
要となり高速切り替えが難しいことを示す。
【００１２】尚、従来よりこの種のＰＬＬ周波数シンセ
サイザの高速切り替えを可能とするための種々の方式が
用いられており、例えば、周波数切り替え時に電圧制御
発振器を参照周波数まで分周する分周回路と基準発振器
を分周して上記参照周波数を得る分周回路の両者にリセ
ット信号を与えるなど種々の方式が知られている（特開
平３−２２６０１２号，特開平５−１１０４３１号，特
開平３−２５６４１０号各公報）。
サイザの高速切り替えを可能とするための種々の方式が
用いられており、例えば、周波数切り替え時に電圧制御
発振器を参照周波数まで分周する分周回路と基準発振器
を分周して上記参照周波数を得る分周回路の両者にリセ
ット信号を与えるなど種々の方式が知られている（特開
平３−２２６０１２号，特開平５−１１０４３１号，特
開平３−２５６４１０号各公報）。
【００１３】しかし、いずれも周波数設定状態から定常
状態へもどった場合に発生する位相誤差を含めて周波数
引き込み時間を高速化するものではない。
状態へもどった場合に発生する位相誤差を含めて周波数
引き込み時間を高速化するものではない。
【００１４】
【課題を解決するための手段】本発明の周波数シンセサ
イザは、基本周波数の信号を発生する基準発振器と、電
圧制御信号を入力し発振周波数が制御される電圧制御発
振器と、外部からの制御信号によって分周比が可変で
き、前記電圧制御発振器の出力周波数を少なくとも基準
周波数まで分周することのできるプログラマブルカウン
タと、前記基準発振器からの出力と前記プログラマブル
カウンタの出力との位相比較をするチャージポンプタイ
プの位相比較器と、前記プラグラマブルカウンタの出力
と前記位相比較器の入力及び前記基準発振器の出力と前
記位相比較器の入力との間に挿入され前記電圧制御発振
器が周波数設定状態にある間は外部からの制御信号によ
って前記位相比較器の入力を断とする切替回路と、位相
比較器の出力にて直流信号の帯域を制限して制御電圧を
発生するループフィルタ回路と、外部からの制御信号に
よって制御され所定の電圧を出力する基準電圧発生回路
と、前記ループフィルタ回路の出力と前記基準電圧発生
器の出力とを加算し出力する加算器と、前記電圧制御発
振器が周波数設定状態にある間は外部から制御信号が加
えられ前記基準発振器の位相に同期したリセット信号を
出力し前記プログラマブルカウンタに制御信号として前
記プログラマブルカウンタの出力の位相を前記基準発振
器の出力の位相と同相に制御するリセット回路とから構
成されるＰＬＬ周波数シンセサイザにおいて、周波数を
変更する直前の位相誤差が発生していても周波数設定状
態から再び定常状態に復帰したときに発生する位相誤差
は、周波数変更前と同じ値にすることができ周波数変更
後に位相同期するまでの時間を従来よりも短くすること
ができる特徴を有している。
イザは、基本周波数の信号を発生する基準発振器と、電
圧制御信号を入力し発振周波数が制御される電圧制御発
振器と、外部からの制御信号によって分周比が可変で
き、前記電圧制御発振器の出力周波数を少なくとも基準
周波数まで分周することのできるプログラマブルカウン
タと、前記基準発振器からの出力と前記プログラマブル
カウンタの出力との位相比較をするチャージポンプタイ
プの位相比較器と、前記プラグラマブルカウンタの出力
と前記位相比較器の入力及び前記基準発振器の出力と前
記位相比較器の入力との間に挿入され前記電圧制御発振
器が周波数設定状態にある間は外部からの制御信号によ
って前記位相比較器の入力を断とする切替回路と、位相
比較器の出力にて直流信号の帯域を制限して制御電圧を
発生するループフィルタ回路と、外部からの制御信号に
よって制御され所定の電圧を出力する基準電圧発生回路
と、前記ループフィルタ回路の出力と前記基準電圧発生
器の出力とを加算し出力する加算器と、前記電圧制御発
振器が周波数設定状態にある間は外部から制御信号が加
えられ前記基準発振器の位相に同期したリセット信号を
出力し前記プログラマブルカウンタに制御信号として前
記プログラマブルカウンタの出力の位相を前記基準発振
器の出力の位相と同相に制御するリセット回路とから構
成されるＰＬＬ周波数シンセサイザにおいて、周波数を
変更する直前の位相誤差が発生していても周波数設定状
態から再び定常状態に復帰したときに発生する位相誤差
は、周波数変更前と同じ値にすることができ周波数変更
後に位相同期するまでの時間を従来よりも短くすること
ができる特徴を有している。
【００１５】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の一実施例の構成図である。本図に
おいて、切替回路５，チャージポンプタイプの位相比較
器６，ループフィルタ７を除いて他の構成要素の動作は
既に説明した図３の構成要素の動作と全く同一であるた
め、上記の構成要素以外の動作については説明を省略す
る。
る。図１は、本発明の一実施例の構成図である。本図に
おいて、切替回路５，チャージポンプタイプの位相比較
器６，ループフィルタ７を除いて他の構成要素の動作は
既に説明した図３の構成要素の動作と全く同一であるた
め、上記の構成要素以外の動作については説明を省略す
る。
【００１６】本発明のＰＬＬ周波数シンセサイザが、あ
る周波数に位相同期された定常状態では、切替回路５は
ＯＮとなっており、プログラマブルカウンタ２の出力及
び基準発振器４の出力をそのまま位相比較器６に接続す
る。本状態では、電圧制御発振器１，プログラマブルカ
ウンタ２，位相比較器６，ループフィルタ７及び加算器
８とで位相同期ループを構成し、電圧制御発振器１の出
力は基準発振器４の出力に位相同期される。
る周波数に位相同期された定常状態では、切替回路５は
ＯＮとなっており、プログラマブルカウンタ２の出力及
び基準発振器４の出力をそのまま位相比較器６に接続す
る。本状態では、電圧制御発振器１，プログラマブルカ
ウンタ２，位相比較器６，ループフィルタ７及び加算器
８とで位相同期ループを構成し、電圧制御発振器１の出
力は基準発振器４の出力に位相同期される。
【００１７】次に、周波数設定状態においては、図３で
説明した場合と同様に周波数設定データ（ＳＦ）がプロ
グラマブルカウンタ２に、基準電圧設定データ（ＳＶ）
が基準電圧発生回路９に、それぞれ制御信号として加え
られる。
説明した場合と同様に周波数設定データ（ＳＦ）がプロ
グラマブルカウンタ２に、基準電圧設定データ（ＳＶ）
が基準電圧発生回路９に、それぞれ制御信号として加え
られる。
【００１８】リセット回路３は、切替信号が入力される
と、基準発振器４の出力に同期したリセット信号（Ｒ）
をプログラマブルカウンタ２に加える。切替回路５はこ
の切替信号が入力されるとＯＦＦ状態となりプラグラマ
ブルカウンタ２の出力とチャージポンプ型の位相比較器
６の入力及び、基準発振器４の出力とチャージポンプ型
の位相比較器６の入力間の接続を断とする。
と、基準発振器４の出力に同期したリセット信号（Ｒ）
をプログラマブルカウンタ２に加える。切替回路５はこ
の切替信号が入力されるとＯＦＦ状態となりプラグラマ
ブルカウンタ２の出力とチャージポンプ型の位相比較器
６の入力及び、基準発振器４の出力とチャージポンプ型
の位相比較器６の入力間の接続を断とする。
【００１９】位相比較器６は、図３で記載した２出力の
電圧出力タイプの位相比較器１４と異なり１出力のチャ
ージポンプ型を用いる。チャージポンプ型位相比較器
は、位相誤差に比例した時間だけ出力がＯＮ動作となり
他の時間はＯＦＦ動作となることにより位相比較動作を
行う位相比較器である。したがって、周波数設定状態が
持続し、切替信号がＯＦＦ状態となっている間は、チャ
ージポンプ型位相比較器６の第１及び第２の入力信号は
共に断となっているため、チャージポンプ型の位相比較
器の出力は断となる。
電圧出力タイプの位相比較器１４と異なり１出力のチャ
ージポンプ型を用いる。チャージポンプ型位相比較器
は、位相誤差に比例した時間だけ出力がＯＮ動作となり
他の時間はＯＦＦ動作となることにより位相比較動作を
行う位相比較器である。したがって、周波数設定状態が
持続し、切替信号がＯＦＦ状態となっている間は、チャ
ージポンプ型位相比較器６の第１及び第２の入力信号は
共に断となっているため、チャージポンプ型の位相比較
器の出力は断となる。
【００２０】その結果、ループフィルタ７には電流が流
れず位相比較器６と完全に開放された状態となる。ルー
プフィルタ７には、オペアンプ１２のフィードバックル
ープ部にコンデンサ１１があり、その特定数は従来のル
ープフィルタ１５と同一とするとループフィルタ７の入
力が開放された状態のときには、短い時間であれば周波
数設定状態の直前のオペアンプ１２の出力電圧を保持す
ることができる。
れず位相比較器６と完全に開放された状態となる。ルー
プフィルタ７には、オペアンプ１２のフィードバックル
ープ部にコンデンサ１１があり、その特定数は従来のル
ープフィルタ１５と同一とするとループフィルタ７の入
力が開放された状態のときには、短い時間であれば周波
数設定状態の直前のオペアンプ１２の出力電圧を保持す
ることができる。
【００２１】周波数設定状態開始から定常状態に移行す
るまでの時間は通常非常に短く、例えば数１０〜１００
μｓ程度であり、前述のループフィルタ１５の時定数に
比べて極めて短い。したがって、このループフィルタ７
の出力は、周波数設定状態に入る直前のほとんど同じ状
態を周波数設定終了時まで保存し続けることができる。
るまでの時間は通常非常に短く、例えば数１０〜１００
μｓ程度であり、前述のループフィルタ１５の時定数に
比べて極めて短い。したがって、このループフィルタ７
の出力は、周波数設定状態に入る直前のほとんど同じ状
態を周波数設定終了時まで保存し続けることができる。
【００２２】この結果、周波数を変更する直前に電圧制
御発振器１の出力周波数が周囲温度の変化や外乱等の影
響によって変化し、位相誤差が生じている状態であって
も、その位相誤差を補償するためのループフィルタ７の
出力電圧は周波数変更後までほとんどそのままの値を保
持できる。
御発振器１の出力周波数が周囲温度の変化や外乱等の影
響によって変化し、位相誤差が生じている状態であって
も、その位相誤差を補償するためのループフィルタ７の
出力電圧は周波数変更後までほとんどそのままの値を保
持できる。
【００２３】周波数設定状態から再び定常状態に復帰し
たとき必要となる位相誤差は、周波数変更前と周波数変
更後でも通常同一であるから、定常状態に復帰してから
電圧制御発振器１の出力の位相が、基準発振器４の位相
と同期状態となるまでに要する時間は、従来の実施例で
ある図３および複数の公開された発明による周波数シン
セサイザよりも十分短い時間で良いことになる。
たとき必要となる位相誤差は、周波数変更前と周波数変
更後でも通常同一であるから、定常状態に復帰してから
電圧制御発振器１の出力の位相が、基準発振器４の位相
と同期状態となるまでに要する時間は、従来の実施例で
ある図３および複数の公開された発明による周波数シン
セサイザよりも十分短い時間で良いことになる。
【００２４】図２は、本発明による周波数切り替え時の
動作を説明するものである。本図において、周波数切り
替え前に電圧制御発振器１の温度変動により位相誤差が
発生している場合、ループフィルタ７の出力電圧ではＶ
1 となっている。この状態で周波数を切り替えると、ル
ープフィルタ７の出力電圧はほぼＶ1 である。また、本
状態より定常状態に移行した場合、再び、電圧制御発振
器１は位相誤差を発生しているため、瞬時にループフィ
ルタ７の出力電圧Ｖ1 （Ｖ）に位相同期することを示し
たものである。
動作を説明するものである。本図において、周波数切り
替え前に電圧制御発振器１の温度変動により位相誤差が
発生している場合、ループフィルタ７の出力電圧ではＶ
1 となっている。この状態で周波数を切り替えると、ル
ープフィルタ７の出力電圧はほぼＶ1 である。また、本
状態より定常状態に移行した場合、再び、電圧制御発振
器１は位相誤差を発生しているため、瞬時にループフィ
ルタ７の出力電圧Ｖ1 （Ｖ）に位相同期することを示し
たものである。
【００２５】
【発明の効果】以上説明したように、本発明は周波数を
変更後に、基準発振器４の出力と位相同期するために必
要とする時間を従来のこの種の周波数シンセサイザより
も十分短くすることができる効果を有する。
変更後に、基準発振器４の出力と位相同期するために必
要とする時間を従来のこの種の周波数シンセサイザより
も十分短くすることができる効果を有する。
【００２６】したがって、本発明の周波数シンセサイザ
を送受信周波数帯を高速で切り替えて送受信する送受信
機の周波数切り替え部分に使用することにより、従来よ
り送受信周波数を高速で切り替えることが可能となる。
を送受信周波数帯を高速で切り替えて送受信する送受信
機の周波数切り替え部分に使用することにより、従来よ
り送受信周波数を高速で切り替えることが可能となる。
【図１】本発明による高速化を図った周波数シンセサイ
ザの一実施例を構成を示す。
ザの一実施例を構成を示す。
【図２】図１の各部の動作を示すタイムチャートであ
る。
る。
【図３】従来の周波数シンセサイザの構成を示す。
【図４】図３の従来例各部の動作を示すタイムチャート
である。
である。
１ 電圧制御発振器 ２ プログラムカウンタ ３ リセット回路 ４ 基準発振器 ５，１３ 切替回路 ６，１４ 位相比較器 ７，１５ ループフィルタ ８ 加算器 ９ 基準電圧発生回路 １０ 抵抗 １１ コンデンサ １２ オペアンプ
Claims (2)
- 【請求項１】 基準発振器と、電圧制御発振器と、前記
電圧制御発振器の出力を分周するプログラマブルカウン
タと、前記基準発振器からの出力とプログラマブルカウ
ンタの出力との位相を比較する位相比較器と、位相比較
器の出力の帯域制限して制御電圧を発生するループフィ
ルタとで構成される周波数シンセサイザにおいて、周波
数切り替え時に位相比較器に供給されるプログラマブル
カウンタと基準発振器の出力を断とする切替手段と、基
準発振器の出力に同期したリセット信号をプログラマブ
ルカウンタに加えるリセット手段と、設定周波数に応じ
た直流電圧を発生する基準電圧発生回路とループフィル
タとの出力電圧を加算する加算手段とを有する周波数シ
ンセサイザ。 - 【請求項２】 前記位相比較器にチャージポンプ型を使
用し、かつループフィルタに不平衡型アクティブフィル
タを用いることを特徴とする請求項１記載の周波数シン
セサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5231637A JPH0786931A (ja) | 1993-09-17 | 1993-09-17 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5231637A JPH0786931A (ja) | 1993-09-17 | 1993-09-17 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786931A true JPH0786931A (ja) | 1995-03-31 |
Family
ID=16926630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5231637A Pending JPH0786931A (ja) | 1993-09-17 | 1993-09-17 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786931A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066988A (en) * | 1997-08-20 | 2000-05-23 | Nec Corporation | Phase locked loop circuit with high stability having a reset signal generating circuit |
| US6173025B1 (en) | 1997-05-02 | 2001-01-09 | Nec Corporation | PLL frequency synthesizer using frequency dividers reset by initial phase difference |
| US6940323B2 (en) | 2002-09-27 | 2005-09-06 | Oki Electric Industry Co., Ltd. | Phase locked loop circuit with an unlock detection circuit and a switch |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0454019A (ja) * | 1990-06-21 | 1992-02-21 | Nec Corp | 周波数シンセサイザ |
| JPH04101515A (ja) * | 1990-08-21 | 1992-04-03 | Fujitsu Ltd | 電圧制御発振器の制御回路 |
-
1993
- 1993-09-17 JP JP5231637A patent/JPH0786931A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0454019A (ja) * | 1990-06-21 | 1992-02-21 | Nec Corp | 周波数シンセサイザ |
| JPH04101515A (ja) * | 1990-08-21 | 1992-04-03 | Fujitsu Ltd | 電圧制御発振器の制御回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6173025B1 (en) | 1997-05-02 | 2001-01-09 | Nec Corporation | PLL frequency synthesizer using frequency dividers reset by initial phase difference |
| US6066988A (en) * | 1997-08-20 | 2000-05-23 | Nec Corporation | Phase locked loop circuit with high stability having a reset signal generating circuit |
| US6940323B2 (en) | 2002-09-27 | 2005-09-06 | Oki Electric Industry Co., Ltd. | Phase locked loop circuit with an unlock detection circuit and a switch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5107220A (en) | Frequency synthesizer | |
| WO2003061129A1 (fr) | Circuit generateur d'impulsions | |
| US5936565A (en) | Digitally controlled duty cycle integration | |
| JPH06132820A (ja) | 周波数変換回路 | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| JP2950493B2 (ja) | 映像処理システムのバースト信号発生回路 | |
| JPH0661852A (ja) | フェーズロックドループ | |
| JP2000148281A (ja) | クロック選択回路 | |
| JPH0750579A (ja) | 位相同期ループ回路 | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JP2776334B2 (ja) | 位相同期回路 | |
| JPH0758635A (ja) | 周波数シンセサイザ | |
| KR20030051976A (ko) | 전압제어발진기의 자동보정장치를 구비한 위상동기루프 | |
| JP3034388B2 (ja) | 位相同期発振器 | |
| JP3010961B2 (ja) | Ｐｌｌ回路 | |
| JPH06291644A (ja) | Ｐｌｌ回路 | |
| JP2004241960A (ja) | 周波数シンセサイザ | |
| KR19990030658A (ko) | 고속 위상 동기 루프 및 그의 로킹 방법 | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JPH02262717A (ja) | 周波数シンセサイザ | |
| JPH07288471A (ja) | Ｐｌｌ回路 | |
| JP2927801B2 (ja) | Ｐｌｌ回路 | |
| JP3393172B2 (ja) | 周波数ホッピング発振装置 | |
| JPH0454019A (ja) | 周波数シンセサイザ | |
| JPH05284017A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960924 |