JPH0454019A - 周波数シンセサイザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は周波数シンセサイザに関し、特に周波数変更を
高速で行うことができる周波数シンセサイザに関する。

〔従来の技術〕

従来、この種の周波数シンセサイザは、第２図にブロッ
ク図で示すように、加算器７からの出力電圧で制御され
る電圧制御発振器１から基準発振器３の持つ周波数の整
数倍の周波数を持つ所望の周波数を持つ出力Ｐを出力す
るものである。

この周波数シンセサイザは二つの状態を持つ。

その内の一つの状態は定常状態であり、他の一つは周波
数設定状態である。

上述した定常状態での動作を先ず説明する。

基準発振器３からの出力が位相比較器４に第１の入力と
して加えられる。

この位相比較器４にはプログラマブルカウンタ２の出力
がＳＷ回路１０を介して、第２の入力として加えられる
。

位相比較器４で、これら二つの入力の位相が比較され位
相差に比例した、たとえば電圧がこの位相比較器４から
出力され、ループ増幅器５に加えられる。

ループ増幅器５は一種の積分器であって、たとえば、周
波数１００ＭＨｚ程度の基準発振器３からの出力に対し
て通常積分時間として約０．２秒からｌＸｌ０−４秒程
度を有するものが使用される。

このループ増幅器５の出力と基準電圧発生回路８からの
出力とが加算器７で加算さる。

この基準電圧発生器＃Ｉ８の出力電圧は外部から加えら
れる基準電圧設定信号によって制御された電圧を出力す
る。

この加算器７からの出力が電圧制御発振器１の制御電圧
として電圧制御発振器１に加えられる。

電圧制御発振器１の出力はこの加算器７からの出力電圧
で周波数と位相が制御される。

電圧制御発振器１の出力はプログラマブルカウンタ２に
入力され外部からの周波数設定信号によって制御された
周波数にカウントダウンされる。

プログラマブルカウンタ２はこのカウントダウンされた
信号を出力する。

プログラマブルカウンタ２の出力が、ＳＷ回路１０を介
して前述した位相比較器の第２の入力として位相比較器
４に加えられる。

上述したＳＷ回路１０は外部から加えられるＳＷ倍信号
よって制御されるスイッチで、定常状態のときにはこの
ＳＷ倍信号断となっており、このような場合には、上述
したように、プログラマブルカウンタ２からの出力を位
相比較回路４の第２の入力側に接続する。

前述のプログラマブルカウンタ２からの出力は基準発振
器３の周波数に等しい。

今までの説明かられかるように、電圧制御発振器１、プ
ログラマブルカウンタ２、ＳＷ回路１０、位相比較器４
、ループ増幅器５および加算器７によって一つの位相同
期ループが形成される。

従って、電圧制御発振器１の出力周波数は基準発振器３
の持つ周波数の整数倍でかつ電圧制御発振器１の位相は
基準発振器３の位相に同期される。

次に、このような周波数シンセサイザの出力周波数、す
なわち、出力Ｐの周波数を変更する周波数設定状態につ
いて説明する。

周波数設定状態となると、外部から周波数設定信号ＳＦ
がプログラマブルカウンタ２に加えられ所望の出力Ｐの
周波数が基準発振器３の周波数の０倍て・あれば、この
プログラマブルカウンタ２て′電圧制御発振器１の周波
数を１　／　ｎにカウントダウンしてＳＷ回路１０に出
力するするように制御する。

また、上記の信号ＳＦがプログラマブルカウンタ２に加
えられるのと同時に、基準電圧発生回路８には基準電圧
設定信号ＳＶが制御信号として外部から加えられ、基準
電圧発生回路８から出力する電圧によって、電圧制御発
振器１が所望の周波数を出力するように基準電圧発生器
１ｉ’Ｊ　８を制御する。

さらに、上記の信号ＳＦおよびＳＶが外部からそれぞれ
プログラマブルカウンタ２と基準電圧発生器８に加えら
れるのと同時に、外部から、制御信号であるＳＷ倍信号
ＳＷ回路１０とリセット回路６とに加えられる。

ＳＷ回路１０にＳＷ倍信号加えられている間は、このＳ
Ｗ回路１０は基準発振器３の出力を位相比較器４の第２
の入力側に接続するとともに、プログラマブルカウンタ
２の出力と位相比較器４の第２の入力間の接続を断とす
る。

リセット回路６には入力として基準発振器３の出力が常
時加えられており、このリセット回路６にＳＷ倍信号加
えられている間は基準発振器６の出力信号と同期するリ
セット信号Ｒが出力されプログラマブルカウンタ２に制
御信号として加えられる。

このリセット信号Ｒによってプログラマブルカウンタ２
の出力信号の位相は前述した基準信号発振器３の出力信
号の位相と同相にになるように制御される。

なお、ＳＷ倍信号制御信号としてＳＷ四ｌ１１１０に加
えられている間は、位相比較器４の第１と第２の入力と
して何れも基準発振器３からの出力が加えられるので位
相比較器４は位相誤差Ｏの状態で動作する。

上述したＳＷ倍信号持続する時間は基準電圧発生回路８
の電圧が所定の値に達し、充分安定となるのに必要な時
間に予め設定しておく。

このＳＷ倍信号予め設定された時間リセット回路６とＳ
Ｗ回回路ｌ上に加えられた後に、断となると、ＳＷ回！
！＠　１０の内部接続が元の状態とな、す、プログラマ
ブルカウンタ２からの出力が基準発振器３の出力の代り
に、ＳＷＷ路１０を介して位相比較器４の第２の入力と
して加えられる。

同時にリセット回路６の出力であるリセット信号Ｒも断
となる。

すなわち、この周波数シンセサイザは、先に説明した定
常状態となり、電圧制御発振器１の出力は基準発振器３
に位相同期される。

〔発明が解決しようとする課題〕

上述した従来の周波数シンセサイザは、周波数設定状態
にある間は、位相比較器４に加えられる第１と第２の入
力が常に同相状態に置かれ、周波数設定が行われてから
定常状態に復帰するため、周波数設定状態に入る直前の
電圧制御発振器１の出力の位相が基準発振器３の位相と
一致して同期しており、周波数設定状態に入り周波数が
変更され再び定常状態になったとき、電圧制御発振器１
の出力の位相と基準発振器３の出力の位相とが一致して
いれば周波数変更後の電圧制御発振器１の位相同期が高
速に行われる。

しかしながら、電圧制御発振器１の発信周波数が周囲の
温度変化などの影響で、周波数変更直前の定常状態下で
変化し、位相同期誤差が発生している状態で、周波数設
定状態に移行し、周波数変更が行われると、周波数設定
状態から定常状態に復帰して位相同期が行われるまでに
は位相比較器４とループ増幅器５が動作して電圧制御発
振器１と基準発振器３の出力間の同期位相誤差を補償し
て完全な位相同期状態となるまでには、この同期位相誤
差を補償する位相同期ループ中に置かれているループ増
幅器５のタイムレスポンスが前述したように遅いので長
時間を要するという欠点があった。

従って、たとえば、・複数の異なる受信周波数帯を高速
度で切替えて受信を行う受信機の受信周波数の切替にこ
のような周波数シンセサイザを用いる場合には受信周波
数の切替速度に制約を受けるという問題点があった。

本発明の目的は、上述した周波数変更時の位相同期を従
来の周波数シンセサイザより短時間で行うことのできる
周波数シンセサイザを提供することにある。

〔課題を解決するための手段〕

本発明の周波数シンセサイザは、基準発振器と、電圧制
御信号によって発信周波数を制御され前記基準発振器の
ｎ倍の周波数を出力する周波数シンセサイザにおいて、
外部からの制御信号によって前記ｒ１の値が選定され前
記電圧制御発振器の出力周波数を１　／　ｎの周波数に
カウントダウンして出力するプログラマブルカウンタと
、前記基準発振器からの出力と前記プログラマブルカウ
ンタの出力との位相比較をする位相比較器と、前記位相
比較器の出力を予め設定された周波数特性に従った出力
に変換して出力するループ増幅器と、前記位相比較器の
出力側と前記ループ増幅器の入力側の間に挿入され前記
電圧制御発振器が周波数設定状態にある間は外部からの
制御信号によって前記ループ増幅器の入力を断とするＳ
Ｗ回路と、外部からの制御信号によって制御され所定の
電圧を出力する基準電圧発生回路と、前記ループ増幅器
の出力と前記基準電圧発生器の出力とを加算し前記電圧
制御信号を出力する加算器と、前記電圧制御発振器が周
波数設定状態にある間は外部から制御信号が加えられ前
記基準発振器の位相に同期したリセット信号を出力し前
記プログラマブルカウンタに制御信号として加え前記プ
ログラマブルカウンタの出力の位相を前記基準発振器の
出力の位相と同相に制御するリセット回路ととから構成
されている。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図である。

図中のＳＷ回路９を除いて他の各構成要素の動作はすで
に説明した第２図の構成要素の動作と同じなので、ＳＷ
回路以外の構成要素の動作については説明を省略する。

前述した定常状態ではＳＷ倍信号断となっており、この
ような状態では、ＳＷ回路９は位相比較器４の出力をそ
のままループ増幅器５に接続する。

上述の状態では、電圧制御発振器１、プログラマブルカ
ウンタ２、位相比較器４、ループ増幅器５および加算器
７とで位相同期ループを構成し、電圧制御発振器１の出
力は基準発振器３の出力に位相同期される。

従って、この電圧制御発振器１から基準発振器３に位相
同期し、また基準発振器３の出力周波数のｎ倍の周波数
を持つ出力Ｐを得ることができる。

上述したｎの値は外部からプログラマブルカウンタ２に
加えられる周波数設定信号ＳＦにより選択される。

次に、周波数設定状態になると、第２図で説明したと同
様に周波数設定信号ＳＦがプログラマブルカウンタ２に
、また、基準電圧設定信号ＳＶが基準電圧発生回路８に
、それぞれ制御信号として加えられるとともに、ＳＷ倍
信号ＳＷ回路９とリセット回ＩＩ！８６に制御信号とし
て加えられる。

ＳＷ回路９はＳＷ倍信号加えられると、位相比較器４の
出力とループ増幅器５の入力間の接続を断とする。

すなわち、ＳＷ回路９はＳＷ倍信号よって制御されるス
イッチである。

リセット回路６にＳＷ倍信号加えられると、リセット回
路６は基準発信器３からの出力に同期する制御信号であ
るリセット信号Ｒを出力しプログラマブルカウンタ２に
加える。

プログラマブルカウンタ２は、電圧制御発信器１の出力
周波数をカウントダウンし、このリセット信号Ｒによっ
て基準発信器３と同相に制御され、同一の周波数をもつ
信号を出力し位相比較器４の第２の入力部に加える。

ＳＷ倍信号持続時間は第２図のブロック図について説明
したと同様に予め設定しておく。

この、周波数設定状態が持続している間は、ループ増幅
器５の入力は解放となる。

周波数設定状態終了直後から定常状態に移行し位相同期
が終了するまでの時間は、たとえば、基準発信器３の出
力周波数が１００ＭＨｚ程度の場合には約２００μｓ程
度であるので、すでに説明したようにループ増幅器の積
分時間にくらべて極めて短い。

従って、このループ増幅器５の出力は周波数設定状態に
入る直前の状態とほとんど同じ状態を、周波数設定状態
終了直後まで、保持し続ける。

今までの説明によって明らかなように、周波数を変更す
る直前に電圧制御発振器１の出力周波数が周囲温度の変
化の影響などによって変化し、同期位相誤差を生じてい
る状態であっても、その同期位相誤差を補償するための
ループ増幅器５からの出力の状盾が周波数変更後までほ
とんどそのまま保たれる。

周波数設定状態から再び定常状態に復帰したときの基準
発振器３と電圧制御発振器ｌの位相関係は周波数変更直
前のこれら発振器の出力間の位相関係と通常あまり代ら
ないから。

周波数変更が行なわれ定常状態になってから電圧制御発
振器ｌの出力の位相が基準発振器３の位相と同期状態と
なるまでに要する時間は従来のこの種の周波数シンセサ
イザよりも短くなる。

〔発明の効果〕

以上説明したように本発明によれば、周波数を変更後に
基準発振器３の出力と位相同期するのに必要とする時間
を従来の周波数数シンセサイザより短くすることができ
る効果がある。

従って、本発明の周波数シンセサイザを受信周波数帯を
高速で切替で受信する受信機の周波数切替部分に使用す
れば、従来より受信周波数帯を高速で切替えることが可
能となる。

ンタ、３・・・基準発振器、４・・・位相比較器、５・
・・ループ増幅器、６・・・リセット回路、７・・・加
算器、８・・・基準電圧発生器、９・・・ＳＷ回路。

Claims (1)

【特許請求の範囲】
1. 　基準発振器と、電圧制御信号によって発信周波数を制
   御され前記基準発振器のｎ倍の周波数を出力する周波数
   シンセサイザにおいて、外部からの制御信号によって前
   記ｎの値が選定され前記電圧制御発振器の出力周波数を
   １／ｎの周波数にカウントダウンして出力するプログラ
   マブルカウンタと、前記基準発振器からの出力と前記プ
   ログラマブルカウンタの出力との位相比較をする位相比
   較器と、前記位相比較器の出力を予め設定された周波数
   特性に従った出力に変換して出力するループ増幅器と、
   前記位相比較器の出力側と前記ループ増幅器の入力側の
   間に挿入され前記電圧制御発振器が周波数設定状態にあ
   る間は外部からの制御信号によって前記ループ増幅器の
   入力を断とするＳＷ回路と、外部からの制御信号によっ
   て制御され所定の電圧を出力する基準電圧発生回路と、
   前記ループ増幅器の出力と前記基準電圧発生器の出力と
   を加算し前記電圧制御信号を出力する加算器と、前記電
   圧制御発振器が周波数設定状態にある問は外部から制御
   信号が加えられ前記基準発振器の位相に同期したリセッ
   ト信号を出力し前記プログラマブルカウンタに制御信号
   として加え前記プログラマブルカウンタの出力の位相を
   前記基準発振器の出力の位相と同相に制御するリセット
   回路とを備えたことを特徴とする周波数シンセサイザ。