JPH02174421A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路に適しなＰＬＬ（／ケ相同期ループ）
回路に関する。

〔従来の技術〕

一般に、ＰＬＬ回路としては種々提案されているが、そ
の中で第３図に示す回路がある。この回路は、入力信号
が逓倍された出力信号を得る事が出来、クロックＩｌ＃
ｌ！７？後の復帰時間を短縮する回路として知られてい
る。このＰＬＬ回路は、位相比較器５．ループフィルタ
６′、電圧制御発振器７、分周器８およびクロック瞬断
検出回路４て構成される。電圧制御発振器（以下ＶＣＯ
という）７の出力は出力信号として取り出されると共に
、分周器８を介して位相比較器５に入力され、入力端子
１０からの入力クロック信号と位相比較され、この出力
電圧がループフィルタ６′に入力され、このフィルタ６
′の出力により電圧制御発振器７が制御され、出力端子
１１がら出力信号として取出される。この出力信号の周
波数は、分周器８の段数分だけ、入力信号の周波数が逓
倍されたものとなる。

一方、入力クロックが瞬断した時、タロツク瞬断検出回
路４の出力によってループフィルタ６′の時定数を切り
換えるようになっており、クロック復旧後の周波数引込
み時間を短くすることが出来る。

〔発明が解決しようとする課題〕

上述した従来のＰＬＬ回路では、クロック瞬断時には出
力信号がＶＣＯ７の自走周波数に等しくなり、集積回路
の場合にはその製造偏差によって著しくばらつくことに
なる。又、クロック復旧時の位相引込み時間は、周波数
引込み時間が加わるので、ループフィルタ６′の時定数
を可能な限り小さくしても無視出来ない時間となる。

さらに、前述の理由により、引込み時間も大幅にばらつ
くなめ、システムのガード・タイムとしては勢いオーバ
マージンを強いられるという欠点があった。

本発明の目的は、これらの欠点を除き、外部のクロック
信号と等しい周波数の信号を内部で発生させることによ
り、クロック瞬断時の出力周波数の変動が全くなく、か
つクロック復旧時の位相引込み時間を非常に短くしたＰ
ＬＬ回路を提供することにある。

〔課題を解決するための手段〕

本発明の構成は、周波数が制御電圧によって変化する電
圧制御発振器と、この電圧制御発振器の出力信号と入力
信号との位相誤差電圧を出力する位相比較器と、この位
相比較器の出力から前記電圧制御発振器の制御電圧を得
るループフィルタとを備えるＰＬＬ回路において、入力
クロック信号の瞬断を検出する瞬断検出回路と、前記入
力クロック信号と実質的に等しいクロックを発生する内
部クロック発生回路と、この内部クロック発生回路の出
力と前記入力クロック信号とを前記瞬断検出回路の出力
により切換え前記位相比較器への入力信号とする切換回
路とを有することを特徴とする。

〔実施例〕

次に、本発明について図面を用いて詳細に説明する。

第１図は本発明の一実施例を示すブロック図である。即
ち、位相比較器５．ループフィルタ６゜電圧制御発振器
７１分周器８によりループを構成し、さらに水晶発振回
路１と分周器２とにより構成され外部クロック信号と同
一周波数の内部クロック信号発生回路を持ち、クロック
瞬断検出回路４の出力信号によって切換回路３の外部ク
ロック信号と内部クロック信号とを切り換えている。

次に、本実施例の回路の動作を考察する。

いま、入力端子１０からの外部クロック信号が正常に入
力されているとすれば、通常のＰＬＬ回路と同じ動作を
行う。ここで、外部クロック信号が断たれたとすると、
クロック瞬断検出回路４が動作して切換回路３を駆動し
、水晶発振回路１゜分周器２とにより発生する内部クロ
ック信号が、位相比較器５に入力される。

この場合、切換回路３の切換時の出力信号の周波数変動
が問題になるが、ループフィルタ６の時定数は、ＰＬＬ
回路の定常特性を向上させるなめに充分大きな値が選ば
れるので、出力周波数の変動は非常に小さい、また、切
換完了時には、内部クロックの周波数は、外部クロック
のそれと等しいので、変動は生じないことになる。

次に、クロック復旧時に於いては、位相引込み時間が従
来例と異なり、周波数引込み時間をほぼゼロに等しくで
き、単に位相引込み動作に要する時間のみとなる。

以上述べたように、本実施例は、ディジタルＰＬＬ回路
と共通の利点があるが、ジッタ抑圧度が大きい等のアナ
ログＰＬＬ回路の利点も併せ持つことになる。

第２図は本発明の第２の実施例のブロック図である。本
実施例は、第１図に対して内部クロック発生部の分周器
を可変分周器２′とし、外部からその分周比を設定する
ことにより、異なる外部クロック信号周波数に対応でき
るようにしたものである。他の動作については、第１図
と同様である。

〔発明の効果〕

以上説明したように本発明は、簡単な構成で、クロック
瞬断時、及び復旧時の回復特性がすぐれたＰＬＬ回路を
得ることが出来る。

【図面の簡単な説明】

第１図、第２図は本発明の第１および第２の実施例を示
すブロック図、第３図は従来例のＰＬＬ回路を示すブロ
ック図である。 １・・・水晶発振回路、２，８・・・分周器、２′・・
・可変分周器、３・・・切換回路、４・・・クロック瞬
断検出回路、５・・・位相比較器、６．６′・・・ルー
プフィルタ、７・・・電圧制御発振器、１０・・・クロ
ック入力端子、１１・・・出力端子。

Claims (1)

【特許請求の範囲】
1. 周波数が制御電圧によって変化する電圧制御発振器と、
   この電圧制御発振器の出力信号と入力信号との位相誤差
   電圧を出力する位相比較器と、この位相比較器の出力か
   ら前記電圧制御発振器の制御電圧を得るループフィルタ
   とを備えるＰＬＬ回路において、入力クロック信号の瞬
   断を検出する瞬断検出回路と、前記入力クロック信号と
   実質的に等しいクロックを発生する内部クロック発生回
   路と、この内部クロック発生回路の出力と前記入力クロ
   ック信号とを前記瞬断検出回路の出力により切換え前記
   位相比較器への入力信号とする切換回路とを有すること
   を特徴とするＰＬＬ回路。