JPS58139227A - クロツク供給回路の切替方式 - Google Patents
クロツク供給回路の切替方式Info
- Publication number
- JPS58139227A JPS58139227A JP57021668A JP2166882A JPS58139227A JP S58139227 A JPS58139227 A JP S58139227A JP 57021668 A JP57021668 A JP 57021668A JP 2166882 A JP2166882 A JP 2166882A JP S58139227 A JPS58139227 A JP S58139227A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- oscillator
- switching
- pll circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Hardware Redundancy (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（Ａ）発明の技術分野
本発明は、２系統の中央制御装置に対して２系統のクロ
ック源からクロックを供給する際における、クロック供
給回路の切替方式に関するものである。
ック源からクロックを供給する際における、クロック供
給回路の切替方式に関するものである。
ＣＢ）従来技術と問題点
一般に２系統の中央制御装置からなるシステムにおいて
、２系統のりＵツク源からクロックを供給する場合、各
中央制御装置に供給されるクロックの停止はζ各中央制
御装置における論理の流れを監視する緊急制御回路の起
動を引き起こすことを利用して、緊急制御回路の起動に
よって正常系のクロック源に切〕替えるようにしている
。そして従来は、２系統からなるり・ロック源にそれぞ
れクロック使用中を表示するクロックセルフフリップフ
ロップを具え、緊急制御回路の起動によってクロックセ
ルフフリップフロップを設定してクロック源を切り替え
る方法が用いられていた。
、２系統のりＵツク源からクロックを供給する場合、各
中央制御装置に供給されるクロックの停止はζ各中央制
御装置における論理の流れを監視する緊急制御回路の起
動を引き起こすことを利用して、緊急制御回路の起動に
よって正常系のクロック源に切〕替えるようにしている
。そして従来は、２系統からなるり・ロック源にそれぞ
れクロック使用中を表示するクロックセルフフリップフ
ロップを具え、緊急制御回路の起動によってクロックセ
ルフフリップフロップを設定してクロック源を切り替え
る方法が用いられていた。
第１′図は従来のクロック供給回路の切替方式を示すも
のである。同図においてｌは０系のクロック供給回路を
示し、ｃｃｏａｏ系の中央制御装置、ＣＬＫ ８ＬＦＯ
ハＯ系のクロックセルフフリップフロップ、Ｇ１．（ｄ
！はゲートである。２は１系のクロック供給回路を示し
、ＣＣ１はｌ系の中央制御装置、ＣＬＫ ８ＬＦ１ 社
１ 系のクロックセルフフリップフロップ、Ｇ３ 、
Ｇ４線ゲートである。また０８Ｃ０，０８Ｃ１はそれぞ
れ０系、ｌ系のクロック源である。
のである。同図においてｌは０系のクロック供給回路を
示し、ｃｃｏａｏ系の中央制御装置、ＣＬＫ ８ＬＦＯ
ハＯ系のクロックセルフフリップフロップ、Ｇ１．（ｄ
！はゲートである。２は１系のクロック供給回路を示し
、ＣＣ１はｌ系の中央制御装置、ＣＬＫ ８ＬＦ１ 社
１ 系のクロックセルフフリップフロップ、Ｇ３ 、
Ｇ４線ゲートである。また０８Ｃ０，０８Ｃ１はそれぞ
れ０系、ｌ系のクロック源である。
第ｘ図において、クロックセルフフリップフロ゛ツブＣ
ＬＫ ８ＬＦＯ，ＣＬＫ ５ＬＦ１は、０系が正常系の
とき線ともに＠０”に、′ｌ系が正常系のときはともに
＠ｌ”にセットされる。これによって０系が正常系のと
きはＯ系のクロック源ｏｓｃｏのクロックがゲー）Ｇ１
．（ｔｌを経てそれぞれ中央制御装置ＣＣＯ、ＣＣＩに
供給され、ｌ系が正常系のときは１系のクロック源０８
Ｃ１のクロックがゲー）Ｇ２．Ｇ４を経てそれぞれ中央
制御装置ｃｃｏ 、 ＣＣＩに供給される。
ＬＫ ８ＬＦＯ，ＣＬＫ ５ＬＦ１は、０系が正常系の
とき線ともに＠０”に、′ｌ系が正常系のときはともに
＠ｌ”にセットされる。これによって０系が正常系のと
きはＯ系のクロック源ｏｓｃｏのクロックがゲー）Ｇ１
．（ｔｌを経てそれぞれ中央制御装置ＣＣＯ、ＣＣＩに
供給され、ｌ系が正常系のときは１系のクロック源０８
Ｃ１のクロックがゲー）Ｇ２．Ｇ４を経てそれぞれ中央
制御装置ｃｃｏ 、 ＣＣＩに供給される。
このように竺来のクロック供給回路においては、クロツ
クセルフフリツブフロツ７’ ＣＬＫ ａＬＦＯ、ＣＬ
Ｋ８ＬＦ１の設定によってクロック源の切シ替えを行う
ことができる。しかしながら従来のクロック供給回路の
場合、両クロック源０８ＣＯ、０８Ｃ１は一般に位相的
に一致せず、従つ゛てクロック源を切９替えた場合、中
央制御装置社論理動作を続行することができず、結局、
障害発生時と同様の処理が必要であった。
クセルフフリツブフロツ７’ ＣＬＫ ａＬＦＯ、ＣＬ
Ｋ８ＬＦ１の設定によってクロック源の切シ替えを行う
ことができる。しかしながら従来のクロック供給回路の
場合、両クロック源０８ＣＯ、０８Ｃ１は一般に位相的
に一致せず、従つ゛てクロック源を切９替えた場合、中
央制御装置社論理動作を続行することができず、結局、
障害発生時と同様の処理が必要であった。
（Ｃ）発明の目的
本発明は、仁のような従来技術の問題点を解決□しよう
とするものであって、その目的は、２系統からなる制御
回路に対して２系統のクロック源からクロック供給を行
うシステムにおいて、両系のクロック源に共通に位相同
期ループ回路（以下ＰＬＬ回路と略す）を具え、クロッ
ク源の切り替えを行う際、一時的Ｋ ＰＬＬ回路からク
ロックを供給するようにすることによって、中央制御装
置が最少限の論理動作を続行することができ、従って障
害発生時の処理を行う必要がないような切替方式を得供
することにある。
とするものであって、その目的は、２系統からなる制御
回路に対して２系統のクロック源からクロック供給を行
うシステムにおいて、両系のクロック源に共通に位相同
期ループ回路（以下ＰＬＬ回路と略す）を具え、クロッ
ク源の切り替えを行う際、一時的Ｋ ＰＬＬ回路からク
ロックを供給するようにすることによって、中央制御装
置が最少限の論理動作を続行することができ、従って障
害発生時の処理を行う必要がないような切替方式を得供
することにある。
（Ｄ）発明の実施例
以下、実施例について本発明の詳細な説明する。
なお以下の実施例においては、２系統の中央制御装置を
具えた電子変換機におけるクロック供給回路の切替方式
について述べるものとする。この場 １合、正常時の
クロックは交換動作系（ＡＣＴ系）から供給されるもの
とし、仁のためクロック供給系を表示するクロックセル
フフリップフロップヲ置くものとする。このような手法
は従来、電子変換機において既に採用され工いるもので
ある。
具えた電子変換機におけるクロック供給回路の切替方式
について述べるものとする。この場 １合、正常時の
クロックは交換動作系（ＡＣＴ系）から供給されるもの
とし、仁のためクロック供給系を表示するクロックセル
フフリップフロップヲ置くものとする。このような手法
は従来、電子変換機において既に採用され工いるもので
ある。
本発明にお諭ては、系単位にあるクロック発生源と位相
を一致させ今ために、両系に共通的にＰＬＬ回路を設け
７る。第２′図はＰＬＬ回路の構成例を示したものであ
る。−図においてｖＣＯは電圧制御発振器であって、直
轡制御電圧によシ制御される周波数のクロックを発生す
る。ＰＣは位相比較器であって電圧制御発振器ｖＣＯの
発振出力と図示されないクロック発振器の発振出力との
位相を比較して、位相差（応じた電圧を出力する。ＬＰ
Ｆは低域ろ波器であって、位相比較器ＰＣの出力から高
周波成分やノイズを除去して直流分の出力を生じる。Ｄ
ＣＡＭＰは直流増幅器′ｔ７あって、低域−波器ＬＰＦ
の出力を増幅して制御電圧として電圧制御発振、器ｖＣ
Ｏに供給する。
を一致させ今ために、両系に共通的にＰＬＬ回路を設け
７る。第２′図はＰＬＬ回路の構成例を示したものであ
る。−図においてｖＣＯは電圧制御発振器であって、直
轡制御電圧によシ制御される周波数のクロックを発生す
る。ＰＣは位相比較器であって電圧制御発振器ｖＣＯの
発振出力と図示されないクロック発振器の発振出力との
位相を比較して、位相差（応じた電圧を出力する。ＬＰ
Ｆは低域ろ波器であって、位相比較器ＰＣの出力から高
周波成分やノイズを除去して直流分の出力を生じる。Ｄ
ＣＡＭＰは直流増幅器′ｔ７あって、低域−波器ＬＰＦ
の出力を増幅して制御電圧として電圧制御発振、器ｖＣ
Ｏに供給する。
第２図に示されたＰＬＬ回路は、このように電圧制御発
振器ｖＣＯの発振出力とクロック発振器の発振出力との
位相差に応じた電圧によって電圧制御発振器ＶＣＯに帰
還を行うことによって、電圧制御発振器ｖＣＯの発振周
波数と位相をクロック発振器の尭振胸波数ｊとそ一位相
に一期するように動作する。しかしながらクロック発振
器からの入力がないときは、ＰＬＬ回路自体によって定
まる周波数ｆ・でｉ振す暮。□
″”□第３′図は本発明のクロック供給回路の切替方式
の一実施例の構成を示している。高−において、゛プフ
ロツプＣＬＫ ８ＬＦＯ、ＣＬＫ ５ＬＦＩ 、ゲート
Ｇｌ。
振器ｖＣＯの発振出力とクロック発振器の発振出力との
位相差に応じた電圧によって電圧制御発振器ＶＣＯに帰
還を行うことによって、電圧制御発振器ｖＣＯの発振周
波数と位相をクロック発振器の尭振胸波数ｊとそ一位相
に一期するように動作する。しかしながらクロック発振
器からの入力がないときは、ＰＬＬ回路自体によって定
まる周波数ｆ・でｉ振す暮。□
″”□第３′図は本発明のクロック供給回路の切替方式
の一実施例の構成を示している。高−において、゛プフ
ロツプＣＬＫ ８ＬＦＯ、ＣＬＫ ５ＬＦＩ 、ゲート
Ｇｌ。
Ｇｌ、Ｇ３．Ｇ４、クロック発振器０８ＣＯ、０８ＣＩ
は第１図におけると同様であり、また１１セ示されてい
るＰＬＬ回路の□構成は第一一におけると同様である。
は第１図におけると同様であり、また１１セ示されてい
るＰＬＬ回路の□構成は第一一におけると同様である。
ＣＬＫ ＤＷＮ ＤｍＴｏ 、 ＣＬ＊ ｒｙ謝ＤＥＴ
１はそれぞれ０系。
１はそれぞれ０系。
ｌ系のクロック発振停止検出回路である。ＣＬＫＳＰＬ
Ｙ ＣＴＬ ａクロック供給制御回路であって、マイク
ロプロセッサによって構成され、各クロック発振停止検
出回路か−らのクロック発振停止検出信号によ゛らてン
ロツク発振停止を知って、現用りＪツク廃振器の出力′
から−ＬＬ＠路の出力に切シ替えてクロックを供給する
ように制御し、またＰＬＬ回路の発振周波数と位相を正
常系のクロック発振器のクロックに一致させるように制
御するとともに、ＰＬＬ回路の動作状態をチェックして
、ＰＬＬ回路が障害のときはクロック切９替えを行わな
いようにする。なおＰＬＬ回路′が障害の場合は図示さ
れない緊急制御回路の動作によって、従来方式と同様に
してクロック切多替えが行われる。°またＤＬＯ，ＤＬ
ｌは、それぞれクロック発振器０８０Ｏ、０８ＣＩの出
方に挿入された遅延線であって、クロック発振停止時ク
ロック源をＰＬＬ回路１１に切シ替えるまでの間、クロ
ックを遅延させるために設けられている。
Ｙ ＣＴＬ ａクロック供給制御回路であって、マイク
ロプロセッサによって構成され、各クロック発振停止検
出回路か−らのクロック発振停止検出信号によ゛らてン
ロツク発振停止を知って、現用りＪツク廃振器の出力′
から−ＬＬ＠路の出力に切シ替えてクロックを供給する
ように制御し、またＰＬＬ回路の発振周波数と位相を正
常系のクロック発振器のクロックに一致させるように制
御するとともに、ＰＬＬ回路の動作状態をチェックして
、ＰＬＬ回路が障害のときはクロック切９替えを行わな
いようにする。なおＰＬＬ回路′が障害の場合は図示さ
れない緊急制御回路の動作によって、従来方式と同様に
してクロック切多替えが行われる。°またＤＬＯ，ＤＬ
ｌは、それぞれクロック発振器０８０Ｏ、０８ＣＩの出
方に挿入された遅延線であって、クロック発振停止時ク
ロック源をＰＬＬ回路１１に切シ替えるまでの間、クロ
ックを遅延させるために設けられている。
また第３図において、Ｈ，Ｊはそれぞれ０゛系およびｌ
系のクロック発振停止検出信号であって、それぞれＯ系
およびｌ系のクロック発振停止検出回路ＣＬＫ ＤＷＮ
ＤＥＴＯ、ＣＬＫ ＤＷＮ ＤＩＴＩから′出力され
る。Ｋ、Ｌはクロック停止時正常系３゛めクロックとＰ
ＬＬ回路１１の発振出力とを同期させるための発振器制
御信号であって、クロック供給制御回路ＣＬＫ ８Ｐ−
ＬＹ ＣＴＬからそれぞれクロック発振器０８００ 、
０ＢＣ１に対して出力される。Ｐはクロック切替信号で
あって、クロック供給制御回路ＣＬＫ ５ＰＬＹ ＣＴ
Ｌからゲー）Ｇ５〜ＧＩＯに供給されて、クロック発振
器〇−８Ｃ０，０８Ｃ１の出力とＰＬＬ回路１１の出力
とを切９替えるように各ゲートを制御する。ＭはＰＬＬ
回路１１の発振状態をチェックするため゛のデータ信号
であって、ＰＬＬ回路１１からクロック供給制御回路Ｃ
’ＬＫ８ＰＬＹ ＣＴＬに供給される。Ｎ ａ ＰＬＬ
回路１１が障害を生じたときクロック供給制御回路ＣＬ
Ｋ ８ＰＬＹＣＴＬからゲー）Ｇ６．Ｇ９に供給される
ＰＬＬ使用禁止信号、Ｒはクロック発振回路からＰＬＬ
回路にクロックの切９替えを行うとき、ＰＬＬ回路１１
において正常系のクロック発振信号を参照することを禁
止するためのクロック参照禁止信号であって、クロック
供給制御回路ＣＬＫ ８ＰＬＹ ＣＴＬからゲートＧ−
１１、Ｇ１２ Ｋ供給される。ＱはクロックをＰＬＬ回
路の側に切シ替えた後にＰＬＬ回路１１が正常系のクロ
ック発振回路のクロックを選択するためのクロック選択
信号であって、クロック供給制御回路ＣＬＫ８ＰＬＹ
ＣＴＬからゲートＧ１１．Ｇ１２に供給される。Ｓ。
系のクロック発振停止検出信号であって、それぞれＯ系
およびｌ系のクロック発振停止検出回路ＣＬＫ ＤＷＮ
ＤＥＴＯ、ＣＬＫ ＤＷＮ ＤＩＴＩから′出力され
る。Ｋ、Ｌはクロック停止時正常系３゛めクロックとＰ
ＬＬ回路１１の発振出力とを同期させるための発振器制
御信号であって、クロック供給制御回路ＣＬＫ ８Ｐ−
ＬＹ ＣＴＬからそれぞれクロック発振器０８００ 、
０ＢＣ１に対して出力される。Ｐはクロック切替信号で
あって、クロック供給制御回路ＣＬＫ ５ＰＬＹ ＣＴ
Ｌからゲー）Ｇ５〜ＧＩＯに供給されて、クロック発振
器〇−８Ｃ０，０８Ｃ１の出力とＰＬＬ回路１１の出力
とを切９替えるように各ゲートを制御する。ＭはＰＬＬ
回路１１の発振状態をチェックするため゛のデータ信号
であって、ＰＬＬ回路１１からクロック供給制御回路Ｃ
’ＬＫ８ＰＬＹ ＣＴＬに供給される。Ｎ ａ ＰＬＬ
回路１１が障害を生じたときクロック供給制御回路ＣＬ
Ｋ ８ＰＬＹＣＴＬからゲー）Ｇ６．Ｇ９に供給される
ＰＬＬ使用禁止信号、Ｒはクロック発振回路からＰＬＬ
回路にクロックの切９替えを行うとき、ＰＬＬ回路１１
において正常系のクロック発振信号を参照することを禁
止するためのクロック参照禁止信号であって、クロック
供給制御回路ＣＬＫ ８ＰＬＹ ＣＴＬからゲートＧ−
１１、Ｇ１２ Ｋ供給される。ＱはクロックをＰＬＬ回
路の側に切シ替えた後にＰＬＬ回路１１が正常系のクロ
ック発振回路のクロックを選択するためのクロック選択
信号であって、クロック供給制御回路ＣＬＫ８ＰＬＹ
ＣＴＬからゲートＧ１１．Ｇ１２に供給される。Ｓ。
Ｔは正常系のクロックを参照するための正常系クロック
参照信号であって、それぞれクロック発振器０８ＣＯ、
０８Ｃ１からクロック供給制御回路ＣＬＫ８ＰＬＹ Ｃ
ＴＬに入力される。Ｕ、Ｖはそれぞれ中央制御装置ＣＣ
Ｏ、ＣＣＩの動作範囲を指定するための動作範囲指定信
号である・。
参照信号であって、それぞれクロック発振器０８ＣＯ、
０８Ｃ１からクロック供給制御回路ＣＬＫ８ＰＬＹ Ｃ
ＴＬに入力される。Ｕ、Ｖはそれぞれ中央制御装置ＣＣ
Ｏ、ＣＣＩの動作範囲を指定するための動作範囲指定信
号である・。
以下、舊・３図の実施例における本発明の方式の動作を
説明する。なお、以下の説明においては説明を簡単にす
るため、クロック波形は対称矩形波であるとする。実際
に使用する場合は、−波形整形回路を挿入することによ
って、所望のパルス幅のクロックを得られることは言う
までもない。今、中央制御装置ＣＣＯが動作状態にあっ
て、中央制御装置ＣＣＩは待機状態にあるものとする。
説明する。なお、以下の説明においては説明を簡単にす
るため、クロック波形は対称矩形波であるとする。実際
に使用する場合は、−波形整形回路を挿入することによ
って、所望のパルス幅のクロックを得られることは言う
までもない。今、中央制御装置ＣＣＯが動作状態にあっ
て、中央制御装置ＣＣＩは待機状態にあるものとする。
また現用のクロックはクロック発振器ｏｓｃｏから供給
されているものとする。
されているものとする。
まず正常時においては次のような動作が行われる。すな
わち現用のクロックはクロックセルフフリップフロップ
ＣＬＫ ８ＬＦＯによって表示されており、クロック供
給制御回路ＣＬＫ ８ＰＬＹ ＣＴＬはクロックセルフ
フリップフロップＣＬＫ ８ＬＦＯｔ 参照してクロッ
ク選択信号Ｑｔ−＠Ｏ”にセットし、これによってＰＬ
Ｌ回路１１をクロック発振器ｏｓｃｏに同期させる。ま
たこのときクロック参照禁止信号Ｒはｖセットされてい
る。以上の動作が行われることによって、ＰＬＬ回路１
１社現用クロックと同一周波数で同一１位相の信号を発
振している。 ・・次にクロックに障害を生じ
九ときは、次のような動作が行われる。第４図はクロッ
ク障害時における第３図の実施例の方式の動作を示して
仏る。
わち現用のクロックはクロックセルフフリップフロップ
ＣＬＫ ８ＬＦＯによって表示されており、クロック供
給制御回路ＣＬＫ ８ＰＬＹ ＣＴＬはクロックセルフ
フリップフロップＣＬＫ ８ＬＦＯｔ 参照してクロッ
ク選択信号Ｑｔ−＠Ｏ”にセットし、これによってＰＬ
Ｌ回路１１をクロック発振器ｏｓｃｏに同期させる。ま
たこのときクロック参照禁止信号Ｒはｖセットされてい
る。以上の動作が行われることによって、ＰＬＬ回路１
１社現用クロックと同一周波数で同一１位相の信号を発
振している。 ・・次にクロックに障害を生じ
九ときは、次のような動作が行われる。第４図はクロッ
ク障害時における第３図の実施例の方式の動作を示して
仏る。
同図において、（１）はクロック発振器０８０Ｏの発振
出力波形、（２）はＰＬＬ回路１１の発振出力波形、（
３）はクロック発振器０８ＣＩの発振出力波形である。
出力波形、（２）はＰＬＬ回路１１の発振出力波形、（
３）はクロック発振器０８ＣＩの発振出力波形である。
また第４図において人はクロック断の発生時点を示し、
Ｂはクロック発振器ｏｓｃｏからＰＬＬ回路１１にクリ
ックの切９替えが行われる時点、ＣはＰＬＬ回路１１か
らクロック発振器０８Ｃ１にクロックの切り替えが行わ
れる時点を示している。また第４図（１）において破Ｉ
ＩＦｉ、クロック発振器ｏｓｃｏが正常時存在すべき波
形を示している。
Ｂはクロック発振器ｏｓｃｏからＰＬＬ回路１１にクリ
ックの切９替えが行われる時点、ＣはＰＬＬ回路１１か
らクロック発振器０８Ｃ１にクロックの切り替えが行わ
れる時点を示している。また第４図（１）において破Ｉ
ＩＦｉ、クロック発振器ｏｓｃｏが正常時存在すべき波
形を示している。
まず、クロック発振停止検出回路ＣＬＫ Ｉ）％％！Ｎ
Ｄ−ＩＴＯはクロック発振停止を検出したとき、クロ
ック供給制御回路ＣＬＫ ８ＰＬＹ ＣＴＬに発振停止
検出信号Ｈ，ＪＫよって通知する。クロック供給制御回
路ＣＬＫ ８ＰＬＹ ＣＴＬは、それまで参照していた
クロック発振器ｏｓｃｏが障害であることを知９、クロ
ック参照禁止信号８を＠ｌ”にしてＰＬＬ回路１１にお
けるクロックの参照動作を禁止するとともに、クロック
切替信号Ｐを１１ｍにしてクロックをＰＬＬ回路１１の
側に切シ替える。以上の動作によって、クロック唸障害
になったクロック発振器０８ＣＯからＰＩ、Ｌ回路１１
に置換される。第４図（１）、（２）において、それぞ
れム、Ｂはこの状態を示している。
Ｄ−ＩＴＯはクロック発振停止を検出したとき、クロ
ック供給制御回路ＣＬＫ ８ＰＬＹ ＣＴＬに発振停止
検出信号Ｈ，ＪＫよって通知する。クロック供給制御回
路ＣＬＫ ８ＰＬＹ ＣＴＬは、それまで参照していた
クロック発振器ｏｓｃｏが障害であることを知９、クロ
ック参照禁止信号８を＠ｌ”にしてＰＬＬ回路１１にお
けるクロックの参照動作を禁止するとともに、クロック
切替信号Ｐを１１ｍにしてクロックをＰＬＬ回路１１の
側に切シ替える。以上の動作によって、クロック唸障害
になったクロック発振器０８ＣＯからＰＩ、Ｌ回路１１
に置換される。第４図（１）、（２）において、それぞ
れム、Ｂはこの状態を示している。
クロックがＰＬＬ回路の出力に切９替見られたとき、中
央制御装置ＣＣＯは動作範囲指定信号Ｕに応じて、現在
行っている処理の範囲をシステム動作上必要最小限の範
囲にとど検る。これはクロック発振器ｏｓｃｏ 、 ｏ
ｓｃｉは水晶発振器を用いていて周波数精度が十分良い
が、ＰＬＬ回路１１はＣ，Ｒによる発振器を用いている
ため周波数精度が十分良好でなく、従って中央制御装置
ＣＣＯの各部の動作において微妙なタイ建ングを必要と
す企部分では、誤動作を生じるおそれがあるためである
。その九め中央制御装置ＣＣＯ，ＣＣＩは、１クロツク
で動作可能な部分に動作を磯定し、かつそのような部分
のみによって最小限のシステム動作が可能であるように
、ハードウェア、ソフトウェアとも構成されているもの
とする。
央制御装置ＣＣＯは動作範囲指定信号Ｕに応じて、現在
行っている処理の範囲をシステム動作上必要最小限の範
囲にとど検る。これはクロック発振器ｏｓｃｏ 、 ｏ
ｓｃｉは水晶発振器を用いていて周波数精度が十分良い
が、ＰＬＬ回路１１はＣ，Ｒによる発振器を用いている
ため周波数精度が十分良好でなく、従って中央制御装置
ＣＣＯの各部の動作において微妙なタイ建ングを必要と
す企部分では、誤動作を生じるおそれがあるためである
。その九め中央制御装置ＣＣＯ，ＣＣＩは、１クロツク
で動作可能な部分に動作を磯定し、かつそのような部分
のみによって最小限のシステム動作が可能であるように
、ハードウェア、ソフトウェアとも構成されているもの
とする。
すなわち、クロックをＰＬＬ回路１１に切シ替えるとき
、クロック供給制御回路ＣＬＫ ８ＰＬＹ ＣＴＬが中
央制御装置ＣＣＯに対し動作範囲指定信号Ｕを送出する
と、中央制御装置ＣＣＯはメインプログラムによる処理
を中止して、クロックがＰＬＬ回路１１から与えられる
場合の専用４６１１プログラムに移行する。
、クロック供給制御回路ＣＬＫ ８ＰＬＹ ＣＴＬが中
央制御装置ＣＣＯに対し動作範囲指定信号Ｕを送出する
と、中央制御装置ＣＣＯはメインプログラムによる処理
を中止して、クロックがＰＬＬ回路１１から与えられる
場合の専用４６１１プログラムに移行する。
クロック切替処理プログラムはマイクロプログラムで構
成され、図示されない読み出し専用メモリ（ＲＯＭ）に
記憶寝れ、ていて、このマイクロプログラムは７１クロ
ツクで１動作を完了するように構成されている。この処
理プログラムは、クロックの切夛替えおよびシステム動
作上の必要最小限の範囲について動作するものとする。
成され、図示されない読み出し専用メモリ（ＲＯＭ）に
記憶寝れ、ていて、このマイクロプログラムは７１クロ
ツクで１動作を完了するように構成されている。この処
理プログラムは、クロックの切夛替えおよびシステム動
作上の必要最小限の範囲について動作するものとする。
以下、クロック切〕替え完了壕で上記の動作は保持され
る。
る。
次に、クロックをＰＩ、Ｌ回路から本来の正常系のクロ
ック発振器に置換する場゛合の動作は、次のようにして
行われる。前述のようにＰＬＬ回路によるクロックは精
度が良好でないため、クロックを障害系のクロ・ツク発
振器からＰＬＬ回路に置換する動作が完了したのち、さ
らに正常系のクロック発振器に置換する必要がある。
ック発振器に置換する場゛合の動作は、次のようにして
行われる。前述のようにＰＬＬ回路によるクロックは精
度が良好でないため、クロックを障害系のクロ・ツク発
振器からＰＬＬ回路に置換する動作が完了したのち、さ
らに正常系のクロック発振器に置換する必要がある。
まず中央制御装置ＣＣＯ１ｉＰＬＬ回路１１のクロック
で動作中に、プログラムによって現用のクロックセルフ
フリッププロップをＣＬＫ ８ＬＦＯからＣＬＫｇＬＦ
ｌに切シ替える。この時点で中央制御装置Ｃ−Ｃ０のク
ロックは、ＣＣ１本のクロック供給回路経由でＰＬＬ回
路１１によって供給される。次に中央制御装置が切り替
見られて、ＣＣ１が正常系（ＡＣＴ系）になってシステ
ム動作を行なうようになる。クーツク供給制御回路ＣＬ
Ｋ ５ＰＬＹ ＣＴＬは、現用のクロックセルフフリッ
プフロップがＣＬＫ ８ＬＦＯからＣ−ＬＫ ８ＬＦ１
に移行した時点で、データ信号Ｍと正常系クロック参照
信号ＴＫよって、ＰＬＬ回路１１とクロック発振器０８
Ｃ１との周波数および位相のずれを検出して、ずれがあ
れば発振器制御信号りによってこれらを制御して一致さ
せる。この場合、Ｐ−ＬＬ回路１１０局波数は変化させ
□ない。次にＰＬＬ回路１１０発振出力とクセツク発振
器０８ｅｌの発振出力とが位相同期したとき、クセツク
切替信号Ｐによってクロックをクロック発振器０８Ｃ１
に切シ替えｂ、。第４図（３）において、Ｃはこの状態
を示している。以後、中央制御装置ＣＣ１は以前と同様
の正常動作を行う。すなわち動作範囲指定信号Ｖがリセ
ットされることによって、中央制御装置ＣＣＩはメイン
プログラムによる処理を再開する。
で動作中に、プログラムによって現用のクロックセルフ
フリッププロップをＣＬＫ ８ＬＦＯからＣＬＫｇＬＦ
ｌに切シ替える。この時点で中央制御装置Ｃ−Ｃ０のク
ロックは、ＣＣ１本のクロック供給回路経由でＰＬＬ回
路１１によって供給される。次に中央制御装置が切り替
見られて、ＣＣ１が正常系（ＡＣＴ系）になってシステ
ム動作を行なうようになる。クーツク供給制御回路ＣＬ
Ｋ ５ＰＬＹ ＣＴＬは、現用のクロックセルフフリッ
プフロップがＣＬＫ ８ＬＦＯからＣ−ＬＫ ８ＬＦ１
に移行した時点で、データ信号Ｍと正常系クロック参照
信号ＴＫよって、ＰＬＬ回路１１とクロック発振器０８
Ｃ１との周波数および位相のずれを検出して、ずれがあ
れば発振器制御信号りによってこれらを制御して一致さ
せる。この場合、Ｐ−ＬＬ回路１１０局波数は変化させ
□ない。次にＰＬＬ回路１１０発振出力とクセツク発振
器０８ｅｌの発振出力とが位相同期したとき、クセツク
切替信号Ｐによってクロックをクロック発振器０８Ｃ１
に切シ替えｂ、。第４図（３）において、Ｃはこの状態
を示している。以後、中央制御装置ＣＣ１は以前と同様
の正常動作を行う。すなわち動作範囲指定信号Ｖがリセ
ットされることによって、中央制御装置ＣＣＩはメイン
プログラムによる処理を再開する。
なお、ｐｂｘ、回路１１に障害がある場合は、クロック
供給制御回路ＣＬＫ ５１ＰＬＹ ＣＴＬａデータ信号
Ｍによってこれを検出し、ＰＫ、Ｌ使用禁止信号Ｎを出
力してＰＬＬ回路１１の出力を使用禁止にする。この場
合のクロック発振器ｏｓｃｏ 、ｏｓｃｔの発振停止は
、前述した図示されない緊急制御回路がこれを検出して
、クロックセルフフリップ７０ツブＣＬＫ ８ＬＦＯ。
供給制御回路ＣＬＫ ５１ＰＬＹ ＣＴＬａデータ信号
Ｍによってこれを検出し、ＰＫ、Ｌ使用禁止信号Ｎを出
力してＰＬＬ回路１１の出力を使用禁止にする。この場
合のクロック発振器ｏｓｃｏ 、ｏｓｃｔの発振停止は
、前述した図示されない緊急制御回路がこれを検出して
、クロックセルフフリップ７０ツブＣＬＫ ８ＬＦＯ。
ＣＬＫ ８ＬＦｌを制御することによって行われる。
以上の説明はクロック発振器０８ＣＧから０８０１に切
り替える場合について行なったが、クロック発振器０８
ＣＩからｏｓｃｏに切シ替える場合も同様にして行われ
、この際中央制御装置ＣＣ１からＣＣＯに切り替えが行
われＨことも同様である。
り替える場合について行なったが、クロック発振器０８
ＣＩからｏｓｃｏに切シ替える場合も同様にして行われ
、この際中央制御装置ＣＣ１からＣＣＯに切り替えが行
われＨことも同様である。
第Ｓ図は本発明におけるクロック発振器の一構成例を示
している。同図において鎖線でＳまれ九、トランジスタ
ＴｒＯ、抵抗ＲＯ〜Ｒ５、コンデンサＣｏ−Ｃ６，同真
コイルＴｌ ｍ水晶振動子ＸおよびバリキャップＤｏか
らなる回路は、トランジスタＴｒＯのコレクタに同調コ
イルＴ１を接続されるとともにそのエミッタを高周波的
に接地され、接地から水晶振動子Ｘを経てペースに帰還
を施されることによって周知の水晶発振器を構成し、そ
の出力は同調コイルＴ１の３次側からコンデンサＣ６を
介して取り出される。第Ｓ図の水晶拠振回路竺、抵抗Ｒ
ｏｔ−経て直流電圧ｖｅを与えられることによってパリ
中ヤツプＤｏの容量が変化し、これによってその周波数
を僅かな範囲で変化させることができる。
している。同図において鎖線でＳまれ九、トランジスタ
ＴｒＯ、抵抗ＲＯ〜Ｒ５、コンデンサＣｏ−Ｃ６，同真
コイルＴｌ ｍ水晶振動子ＸおよびバリキャップＤｏか
らなる回路は、トランジスタＴｒＯのコレクタに同調コ
イルＴ１を接続されるとともにそのエミッタを高周波的
に接地され、接地から水晶振動子Ｘを経てペースに帰還
を施されることによって周知の水晶発振器を構成し、そ
の出力は同調コイルＴ１の３次側からコンデンサＣ６を
介して取り出される。第Ｓ図の水晶拠振回路竺、抵抗Ｒ
ｏｔ−経て直流電圧ｖｅを与えられることによってパリ
中ヤツプＤｏの容量が変化し、これによってその周波数
を僅かな範囲で変化させることができる。
またＴｙｚ Ｂ ）ランジスタ、ＩＣＯ，ＩＣ’２．Ｉ
Ｃ４はゲー）、ＩｃｅはＪ−にフリップフロップであっ
て、ゲ−）ＩＣＯＫローレベルの入力を与えたとき水晶
発振器の信号線トランジスタ”ｒｌ ＋ ゲー） ＩＣ
２、フリップフロップＩＣ３、ゲートＩＣ４を経て波形
整形されて出力され、ゲー）ＩＣＯＫハイレベルの入力
を与えたときは水晶発振器の信号は遮断される。
Ｃ４はゲー）、ＩｃｅはＪ−にフリップフロップであっ
て、ゲ−）ＩＣＯＫローレベルの入力を与えたとき水晶
発振器の信号線トランジスタ”ｒｌ ＋ ゲー） ＩＣ
２、フリップフロップＩＣ３、ゲートＩＣ４を経て波形
整形されて出力され、ゲー）ＩＣＯＫハイレベルの入力
を与えたときは水晶発振器の信号は遮断される。
水晶発振器の周波数調整のための直流電圧ｖｃと、発振
スタートおよび停止のためのゲー） ＩＣＯの入力とは
、前述のように発振器制御信号に、Ｌとしてクロック供
給制御回路ＣＬＫ ８ＰＬＹ ＣＴＬからそれぞれクロ
ック発振器０８０Ｏ、０８Ｃ１に与えられる。
スタートおよび停止のためのゲー） ＩＣＯの入力とは
、前述のように発振器制御信号に、Ｌとしてクロック供
給制御回路ＣＬＫ ８ＰＬＹ ＣＴＬからそれぞれクロ
ック発振器０８０Ｏ、０８Ｃ１に与えられる。
（！り発明の詳細
な説明したように本発明のクロック供給回路の切替方式
によれは、８系統のクロック源からクロック供給を行う
システムにおいて、中央制御装置の論理を乱すことなく
クロック源の切り替えを行うことができる。またクロッ
クの切り替えに際して、中央制御装置の外部装置である
緊急制御回路を起動することなく切り替えを行うことが
できるので、保守が容易になる。
によれは、８系統のクロック源からクロック供給を行う
システムにおいて、中央制御装置の論理を乱すことなく
クロック源の切り替えを行うことができる。またクロッ
クの切り替えに際して、中央制御装置の外部装置である
緊急制御回路を起動することなく切り替えを行うことが
できるので、保守が容易になる。
第１図は従来のクロック供給回路の切替方式を示すブロ
ック図、第２図１１ ＰＬＬ回路の構成例を示すブロッ
ク図、第３図線本発明のクロック供給回路の切替方式の
一築施例の構成を示すブロック図、第４図線りＰツク障
害時にお秒る本発明の方式の動作を示すタイムチャート
、第５図は本発明におけるクロック発振器の構成例を示
す回路図である。 １・・・Ｏ系クロック供給回路、２・・・ｌ系クロック
供給回路、１１・・・ＰＬＬ回路、ＣＣＯ・・・０系の
中央制御装置、ＣＣ１・・・ｌ系の中央制御装置、ＣＬ
Ｋ ８ＬＦＯ・・・Ｏ系のクロックセルフフリップフロ
ップ、ＣＬＫ ８−ＬＰＩ・・４系のクロックセルフフ
リップフロップ、Ｇｌ 、Ｇｌ、Ｇ３．Ｇ４ ・・・ゲ
ート、ｖｃｏ・・・電圧制御発振器、ｐｃ・・・位相比
較器、ＬＰＦ・・・低域ｖ波器、ＤＣＡＭＰ・・・直流
増幅器、ＣＬＫ ＤＷＮ ＤＥＴＯ・・・Ｏ系のクロッ
ク発振停止検出回路、ＣＬＫ ＤＷＮ ＤＩＴＩ・・４
系のクロック発振停止検出回路、ＣＬＫ ８ＰＬＹ Ｃ
ＴＬ・・・クロック供給制御回路、ＤＬＯ・・・０系の
遅延線、ＤＬｌ・・・１系の遅延線、Ｇ−１５〜Ｇ１２
・・・ゲート、Ｔｙｏ、Ｔｒｌ・・・トランジスタ、Ｔ
１・・・同調コイル、Ｘ・・・水晶振動子、ＲＯ〜Ｒ５
・・・抵抗、ＣＯ〜Ｃ６・・・；ンデンサ、Ｄｏ・・・
バリキャップ、ＩＣＯ，ＩＣ２，ＩＣ４・・・ゲート、
ＩＣ３・・・Ｊ−にフリップフロップ。 特許出願人 富士通株式会社
ック図、第２図１１ ＰＬＬ回路の構成例を示すブロッ
ク図、第３図線本発明のクロック供給回路の切替方式の
一築施例の構成を示すブロック図、第４図線りＰツク障
害時にお秒る本発明の方式の動作を示すタイムチャート
、第５図は本発明におけるクロック発振器の構成例を示
す回路図である。 １・・・Ｏ系クロック供給回路、２・・・ｌ系クロック
供給回路、１１・・・ＰＬＬ回路、ＣＣＯ・・・０系の
中央制御装置、ＣＣ１・・・ｌ系の中央制御装置、ＣＬ
Ｋ ８ＬＦＯ・・・Ｏ系のクロックセルフフリップフロ
ップ、ＣＬＫ ８−ＬＰＩ・・４系のクロックセルフフ
リップフロップ、Ｇｌ 、Ｇｌ、Ｇ３．Ｇ４ ・・・ゲ
ート、ｖｃｏ・・・電圧制御発振器、ｐｃ・・・位相比
較器、ＬＰＦ・・・低域ｖ波器、ＤＣＡＭＰ・・・直流
増幅器、ＣＬＫ ＤＷＮ ＤＥＴＯ・・・Ｏ系のクロッ
ク発振停止検出回路、ＣＬＫ ＤＷＮ ＤＩＴＩ・・４
系のクロック発振停止検出回路、ＣＬＫ ８ＰＬＹ Ｃ
ＴＬ・・・クロック供給制御回路、ＤＬＯ・・・０系の
遅延線、ＤＬｌ・・・１系の遅延線、Ｇ−１５〜Ｇ１２
・・・ゲート、Ｔｙｏ、Ｔｒｌ・・・トランジスタ、Ｔ
１・・・同調コイル、Ｘ・・・水晶振動子、ＲＯ〜Ｒ５
・・・抵抗、ＣＯ〜Ｃ６・・・；ンデンサ、Ｄｏ・・・
バリキャップ、ＩＣＯ，ＩＣ２，ＩＣ４・・・ゲート、
ＩＣ３・・・Ｊ−にフリップフロップ。 特許出願人 富士通株式会社
Claims (1)
- ２系統のクロック源を具えいずれか一方のクロック源を
正常系と６てクロック供給に用い他方のクロック源を予
備系とするクロック供給回路において、位相同期ループ
回路からなる第３のクロック源を具え、諌第３のクロッ
ク源を正常系のクロック源に同期させておき、正常系の
クロック源から予、備系のクロック系に切フ替える際一
旦第３のクロック源に切シ替えた後予備系のクロック源
を第３のクロック源に同期させてから予備系のクロック
源に切り替えることを特徴とす、るクロック供給回路の
切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57021668A JPS58139227A (ja) | 1982-02-13 | 1982-02-13 | クロツク供給回路の切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57021668A JPS58139227A (ja) | 1982-02-13 | 1982-02-13 | クロツク供給回路の切替方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58139227A true JPS58139227A (ja) | 1983-08-18 |
Family
ID=12061415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57021668A Pending JPS58139227A (ja) | 1982-02-13 | 1982-02-13 | クロツク供給回路の切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58139227A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02112008A (ja) * | 1988-08-26 | 1990-04-24 | Motorola Inc | クロック発生器回路を有する集積回路 |
| US5287010A (en) * | 1989-12-27 | 1994-02-15 | Masao Hagiwara | Device for preventing erroneous operation when the clock is interrupted in a controller |
| US7301896B2 (en) | 2001-05-14 | 2007-11-27 | Fujitsu Limited | Redundant changeover apparatus |
| DE102012209776A1 (de) | 2011-06-13 | 2012-12-13 | Denso Corporation | Kick-down-schalter |
| JP2014106874A (ja) * | 2012-11-29 | 2014-06-09 | Toyota Motor Corp | 同軸二輪移動体及びその制御方法 |
-
1982
- 1982-02-13 JP JP57021668A patent/JPS58139227A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02112008A (ja) * | 1988-08-26 | 1990-04-24 | Motorola Inc | クロック発生器回路を有する集積回路 |
| US5287010A (en) * | 1989-12-27 | 1994-02-15 | Masao Hagiwara | Device for preventing erroneous operation when the clock is interrupted in a controller |
| US7301896B2 (en) | 2001-05-14 | 2007-11-27 | Fujitsu Limited | Redundant changeover apparatus |
| DE102012209776A1 (de) | 2011-06-13 | 2012-12-13 | Denso Corporation | Kick-down-schalter |
| JP2014106874A (ja) * | 2012-11-29 | 2014-06-09 | Toyota Motor Corp | 同軸二輪移動体及びその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6516422B1 (en) | Computer system including multiple clock sources and failover switching | |
| US6731709B2 (en) | Phase locked loop and method that provide fail-over redundant clocking | |
| US5373254A (en) | Method and apparatus for controlling phase of a system clock signal for switching the system clock signal | |
| JP3255418B2 (ja) | ディジタル制御の水晶発振器 | |
| JP4633706B2 (ja) | 電子回路及び電子回路を動作するための方法 | |
| US6222420B1 (en) | Minimizing recovery time | |
| JPH0318122A (ja) | 位相差検出回路 | |
| JP2755183B2 (ja) | 低消費電力動作用のクロックジェネレータ／コントローラ内蔵ｌｓｉ | |
| US5483180A (en) | Data and clock recovery circuit | |
| JPH10336025A (ja) | 位相同期ループのためのロック検出回路 | |
| US6456165B1 (en) | Phase error control for phase-locked loops | |
| JP2003514411A (ja) | 基準クロック信号に周波数同期されたクロック信号を生成する回路装置 | |
| JPS58139227A (ja) | クロツク供給回路の切替方式 | |
| JP3011139B2 (ja) | 系切替方式 | |
| US5867545A (en) | Phase-locked loop circuit | |
| JPS61259357A (ja) | 共通バス制御方式 | |
| KR100651511B1 (ko) | Ｐｌｌ 온/오프 전환 장치 및 그 방법 | |
| JPH06177754A (ja) | 位相同期発振回路 | |
| JPH02174421A (ja) | Ｐｌｌ回路 | |
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| JPH06284002A (ja) | Ｐｌｌ回路 | |
| JPH09331254A (ja) | Ｐｌｌ回路 | |
| JPH09307435A (ja) | ドリフト警報発生回路 | |
| JPH09153797A (ja) | Ｐｌｌ回路 | |
| JPH04167815A (ja) | 位相同期ループ回路 |