JP3160904B2 - 位相同期発振回路装置 - Google Patents

位相同期発振回路装置

Info

Publication number
JP3160904B2
JP3160904B2 JP31581590A JP31581590A JP3160904B2 JP 3160904 B2 JP3160904 B2 JP 3160904B2 JP 31581590 A JP31581590 A JP 31581590A JP 31581590 A JP31581590 A JP 31581590A JP 3160904 B2 JP3160904 B2 JP 3160904B2
Authority
JP
Japan
Prior art keywords
clock signal
output
frequency
phase
reference clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31581590A
Other languages
English (en)
Other versions
JPH04188913A (ja
Inventor
俊也 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31581590A priority Critical patent/JP3160904B2/ja
Publication of JPH04188913A publication Critical patent/JPH04188913A/ja
Application granted granted Critical
Publication of JP3160904B2 publication Critical patent/JP3160904B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は入力したクロック信号から異なる周波数のク
ロック信号を発生する位相同期発振回路装置に係り、特
に現用系と予備系からなる二重化構成方式の位相同期発
振回路装置に関する。
〔従来の技術〕
従来、この種の二重化構成方式の位相同期発振回路装
置は、入力クロック信号からリファレンス・クロック信
号を作る第1のカウンタ、このカウンタから出力された
リファレンス・クロック信号と位相比較用クロック信号
との位相を比較する位相比較器、この位相比較器の出力
信号を入力とするローパス・フィルタ、このローパス・
フィルタの出力信号を入力として所定の周波数で発振す
る電圧制御発振器およびこの電圧制御発振器の出力クロ
ック信号から位相比較用クロック信号を発生する第2の
カウンタを用いてフィード・バック系を構成し、かつ現
用系の位相同期発振回路の第1のカウンタが、予備系の
位相同期発振回路の第1のカウンタの分周タイミングを
設定する構成となっており、これにより現用系と予備系
の位相同期発振器が同期する方式となっていた。
〔発明が解決しようとする課題〕
上述した従来の位相同期発振回路装置では、入力クロ
ック信号が停止した場合、第1のカウンタが動作できな
いので、各系の電圧制御発振器の入力電圧を固定し出力
クロック信号を生成する対策が施されていたが、両系の
出力クロック信号が同期しないという問題があった。
本発明はかかる問題点に鑑みてなされたものであっ
て、その目的は、入力クロック信号が停止した場合に
も、2つの系の位相同期発振回路の出力クロック信号を
同期させることができ、信頼性の向上した位相同期発振
回路装置を提供することにある。
〔課題を解決するための手段〕
本発明では、(イ)基準クロック信号を入力する入力
端子と、(ロ)基準クロック信号と同一の周波数の内部
クロック信号を出力する第1および第2の内部発振器
と、(ハ)入力端子から入力された基準クロック信号と
第1および第2の内部発振器からそれぞれ出力される第
1および第2の内部クロック信号の3つのクロック信号
の選択を行う第1の選択回路と、(ニ)入力端子から入
力された基準クロック信号と第1および第2の内部発振
器からそれぞれ出力される第1および第2の内部クロッ
ク信号の3つのクロック信号の選択を行う第2の選択回
路と、(ホ)第1の選択回路から出力される第1の選択
出力を基にして第1の分周タイミングを作成する第1の
カウンタ手段と、(ヘ)第2の選択回路から出力される
第2の選択出力を基にして第2の分周タイミングを作成
する第2のカウンタ手段と、(ト)第1の選択回路から
出力される第1の選択出力を入力して第2の分周タイミ
ングでこれを分周する第1の分周手段と、(チ)第2の
選択回路から出力される第2の選択出力を入力して第1
の分周タイミングでこれを分周する第2の分周手段と、
(リ)第1の分周手段で分周された第1の分周出力を入
力して基準信号と異なる周波数の第1の出力クロック信
号を出力する第1の位相同期発振回路と、(ヌ)第2の
分周手段で分周された第2の分周出力を入力して基準信
号と異なる周波数の第2の出力クロック信号を出力する
第2の位相同期発振回路と、(ル)入力端子に入力され
た基準クロック信号の停止を検出する停止検出手段と、
(ヲ)この停止検出手段が基準クロック信号の停止を検
出したとき第1および第2の選択回路に第1または第2
の内部発振器のいずれかから出力される内部クロック信
号を選択させてこれらの出力を基準クロック信号から内
部クロック信号に切り替えさせるクロック停止時制御手
段とを位相同期発振回路装置に具備させる。
すなわち請求項1記載の発明では、第1の選択回路や
第1の分周手段等からなる一方の系(現用系)の回路
と、第2の選択回路や第2の分周手段等からなる他方の
系(予備系)の回路の双方に、基準クロック信号と同一
の周波数で発振する発振手段が設けられているので、基
準クロック信号が停止した場合に、この発振手段のクロ
ック信号を使用することができ、現用系と予備系の出力
クロック信号を同期させることができる。
〔実施例〕
以下、本発明について図面を参照して詳細に説明す
る。
第1図は本発明の一実施例に係る位相同期発振回路装
置の回路構成を示すブロック図である。この位相同期発
振回路装置は、2つの位相同期発振回路1aおよび位相同
期発振回路1bとにより構成されている。これら2つの位
相同期発振回路1a、1bの回路構成は互いに同一であり、
いずれか一方を現用系、他方を予備系として用いるよう
になっている。
この位相同期発振回路装置では、基準クロック信号入
力端子2に入力した基準クロック信号は各位相同期発振
回路1a、1bのクロック信号入力端子3a、3bにそれぞれ入
力され、クロック信号出力端子13a、13bから基準クロッ
ク信号に一定周期で位相同期した異なる周波数のクロッ
ク信号として出力されるようになっている。
選択回路4a、4bにはそれぞれ基準クロック信号ととも
に発振器6a、6bから出力されたクロック信号が入力され
るようになっている。これらの選択回路4a、4bはそれぞ
れ制御装置8の指示により入力した信号を選択するが、
通常は基準クロック信号を選択し、基準クロック信号の
停止時には発振器6aまたは発振器6bの出力を選択するよ
うになっている。発振器6a、6bはたとえば水晶発振器が
用いられ、それぞれ基準クロック信号と同一の周波数の
クロック信号を発振出力する。クロック信号入力端子3
a、3bにはそれぞれクロック信号停止検出回路5a、5bが
接続されており、それぞれ基準クロック信号が入力され
る。これらクロック信号停止検出回路5a、5bはそれぞれ
基準クロック信号が停止した場合には、制御装置8にク
ロック信号が停止した旨の信号を出力するようになって
いる。
選択回路4a、4bの各出力はカウンタ7a、7bに入力され
るようになっている。カウンタ7a、7bはそれぞれ選択回
路4a、4bから入力されるクロック信号を分周し、リファ
レンス・クロック信号を生成するものである。このリフ
ァレンス・クロック信号は位相比較器9a、9bに入力され
るようになっている。これら位相比較器9a、9bは、リフ
ァレンス・クロック信号とカウンタ12a、12bの出力クロ
ック信号(位相比較用クロック信号)の位相を比較し、
比較結果をローパス・フィルタ10a、10bに出力する。ロ
ーパス・フィルタ10a、10bの出力はそれぞれ電圧制御発
振器11a、11bに入力されるようになっている。電圧制御
発振器11a、11bはローパス・フィルタ10a、10bの電圧制
御により所定の周波数で発振するものである。これら電
圧制御発振器11a、11bから出力されたクロック信号はク
ロック信号出力端子13a、13bに送られるとともにカウン
タ12a、12bにも出力されるようになっている。これらカ
ウンタ12a、12bはそれぞれ電圧制御発振器11a、11bから
出力されたクロック信号を分周し、リファレンス・クロ
ック信号と位相比較するためのクロック信号を位相比較
器9a、9bに出力するようになっている。すなわち、位相
比較器9a、9b、ローパス・フィルタ10a、10b、電圧制御
発振器11a、11b、カウンタ12a、12bでフィード・バック
系を構成している。
また、カウンタ7aとカウンタ7bは、互いに自系の分周
タイミングを他系に出力する構成になっており、カウン
タ7aあるいはカウンタ7bは、それぞれ予備系で動作する
ときには、他系つまり現用系の分周タイミングにより分
周するようになっている。
次に、この位相同期発振回路装置の動作を、一方の位
相同期発振回路1aが現用系、他方の位相同期発振回路1b
が予備系として動作する場合について説明する。現用系
の位相同期発振回路1aは、前述の通り通常は選択回路4a
で基準クロック信号入力端子2に入力した基準クロック
信号を選択しており、カウンタ7aではこの基準クロック
信号2を分周し、リファレンス・クロック信号を位相比
較器9aに出力するとともに分周タイミングを予備系のカ
ウンタ7bに出力する。位相比較器9aはカウンタ12aから
出力された位相比較用クロック信号とリファレンス・ク
ロック信号とを比較し、その比較結果をローパス・フィ
ルタ10aに出力する。このローパス・フィルタ10aの出力
電圧で電圧制御発振器11aは所定の周波数で発振し、ク
ロック信号出力端子13aから基準クロック信号と異なる
周波数のクロック信号を出力する。
予備系の位相同期発振回路1bの動作原理は、現用系の
位相同期発振回路1aと同じであるが、リファレンス・ク
ロック信号を発生するカウンタ7bの分周タイミングが現
用系のカウンタ7aの出力により制御される点が異なって
いる。
このように本実施例の位相同期発振回路装置では、各
系の位相比較器9a、9bに入力するリファレンス・クロッ
ク信号の同期を図るようにしたので、現用系と予備系の
出力クロック信号を同期させることができる。
以上の説明は、基準クロック信号が基準クロック信号
入力端子2に正常に入力された場合であるが、次にこの
基準クロック信号が停止した場合について説明する。
基準クロック信号が停止した場合、クロック信号停止
検出回路5a、5bは制御装置8に対してクロック信号が停
止した旨の信号を出力する。これにより制御装置8は選
択回路4a、4bに対して現用系の発振器6aのクロック信号
を選択する旨を指示する。これによりカウンタ7a、7bに
はともに現用系の発振器6aのクロック信号が入力される
ので、前述の正常時の動作と同様に現用系と予備系の出
力クロック信号を同期させることができる。また、基準
クロック信号が復旧した場合には、クロック信号停止検
出回路5a、5bは制御装置8に対しクロック信号が正常で
ある旨の信号を出力し、これにより最初の正常時の状態
に戻る。
〔発明の効果〕
以上説明したように本発明によれば、2つの系を用意
して第1および第2の選択回路をこれらに対応して配置
し、これらの出力を一方の系に対応した第1のカウンタ
手段および第1の分周手段と、他方の系に対応した第2
のカウンタ手段および第2の分周手段に与えることにし
た。そして、第1の分周手段は第1の選択回路から出力
される第1の選択出力を入力して第2の分周タイミング
でこれを分周するようにし、第2の分周手段は第2の選
択回路から出力される第2の選択出力を入力して第1の
分周タイミングでこれを分周するようにしたので、互い
に他方の系の分周タイミングでクロック信号を分周して
それぞれの系の位相同期発振回路にクロック信号を入力
することができ、2つの系の同期を図ることができると
いう効果がある。しかも、基準クロック信号の停止を検
出する停止検出手段を配置して、基準クロック信号の停
止時に第1および第2の選択回路に第1または第2の内
部発振器のいずれかから出力される内部クロック信号を
選択させてこれらの出力を基準クロック信号から内部ク
ロック信号に切り替えさせるようにしたので、基準クロ
ック停止時であっても現用系と予備系のそれぞれに独自
の系でかつ同期したクロック信号を供給することができ
るという利点もある。しかも本発明の場合には、第1お
よび第2の選択回路の各々が入力端子から入力された基
準クロック信号と第1および第2の内部発振器からそれ
ぞれ出力される第1および第2の内部クロック信号の3
つのクロック信号の選択を行うことができるように構成
されている。したがって、仮に基準クロック信号が断と
なった状況で一方の内部クロックが第1および第2の選
択回路から共通して出力できないようなトラブルが発生
したような場合であっても、第1および第2の内部クロ
ック信号のいずれか1つずつが第1および第2の選択回
路から1つずつ選択されて出力できる状況であれば、こ
れらを使用して2つの系のクロックをそれぞれ対応する
位相同期発振回路から出力することができる。しかもこ
の場合であっても、一方の系に対応した第1のカウンタ
手段および第1の分周手段と、他方の系に対応した第2
のカウンタ手段および第2の分周手段の働きによって同
一周波数で異なった位相の2つのクロックの位相を同期
させることができ、第1および第2の位相同期発振回路
のそれぞれからこれらの間で同期したクロック信号を得
ることができる。すなわち、これによりきわめて信頼性
のある位相同期発振回路装置を得ることができるという
効果が発生する。
【図面の簡単な説明】
第1図は本発明の一実施例に係る位相同期発振回路装置
の構成を表すブロック図である。 1a、1b……位相同期発振回路 2……基準クロック信号入力端子 3a、3b……クロック信号入力端子 4a、4b……選択回路 5a、5b……クロック信号停止検出回路 6a、6b……発振器 7a、7b、12a、12b……カウンタ 8……制御装置 9a、9b……位相比較器 10a、10b……ローパス・フィルタ 11a、11b……電圧制御発振器 13a、13b……クロック信号出力端子

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】基準クロック信号を入力する入力端子と、 前記基準クロック信号と同一の周波数の内部クロック信
    号を出力する第1および第2の内部発振器と、 前記入力端子から入力された基準クロック信号と第1お
    よび第2の内部発振器からそれぞれ出力される第1およ
    び第2の内部クロック信号の3つのクロック信号の選択
    を行う第1の選択回路と、 前記入力端子から入力された基準クロック信号と第1お
    よび第2の内部発振器からそれぞれ出力される第1およ
    び第2の内部クロック信号の3つのクロック信号の選択
    を行う第2の選択回路と、 第1の選択回路から出力される第1の選択出力を基にし
    て第1の分周タイミングを作成する第1のカウンタ手段
    と、 第2の選択回路から出力される第2の選択出力を基にし
    て第2の分周タイミングを作成する第2のカウンタ手段
    と、 前記第1の選択回路から出力される第1の選択出力を入
    力して前記第2の分周タイミングでこれを分周する第1
    の分周手段と、 前記第2の選択回路から出力される第2の選択出力を入
    力して前記第1の分周タイミングでこれを分周する第2
    の分周手段と、 前記第1の分周手段で分周された第1の分周出力を入力
    して前記基準信号と異なる周波数の第1の出力クロック
    信号を出力する第1の位相同期発振回路と、 前記第2の分周手段で分周された第2の分周出力を入力
    して前記基準信号と異なる周波数の第2の出力クロック
    信号を出力する第2の位相同期発振回路と、 前記入力端子に入力された基準クロック信号の停止を検
    出する停止検出手段と、 この停止検出手段が基準クロック信号の停止を検出した
    とき前記第1および第2の選択回路に前記第1または第
    2の内部発振器のいずれかから出力される内部クロック
    信号を選択させてこれらの出力を基準クロック信号から
    内部クロック信号に切り替えさせるクロック停止時制御
    手段 とを具備することを特徴とする位相同期発振回路装置。
JP31581590A 1990-11-22 1990-11-22 位相同期発振回路装置 Expired - Fee Related JP3160904B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31581590A JP3160904B2 (ja) 1990-11-22 1990-11-22 位相同期発振回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31581590A JP3160904B2 (ja) 1990-11-22 1990-11-22 位相同期発振回路装置

Publications (2)

Publication Number Publication Date
JPH04188913A JPH04188913A (ja) 1992-07-07
JP3160904B2 true JP3160904B2 (ja) 2001-04-25

Family

ID=18069891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31581590A Expired - Fee Related JP3160904B2 (ja) 1990-11-22 1990-11-22 位相同期発振回路装置

Country Status (1)

Country Link
JP (1) JP3160904B2 (ja)

Also Published As

Publication number Publication date
JPH04188913A (ja) 1992-07-07

Similar Documents

Publication Publication Date Title
US6359945B1 (en) Phase locked loop and method that provide fail-over redundant clocking
KR20070049566A (ko) 스위치가능 pll 회로
JPH07235873A (ja) クロック発生用回路装置
JP3160904B2 (ja) 位相同期発振回路装置
JPH0834589B2 (ja) サンプリングクロック発生回路
US5867545A (en) Phase-locked loop circuit
JPH04291819A (ja) 位相同期ループ回路及び基準信号選択回路
JPH0267820A (ja) 標準周波数クロック発生装置
JPH0322706A (ja) Pll装置
JPH03235522A (ja) 周波数合成方式と周波数合成器
JP2732541B2 (ja) 信号発振装置
JP3260567B2 (ja) クロック生成回路
JP2795008B2 (ja) 位相同期発振回路の耐入力クロック断回路方式
JPH1127247A (ja) 系切替方式
JPH0530095A (ja) 位相同期発振回路
JPH06177754A (ja) 位相同期発振回路
JPS6229217A (ja) クロツク分配回路
JPH0669912A (ja) 位相同期発振器
JP2519887Y2 (ja) 位相同期発振回路
JPH11136124A (ja) Pll回路
JP2001077690A (ja) クロック供給装置及び方法
JPH10206570A (ja) 時刻同期システム
JPH02174421A (ja) Pll回路
JPH0458614A (ja) Pllシンセサイザ
JPH0329421A (ja) 位相同期ループ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees