JPH03235522A - 周波数合成方式と周波数合成器 - Google Patents

周波数合成方式と周波数合成器

Info

Publication number
JPH03235522A
JPH03235522A JP2032861A JP3286190A JPH03235522A JP H03235522 A JPH03235522 A JP H03235522A JP 2032861 A JP2032861 A JP 2032861A JP 3286190 A JP3286190 A JP 3286190A JP H03235522 A JPH03235522 A JP H03235522A
Authority
JP
Japan
Prior art keywords
frequency
outputs
signal
output
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2032861A
Other languages
English (en)
Other versions
JP3077151B2 (ja
Inventor
Masujiro Sato
佐藤 益次郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP02032861A priority Critical patent/JP3077151B2/ja
Publication of JPH03235522A publication Critical patent/JPH03235522A/ja
Application granted granted Critical
Publication of JP3077151B2 publication Critical patent/JP3077151B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は周波数合成方式と周波数合成器に関し、特に基
準発振器と被制御発振器との調整が周波数のみに限定さ
れ位相の調整を不要とした周波数合成方式と周波数合成
器に関する。
〔従来の技術〕
従来の周波数合成器は、第2図のブロック図に示すよう
に、外部に対して任意の周波数信号を出力する電圧制御
発振器(以下VCOと記す)21と、■C○21の出力
を受け任意の分周数で分周後出力する可変分周器22と
、基準となるべき周波数信号を出力する基準発振器23
.24と、基準発振器23.24の出力を受けいずれか
一方のみを選択出力する切替器25と、基準発振器23
24の出力を監視し切替器25から出力している側の発
振器の障害を検出すると切替器25を制御し待機してい
る側の発振器の出力を選択出力させる出力判定回路26
と、切替器25を介した基準発振器23.24のいずれ
か一方の出力を受け予め定められた分周数で分周後出力
する固定分周器27と、可変分周器22および固定分濁
器27の出力を受け二つの信号の位相を比較し位相差を
検出すると誤差信号29として出力する位相比較器28
と、誤差信号2つを受け変化状態を滑かにしてVCO2
1に加える低域ろ波器30とで構成されている。
このような構成の下で、周波数合成器が安定状態にある
ときには、可変分周器22および固定分周器27の出力
は周波数が同一でかつ同相であるので、位相比較器28
からは誤差信号2つを出力していない。ここで新たな周
波数を合成するなめに可変分周器22の分周数を変化さ
せると、位相比較器28は、可変分周器22の出力の周
波数が変化したことを、固定分周器27どの位相差とし
て検出し、誤差信号29を出力する。誤差信号2つは継
続して出力され、低域ろ波器30で低周波成分を抽出し
、制御信号としてVCO21に加えられ、VCO21の
発振周波数を変化させる。この動作は、位相比較器28
が誤差信号29を出力させなくなるまで継続する。
[発明が解決しようとする課題〕 上述した従来の周波数合成器は、VCO21の発振周波
数を変化させる場合には、当然のことながら位相比較器
28から誤差信号29が出力され、周波数が同一でかつ
同相となるまで制御が継続し、新しい発振周波数に安定
するまでに十分な時間を必要とする。この上、位相比較
器28は、同一周波数であっても位相がずれていれば誤
差信号29を出力するので、周波数の差と位相の差との
相乗効果が働き、さらに安定するまでの時間が必要とな
るという問題点がある。このことは、二つの基準発振器
を使用する場合、何等かの原因で切替器25を動作させ
、基準発振器を切替えると、周波数は同一であるにもか
かわらず切替え時の雑音等で位相がずれる可能性があり
、このため、誤差信号29を出力することになり、−旦
VC○21の発振周波数を変化させてしまい、再度安定
するまでの時間が必要となり、この周波数合成器の出力
を通信回線の搬送波として、IGHz前後の周波数帯の
中の5kHz程度の帯域幅を使用している場合等では、
2〜3kHz周波数が変動しても一時的に回線が停止し
てしまうことがあるという問題点をも含んでいることに
なる。
本発明の目的は、前述の問題点を解決した、発振周波数
の調整を速かに行うことができ、基準発振器の切替時に
発振周波数の乱れを発生させない周波数合成方式と周波
数合成器を提供することにある。
〔課題を解決するための手段〕 本発明の周波数合成方式は、任意の周波数信号を発振す
る電圧制御発振器の出力を第1の分周器に入力し、基準
となるべき周波数信号を発振する基準信号発振器の出力
を第2の分周器に入力し、受信した信号の位相を比較し
位相差を検出すると誤差信号を出力する位相比較器に前
記第1および第2の分周器の出力を入力し、受信した信
号の変化状態を滑かにする機能を持つ低域ろ波器に前記
誤差信号を入力し、前記低域ろ波器の出力を前記電圧制
御発振器に加えて前記外部に出力する任意の周波数信号
を制御する周波数合成方式において、前記第1および第
2の分周器をリセット機能付の分周器とし、前記第1お
よび第2の分周器の出力を受信し二つの信号の到達時刻
を比較し遅れて到達した信号の到達時にリセット信号を
出力する制御回路の出力する前記リセット信号を前記第
1および第2の分周器に入力する構成である。
本発明の周波数合成器は、任意の周波数信号を出力する
電圧制御発振器と、前記電圧制御発振器の出力を受け任
意の分周数で分周後出力する第1の分周器と、基準とな
るべき周波数信号を出力する基準発振器と、前記基準発
振器の出力を受け予め定められた分周数で分周後出力す
る第2の分周器と、前記第1および第2の分周器の出力
を受け二つの信号の位相を比較し位相差を検出すると誤
差信号として出力する位相比較器と、前記誤差信号を受
け変化状態を滑かにして前記電圧制御発振器に加える低
域ろ波器とを有する周波数合成器において、前記第1お
よび第2の分周器にリセット機能を備え、前記第1およ
び第2の分周器の出力を受け二つの信号の到達時刻を比
較し遅れて到達した信号の到達時にリセット信号を前記
第1および第2の分周器に出力する制御回路を備える構
成である。
本発明の周波数合成器は、前記基準信号発振器を二つの
同一規格の発振器と、前記二つの発振器の出力を受けい
ずれか一方のみを選択出力する切替器と、前記二つの発
振器の出力を監視し前記切替器から出力している側の発
振器の障害を検出すると前記切替器を制御し待機してい
る側の発振器の出力を選択出力させる出力判定回路とで
構成してもよい。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例のブロック図である。
本発明の周波数合成方式および周波数合成器は、外部に
対して任意の周波数信号を出力するVCOlと、VCO
lの出力を受け任意の分周数で分周後出力しリセット機
能を備える可変分周器2と、基準となるべき周波数信号
を出力する基準発振器3.4と、基準発振器3.4の出
力を受けいずれか一方のみを選択出力する切替器5と、
基準発振器3,4の出力を監視し切替器5から出力して
いる側の発振器の障害を検出すると切替器5を制御し待
機している側の発振器の出力を選択出力させる出力判定
回路6と、切替器5を介した基準発振器3.4のいずれ
か一方の出力を受け予め定められた分周数で分周後出力
しリセット機能を備える固定分周器7と、可変分周器2
および固定分周器7の出力を受け二つの信号の位相を比
較し位相差を検出すると誤差信号9として出力する位相
比較器8と、誤差信号9を受け変化状態を滑かにしてV
COLに加える低域ろ波器10と、可変分周器2および
固定分周器7の出力を受け二つの信号の到達時刻を比較
し遅れて到達した信号の到達時にリセット信号12を可
変分周器2および固定分周器7に出力する制御回路11
とを備えている。
次に動作について説明する。
周波数合成器が安定状態にあるときには、可変分周器2
および固定分周器7の出力は周波数が同一でかつ同相で
あるので、位相比較器8からは誤差信号9を出力してい
ない。一方、制御回路11は、進み遅れのない二つの信
号を受けるごとに、可変分周器2および固定分周器7に
リセット信号12を送出している。ここで新たな周波数
を合成するなめに可変分周器2の分周数を変化させると
、位相比較器8は、可変分周器2の出力の周波数が変化
したことを、固定分周器7どの位相差として検出し、誤
差信号9を出力する。一方、制御回路11は、進み遅れ
の生じた二つの信号を受けるごとに到達時刻を比較し、
遅れて到達した信号の到達時にリセット信号12を可変
分周器2および固定分周器7に出力する。可変分周器2
および固定分周器7は、リセット信号12を受信するた
びにリセットされるので、出力される周波数が低域ろ波
器10の出力信号による制御を受けて変化し、固定分周
器7の出力と同一周波数になると、位相比較器8に同時
に入力されるので、誤差信号9は出力されなくなり、こ
れで制御が終了する。このときの各部の周波数は、VC
OIがIGHz前後、位相比較器8の入力が25kHz
である。ここで、可変分局器2および固定分周器の動作
を考察すると、一定数の波の数を計数する周波数カウン
タと同様の働きをしていると考えられる。このため、位
相比較器8の出力は、二つの周波数の差を、定間隔でサ
ンプリングしている結果と考えてよく、サンプリング周
期が通常は25kHzと考えると、これに比べ十分に遅
ければ、VCOLの発振周波数を制御して目的の発振周
波数に変化させるための速度を、従来の速度より非常に
早い速度とすることか可能となる。
次に基準発振器3.4を切替えた場合について考えると
、切替えられた最初の波は位相がずれていたり切替時に
雑音が発生することが考えられるため、固定分周器7の
出力の位相と可変分周器2の位相との間に差が生じ、位
相比較器8が誤差信号9を出力する可能性がある。しか
し、2回目からは一旦リセットした後に分周するため、
切替え後の発振周波数が変化していない限り同時に位相
比較器8に入力されることになる。従って以後は、誤差
信号9を出力1.ないことになり、基準発振器の切替時
に発振周波数の乱れを発生させないですむ。このとき、
VCO1と基準発振器との原発振周波数の位相に差があ
っても特に支障がないのは、原発振周波数がIGHz前
後であり、位相比較器8の入力が25kHzであるとい
う極めて大幅な分周を行っていることによる。
〔発明の効果〕
以上説明したように、本発明は、電圧制御発振器の出力
を受け任意の分周数で分周後出力するりセット機能を持
つ可変分周器と、基準発振器の出力を受け予め定められ
た分周数で分周後出力するリセット機能を持つ固定分周
器と、二つの分周器の出力を受け二つの信号の到達時刻
を比較し遅れて到達した信号の到達時にリセット信号を
二つの分周器に出力する制御回路を備え、電圧制御発振
器に対する制御信号を発振周波数の制御のみに使用し位
相の調整には使用しないことにより、発振周波数の調整
を速かに行うことができるという効果が有り、基準発振
器の切替時に発振周波数の乱れを発生させないという効
果も有る。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図は従来
の周波数合成器のブロック図である。 1.21・・・・・・電圧制御発振器(VCO)、2゜
22・・・・・・可変分周器、3,4,23.24・・
・・・・基準発振器、5.25・・・・・・切替器、6
.26・・・・・・出力判定回路、7,27・・・・・
・固定分周器、8.28・・・・・・位相比較器、9,
29・・・・・・誤差信号、1゜30  ・低域ろ波器
、11・・・・・制御回路、12・・・・リセット信号

Claims (1)

  1. 【特許請求の範囲】 1、任意の周波数信号を発振する電圧制御発振器の出力
    を第1の分周器に入力し、基準となるべき周波数信号を
    発振する基準信号発振器の出力を第2の分周器に入力し
    、受信した信号の位相を比較し位相差を検出すると誤差
    信号を出力する位相比較器に前記第1および第2の分周
    器の出力を入力し、受信した信号の変化状態を滑かにす
    る機能を持つ低域ろ波器に前記誤差信号を入力し、前記
    低域ろ波器の出力を前記電圧制御発振器に加えて前記外
    部に出力する任意の周波数信号を制御する周波数合成方
    式において、前記第1および第2の分周器をリセット機
    能付の分周器とし、前記第1および第2の分周器の出力
    を受信し二つの信号の到達時刻を比較し遅れて到達した
    信号の到達時にリセット信号を出力する制御回路の出力
    する前記リセット信号を前記第1および第2の分周器に
    入力することを特徴とする周波数合成方式。 2、任意の周波数信号を出力する電圧制御発振器と、前
    記電圧制御発振器の出力を受け任意の分周数で分周後出
    力する第1の分周器と、基準となるべき周波数信号を出
    力する基準発振器と、前記基準発振器の出力を受け予め
    定められた分周数で分周後出力する第2の分周器と、前
    記第1および第2の分周器の出力を受け二つの信号の位
    相を比較し位相差を検出すると誤差信号として出力する
    位相比較器と、前記誤差信号を受け変化状態を滑かにし
    て前記電圧制御発振器に加える低域ろ波器とを有する周
    波数合成器において、前記第1および第2の分周器にリ
    セット機能を備え、前記第1および第2の分周器の出力
    を受け二つの信号の到達時刻を比較し遅れて到達した信
    号の到達時にリセット信号を前記第1および第2の分周
    器に出力する制御回路を備えることを特徴とする周波数
    合成器。 3、前記基準信号発振器を二つの同一規格の発振器と、
    前記二つの発振器の出力を受けいずれか一方のみを選択
    出力する切替器と、前記二つの発振器の出力を監視し前
    記切替器から出力している側の発振器の障害を検出する
    と前記切替器を制御し待機している側の発振器の出力を
    選択出力させる出力判定回路とで構成することを特徴と
    する請求項2記載の周波数合成器。
JP02032861A 1990-02-13 1990-02-13 周波数合成方式と周波数合成器 Expired - Fee Related JP3077151B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02032861A JP3077151B2 (ja) 1990-02-13 1990-02-13 周波数合成方式と周波数合成器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02032861A JP3077151B2 (ja) 1990-02-13 1990-02-13 周波数合成方式と周波数合成器

Publications (2)

Publication Number Publication Date
JPH03235522A true JPH03235522A (ja) 1991-10-21
JP3077151B2 JP3077151B2 (ja) 2000-08-14

Family

ID=12370631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02032861A Expired - Fee Related JP3077151B2 (ja) 1990-02-13 1990-02-13 周波数合成方式と周波数合成器

Country Status (1)

Country Link
JP (1) JP3077151B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6173025B1 (en) 1997-05-02 2001-01-09 Nec Corporation PLL frequency synthesizer using frequency dividers reset by initial phase difference
EP1170869A2 (en) * 2000-06-30 2002-01-09 Nokia Mobile Phones Ltd. Method and arrangement for setting a frequency
JP2010541320A (ja) * 2007-09-21 2010-12-24 クゥアルコム・インコーポレイテッド 調整可能な周波数を備える信号発生器
US8385474B2 (en) 2007-09-21 2013-02-26 Qualcomm Incorporated Signal generator with adjustable frequency

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6173025B1 (en) 1997-05-02 2001-01-09 Nec Corporation PLL frequency synthesizer using frequency dividers reset by initial phase difference
EP1170869A2 (en) * 2000-06-30 2002-01-09 Nokia Mobile Phones Ltd. Method and arrangement for setting a frequency
EP1170869A3 (en) * 2000-06-30 2003-08-13 Nokia Corporation Method and arrangement for setting a frequency
JP2010541320A (ja) * 2007-09-21 2010-12-24 クゥアルコム・インコーポレイテッド 調整可能な周波数を備える信号発生器
US8385474B2 (en) 2007-09-21 2013-02-26 Qualcomm Incorporated Signal generator with adjustable frequency

Also Published As

Publication number Publication date
JP3077151B2 (ja) 2000-08-14

Similar Documents

Publication Publication Date Title
US5373254A (en) Method and apparatus for controlling phase of a system clock signal for switching the system clock signal
US4516083A (en) Fast lock PLL having out of lock detector control of loop filter and divider
JP2616582B2 (ja) Pll周波数シンセサイザ
JPH03235522A (ja) 周波数合成方式と周波数合成器
EP0479237B1 (en) Phase-locked oscillation circuit system with measure against shut-off of input clock
US6643345B1 (en) Synchronous control apparatus and method
JPH07120942B2 (ja) Pll回路
JPH0884071A (ja) 完全2次系dpllおよびそれを用いたデスタッフ回路
JP3712141B2 (ja) 位相同期ループ装置
JPH09307432A (ja) Pll回路
JP3034388B2 (ja) 位相同期発振器
JPS63305619A (ja) Pllシンセサイザ装置
JPH0379888B2 (ja)
JPH0440117A (ja) Pll回路
JP3160904B2 (ja) 位相同期発振回路装置
JPH01146426A (ja) Pll回路
JPS6236944A (ja) 搬送波再生方式
JPS5846586Y2 (ja) 位相同期ル−プを有する回路
KR930004859B1 (ko) 위상 고정 루프 회로의 위상 검출장치
JPH04290307A (ja) 位相同期発振回路
JPH04284025A (ja) クロック再生回路
JP2002217721A (ja) Pll制御方法及びpll回路
JP2806661B2 (ja) 二重ループ形pll回路
JPS6333739B2 (ja)
JP2921260B2 (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees