JPS63305619A - Ｐｌｌシンセサイザ装置 - Google Patents
Ｐｌｌシンセサイザ装置Info
- Publication number
- JPS63305619A JPS63305619A JP62142697A JP14269787A JPS63305619A JP S63305619 A JPS63305619 A JP S63305619A JP 62142697 A JP62142697 A JP 62142697A JP 14269787 A JP14269787 A JP 14269787A JP S63305619 A JPS63305619 A JP S63305619A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output signal
- signal
- variable
- division ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101100027998 Schizosaccharomyces pombe (strain 972 / ATCC 24843) omh2 gene Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は入力された周波数制御信号に比例した周波数
の出力信号を発生するＰＬＬシンセサイザ装置に関する
ものである。
の出力信号を発生するＰＬＬシンセサイザ装置に関する
ものである。
［従来の技術］
第２図は従来のＰＬＬシンセサイザ装置のブロック回路
図で、（１）は周波数制御信号ａと、後述する分周器（
４）を介した帰還信号である比較信号すが入力され、両
信号の位相差信号Ｃを出力する位相比較器、（２）はそ
の位相差信号Ｃが入力され、積分された電圧ｉ／ｆｉｌ
信号（以下「制御信号」という）ｄを出力するローパス
フィルタ、（３）は制御信号ｄで発振周波数および位相
が制御される電圧制御発振器（以下、ｒＶｃＯＪという
）、（４）はＶ ＣＯ（３）の出力信号ｅが入力され、
その１／Ｈの周波数の信号すを出力する分周器、（６）
は周波数制御信号ａが入力される入力端子、（７）は出
力信号ｅの出力端子である。
図で、（１）は周波数制御信号ａと、後述する分周器（
４）を介した帰還信号である比較信号すが入力され、両
信号の位相差信号Ｃを出力する位相比較器、（２）はそ
の位相差信号Ｃが入力され、積分された電圧ｉ／ｆｉｌ
信号（以下「制御信号」という）ｄを出力するローパス
フィルタ、（３）は制御信号ｄで発振周波数および位相
が制御される電圧制御発振器（以下、ｒＶｃＯＪという
）、（４）はＶ ＣＯ（３）の出力信号ｅが入力され、
その１／Ｈの周波数の信号すを出力する分周器、（６）
は周波数制御信号ａが入力される入力端子、（７）は出
力信号ｅの出力端子である。
次に動作について説明する。
Ｖ ＣＯ（３）は制御信号ｄによって制御された周波数
の信号ｅを発生し、このＰＬＬシンセサイザ装置の出力
信号ｅとして出力端子（７）から出力されるとともに、
分周器（４）に入力され、分周器（４）は入力信号ｅの
周波数の１／Ｈの周波数の信号すを出力する９位相比較
器（１）は周波数制御信号ａと、分周器（４）から入力
される比較信号すとの位相を比較し、両信号の位相差及
び周波数差を表わす位相差信号Ｃを出力する。この位相
差信号Ｃはローパスフィルタ（２）に入力され、積分さ
れた信号ｄ Ｑ Ｖ ＣＯ（３）に制御電圧として供給
される。このように、この実施例の回路は、位相ロック
・ループを形成される。すなわち、従来のＰＬＬシンセ
サイザ装置は１周波数制御値号ａと、比較信号すとの位
相差及び周波数差を位相比較器（１）で検出し、この位
相差信号Ｃをローパスフィルタ（２）を通した制御信号
ｄをＶ ＣＯ（３）に制御電圧として加え、その出力信
号ｅを１／Ｍに分周した比較信号すを位相比較器（１）
に入力して入力信号ａと比較信号すとの位相及び周波数
が一致するようにＶ ＣＯ（３）の出力信号ｅの周波数
と位相を制御している。このとき分周器（４）の分周比
がＩＢＭであると、比較信号すの周波数に対して出力信
号ｅの周波数はＭ倍となるから、周波数制御信号ａの周
波数ｆ、に対してＰＬＬシンセサイザ装置の出力信号ｅ
の周波数ｆ＠は ｆａ ＝ Ｍ−ｆａ ・” （１）と
なる。
の信号ｅを発生し、このＰＬＬシンセサイザ装置の出力
信号ｅとして出力端子（７）から出力されるとともに、
分周器（４）に入力され、分周器（４）は入力信号ｅの
周波数の１／Ｈの周波数の信号すを出力する９位相比較
器（１）は周波数制御信号ａと、分周器（４）から入力
される比較信号すとの位相を比較し、両信号の位相差及
び周波数差を表わす位相差信号Ｃを出力する。この位相
差信号Ｃはローパスフィルタ（２）に入力され、積分さ
れた信号ｄ Ｑ Ｖ ＣＯ（３）に制御電圧として供給
される。このように、この実施例の回路は、位相ロック
・ループを形成される。すなわち、従来のＰＬＬシンセ
サイザ装置は１周波数制御値号ａと、比較信号すとの位
相差及び周波数差を位相比較器（１）で検出し、この位
相差信号Ｃをローパスフィルタ（２）を通した制御信号
ｄをＶ ＣＯ（３）に制御電圧として加え、その出力信
号ｅを１／Ｍに分周した比較信号すを位相比較器（１）
に入力して入力信号ａと比較信号すとの位相及び周波数
が一致するようにＶ ＣＯ（３）の出力信号ｅの周波数
と位相を制御している。このとき分周器（４）の分周比
がＩＢＭであると、比較信号すの周波数に対して出力信
号ｅの周波数はＭ倍となるから、周波数制御信号ａの周
波数ｆ、に対してＰＬＬシンセサイザ装置の出力信号ｅ
の周波数ｆ＠は ｆａ ＝ Ｍ−ｆａ ・” （１）と
なる。
［発明が解決しようとする問題点］
従来のＰＬＬシンセサイザ装置は以上のように構成され
ているので、出力信号ｆ＠の周波数可変範囲はｖ ｃ
Ｏ（３）の周波数可変範囲で制限されていた。このため
、出力信号ｆ、の周波数範囲を広げるためには、Ｖ Ｃ
Ｏ（３）に、広い周波数範囲にわたって制御会発振でき
るものを用いなければならない、このため、ｖ ｃ Ｏ
（３）の発振周波数可変範囲を決定する時定数素子を切
り換えることが必要となるが、切り換え回路による雑音
が増加し、また、時定数素子は一般に雑音の影響を受け
やすいため、ＰＬＬシンセサイザ装置の出力信号の周波
数が不安定になるという問題点があった。
ているので、出力信号ｆ＠の周波数可変範囲はｖ ｃ
Ｏ（３）の周波数可変範囲で制限されていた。このため
、出力信号ｆ、の周波数範囲を広げるためには、Ｖ Ｃ
Ｏ（３）に、広い周波数範囲にわたって制御会発振でき
るものを用いなければならない、このため、ｖ ｃ Ｏ
（３）の発振周波数可変範囲を決定する時定数素子を切
り換えることが必要となるが、切り換え回路による雑音
が増加し、また、時定数素子は一般に雑音の影響を受け
やすいため、ＰＬＬシンセサイザ装置の出力信号の周波
数が不安定になるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、安定性をそこなうことなく、周波数可変範囲
の広いＰＬＬシンセサイザ装置を得ることを目的とする
。
たもので、安定性をそこなうことなく、周波数可変範囲
の広いＰＬＬシンセサイザ装置を得ることを目的とする
。
［問題点を解決するための手段］
この発明に係るＰＬＬシンセサイザ装置は、ｖＣＯの出
力信号を位相比較器に入力される周波数制御信号の周波
数の高低に応じて切換えられる分周比でもって分周する
可変分周器を備え、このＣｉ丁変分周器の出力信号を、
当該ＰＬＬシンセサイザ装置の出力信号として取り出す
とともに、当該出カイ３号を１／Ｍ分周器で分周した信
号を上記位相比較器に比較信号として入力するように構
成したものである。
力信号を位相比較器に入力される周波数制御信号の周波
数の高低に応じて切換えられる分周比でもって分周する
可変分周器を備え、このＣｉ丁変分周器の出力信号を、
当該ＰＬＬシンセサイザ装置の出力信号として取り出す
とともに、当該出カイ３号を１／Ｍ分周器で分周した信
号を上記位相比較器に比較信号として入力するように構
成したものである。
［作用］
この発明における可変分周器は、ｖＣＯの出力信号を周
波数制御信号の周波数に則した分周比でもって分周し、
その分周信号を当該ＰＬＬシンセサイザｇ ＩＩの出力
信号として出力するとともに、この出力信号を１／Ｍ分
周器に入力し、その分周信号を比較信号として位相比較
器に入力して周波数制御信号と位相比較を行い、その位
相差信号Ｃを積分した制御信号で当該ｖＣＯの発振周波
数および位相を制御する。したがって、ＶＣＯの時定数
素子を切換えることなく、可変分周器の分周比を変える
だけで出力信号の周波数を、ＶＣＯの周波数可変範囲よ
りも広い範囲にわたって変えることができる。
波数制御信号の周波数に則した分周比でもって分周し、
その分周信号を当該ＰＬＬシンセサイザｇ ＩＩの出力
信号として出力するとともに、この出力信号を１／Ｍ分
周器に入力し、その分周信号を比較信号として位相比較
器に入力して周波数制御信号と位相比較を行い、その位
相差信号Ｃを積分した制御信号で当該ｖＣＯの発振周波
数および位相を制御する。したがって、ＶＣＯの時定数
素子を切換えることなく、可変分周器の分周比を変える
だけで出力信号の周波数を、ＶＣＯの周波数可変範囲よ
りも広い範囲にわたって変えることができる。
〔発明の実施例］
以下、この発明の一実施例を第１図について説明する。
図において、第２図と同一符号はそれぞれ同一または相
当部分を示しており、（５）は分周比が所望の値１／Ｈ
に切換えることができる可変分周器で、その出力信号ｆ
は、ＰＬＬシンセサイザ装置の出力信号として、出力端
子（７）から出力されるとともに、分周器（４）に入力
され、１／Ｈに分周された信号すは、位相比較器（１）
に入力され、周波数制御信号ａと比較される。
当部分を示しており、（５）は分周比が所望の値１／Ｈ
に切換えることができる可変分周器で、その出力信号ｆ
は、ＰＬＬシンセサイザ装置の出力信号として、出力端
子（７）から出力されるとともに、分周器（４）に入力
され、１／Ｈに分周された信号すは、位相比較器（１）
に入力され、周波数制御信号ａと比較される。
次に動作について説明する。位相比較器（１）。
ローパスフィルタ（２）、およびＶ ＣＯ（３）は従来
例と同様に動作し、Ｖ ＣＯ（３）は、捌御信号ｄによ
って周波数および位相が制御された信号ｅを発振する。
例と同様に動作し、Ｖ ＣＯ（３）は、捌御信号ｄによ
って周波数および位相が制御された信号ｅを発振する。
この出力信号ｅは、可変分周器（５）に入力され、可変
分周器（５）は、その分周比を１／Ｎとすると、周波数
ｆイ ｆｆ＝ １／Ｎ −ｆ唸 ・・・（２）の
出力信号ｆを出力する。
分周器（５）は、その分周比を１／Ｎとすると、周波数
ｆイ ｆｆ＝ １／Ｎ −ｆ唸 ・・・（２）の
出力信号ｆを出力する。
この出力信号ｆは、出力端子（７）を介して出力される
とともに、分周器（０入力され１分周器（４）は、周波
数ｆｂ ｆｂ＝ ｌ／Ｍｉｆ＝ １／ト１／トｆｅ −（３
）の比較信号すを出力する。
とともに、分周器（０入力され１分周器（４）は、周波
数ｆｂ ｆｂ＝ ｌ／Ｍｉｆ＝ １／ト１／トｆｅ −（３
）の比較信号すを出力する。
このように、比較信号すの周波数ｆｂは、Ｖ ＣＯ（３
）の出力信号ｅの周波数ｆ・に比例し、制御信号ｄによ
り制御される。
）の出力信号ｅの周波数ｆ・に比例し、制御信号ｄによ
り制御される。
次に位相比較器（１）は、周波数制御信号ａと比較信号
すの位相差及び周波数差を表わす位相差信号Ｃを出力し
、ローパスフィルタ（２）で積分された制御信号ｄとな
ってＶ ＣＯ（３）に入力され、周波数制御信号ａと、
比較信号すの位相差及び周波数差があるときには、それ
を打ち消すように出力信号ｅの周波数ｆｅと位相が制御
され、比較信号すの位相及び周波数ｒｂが周波数制御信
号ａの位相及び周波数ｆａに一致して安定する。このと
き周波数ｆｂは ｒｂ＝ｒ、 ・・・（４）とな
る。また、このとき周波数制御信号ａの周波数ｆ１に対
して、出力信号ｆの周波数ｆｆ及びＶ ＣＯ（３）の出
力信号ｅの周波数ｆ８は、ｆｔ＝Ｍ１１ｆ龜
・・・（５）ｆＩ！＝Ｍ−Ｎ・「１
・・・（６）となる。
すの位相差及び周波数差を表わす位相差信号Ｃを出力し
、ローパスフィルタ（２）で積分された制御信号ｄとな
ってＶ ＣＯ（３）に入力され、周波数制御信号ａと、
比較信号すの位相差及び周波数差があるときには、それ
を打ち消すように出力信号ｅの周波数ｆｅと位相が制御
され、比較信号すの位相及び周波数ｒｂが周波数制御信
号ａの位相及び周波数ｆａに一致して安定する。このと
き周波数ｆｂは ｒｂ＝ｒ、 ・・・（４）とな
る。また、このとき周波数制御信号ａの周波数ｆ１に対
して、出力信号ｆの周波数ｆｆ及びＶ ＣＯ（３）の出
力信号ｅの周波数ｆ８は、ｆｔ＝Ｍ１１ｆ龜
・・・（５）ｆＩ！＝Ｍ−Ｎ・「１
・・・（６）となる。
この実施例の出力信号ｆｆの周波数ｆｆは、第２図に示
した従来装置の出力信号ｅの周波数ｆ＊（（１）式に示
す）と同じ周波数となり、Ｖ ＣＯ（３）の出力信号ｅ
の周波数ｆ、は、従来装置のＶ ＣＯ（３）の出力信号
ｅの周波数ｒｅ（（１）式に示す）のＮ倍となる。そし
て、この実施例では。
した従来装置の出力信号ｅの周波数ｆ＊（（１）式に示
す）と同じ周波数となり、Ｖ ＣＯ（３）の出力信号ｅ
の周波数ｆ、は、従来装置のＶ ＣＯ（３）の出力信号
ｅの周波数ｒｅ（（１）式に示す）のＮ倍となる。そし
て、この実施例では。
出力信号ｆの周波数ｆｔを決定する周波数制御信号ａの
周波数ｆ、と、分周器（４）の分周比１／ＭのＭの値の
いづれか一方、または両方が変化し、その両者の積の値
Ｍ・ｆＩＬが増加したときには、可変分周器（５）の分
周比１／ＮのＮの値を少さくし、逆にＭ−ｆ、の値が減
少したときには、Ｎの値を大きくすることにより、Ｖ
ＣＯ（３）の出力信号周波数ｆ、の変化を少さくするよ
うに分周比１／Ｎが切換えられる。
周波数ｆ、と、分周器（４）の分周比１／ＭのＭの値の
いづれか一方、または両方が変化し、その両者の積の値
Ｍ・ｆＩＬが増加したときには、可変分周器（５）の分
周比１／ＮのＮの値を少さくし、逆にＭ−ｆ、の値が減
少したときには、Ｎの値を大きくすることにより、Ｖ
ＣＯ（３）の出力信号周波数ｆ、の変化を少さくするよ
うに分周比１／Ｎが切換えられる。
以下、具体例を説明する。まず、分周器（４）の分周比
１／Ｍが局に固定されており、周波数制御信号ａの周波
数ｆ＆をＩＯＭＨ２から４０ＭＨｚまで変化させ、その
周波数制御信号周波数ｆｉの２倍の２０〜８０ＭＨｚの
出力信号周波数ｆｆを発生させる実施例について説明す
る。
１／Ｍが局に固定されており、周波数制御信号ａの周波
数ｆ＆をＩＯＭＨ２から４０ＭＨｚまで変化させ、その
周波数制御信号周波数ｆｉの２倍の２０〜８０ＭＨｚの
出力信号周波数ｆｆを発生させる実施例について説明す
る。
この実施例においては、可変分周器（５）の分周比１／
Ｎを、周波数制御信号周波数ｆδがＩＯＭＨ２から２０
ＭＨ２に期間は繕とし、周波数制御信号周波数ｆシが２
０ＭＨｚから４０ＭＨｚの期間は１／１に切換える。こ
のようにすると、ｖ ｃ Ｏ（３）の出力信号周波数１
ｅは、周波数制御信号周波数ｆ＆が１０ＭＨｚから２０
ＭＨｚまで変化すると可垂分周器（５）の分周比は局で
あるから。
Ｎを、周波数制御信号周波数ｆδがＩＯＭＨ２から２０
ＭＨ２に期間は繕とし、周波数制御信号周波数ｆシが２
０ＭＨｚから４０ＭＨｚの期間は１／１に切換える。こ
のようにすると、ｖ ｃ Ｏ（３）の出力信号周波数１
ｅは、周波数制御信号周波数ｆ＆が１０ＭＨｚから２０
ＭＨｚまで変化すると可垂分周器（５）の分周比は局で
あるから。
４０Ｍ１（ｚから８０ＭＨ２まで変化し、次に周波数制
御信号周波数ｒａが２０ＭＨ，から４０ＭＨｚまで変化
すると、可変分周器（５）の分周比は１／１であるから
、４０ＭＨｚから９０ＭＪ まで変化する。すなわち、
可変分周器（５）の分周比１／Ｎを、ｌ／２と１／ｉに
切り換えることにより１周波数制御値号周波数ｆムがＩ
ＯＭＨ２から４０ＭＩ（２まで変化すルノニ対し、ｖｃ
ｏ（３）の出力信号周波数ｆ２は２０ＭＨ１から８０Ｍ
Ｈ２の間で変化する。
御信号周波数ｒａが２０ＭＨ，から４０ＭＨｚまで変化
すると、可変分周器（５）の分周比は１／１であるから
、４０ＭＨｚから９０ＭＪ まで変化する。すなわち、
可変分周器（５）の分周比１／Ｎを、ｌ／２と１／ｉに
切り換えることにより１周波数制御値号周波数ｆムがＩ
ＯＭＨ２から４０ＭＩ（２まで変化すルノニ対し、ｖｃ
ｏ（３）の出力信号周波数ｆ２は２０ＭＨ１から８０Ｍ
Ｈ２の間で変化する。
このように、この実施例では、２０〜
８０ＭＨ２の出力信号ａを発生させるのに、Ｖ ＣＯ（
３）の周波数可変範囲は、２０〜４０ＭＨｚで足り、出
力信号ｆの周波数可変比が４であるのに対し、Ｖ ＣＯ
（３）の周波数可変比が２で足りるＰＬＬシンセサイザ
装置が得られる。
３）の周波数可変範囲は、２０〜４０ＭＨｚで足り、出
力信号ｆの周波数可変比が４であるのに対し、Ｖ ＣＯ
（３）の周波数可変比が２で足りるＰＬＬシンセサイザ
装置が得られる。
つぎに、分周器（４）の分周比１／Ｍが繕に固定されて
おり、周波数制御信号の周波ａｆａを１０ＭＨｚから８
０ＭＨｚ まで変化させて２０〜１６０ＭＨ，の出力信
号周波数ｆ４を発生させる実施例を説明する。
おり、周波数制御信号の周波ａｆａを１０ＭＨｚから８
０ＭＨｚ まで変化させて２０〜１６０ＭＨ，の出力信
号周波数ｆ４を発生させる実施例を説明する。
この実施例においては、可変分周器（５）の分周比！／
Ｎを、周波数制御信号周波数ｆ、が１０〜２０ＭＨ２の
期間は属に、２０〜４０ＭＨ２の期間は局に、４０〜８
０ＭＨ２の期間は１／ｌに切換える。
Ｎを、周波数制御信号周波数ｆ、が１０〜２０ＭＨ２の
期間は属に、２０〜４０ＭＨ２の期間は局に、４０〜８
０ＭＨ２の期間は１／ｌに切換える。
このようにすると、ＶＣＯ（３）の出力信号周波数ｆｅ
は、周波数制御信号周波数ｆ、が１０ＭＨ２から２０Ｍ
Ｈｘ まで変化する間、２０ＭＨ２から４０ＭＨｚ ま
で変化する間、および４０ＭＨｚから８０ＭＨｚ まで
変化する間に、それぞれ８０ＭＨｚから１６０ＭＨ２ま
で変化し、この間に、出力信号周波数ｆｆは２０ＭＨｚ
から１６０ＭＨｚまで変化する。
は、周波数制御信号周波数ｆ、が１０ＭＨ２から２０Ｍ
Ｈｘ まで変化する間、２０ＭＨ２から４０ＭＨｚ ま
で変化する間、および４０ＭＨｚから８０ＭＨｚ まで
変化する間に、それぞれ８０ＭＨｚから１６０ＭＨ２ま
で変化し、この間に、出力信号周波数ｆｆは２０ＭＨｚ
から１６０ＭＨｚまで変化する。
このように、この実施例では、２０〜
１６０ＭＨ２の出力信号ｆを発生させるのに。
Ｖ ＣＯ（３）の周波数可変範囲は、８０〜１６０ＭＨ
２で足り、出力信号ｆの周波数可変比が８であるのに対
し、ＶＣＯ（３）の周波数可変比が２で足りる。
２で足り、出力信号ｆの周波数可変比が８であるのに対
し、ＶＣＯ（３）の周波数可変比が２で足りる。
以上説明した２つの実施例を一般化して５周波数可変比
号周波数ｆ１と、Ｖ ＣＯ（３）の出力信号周波数ｆｃ
と、出力信号周波数ｆｆと、分周器（４）の分周比１／
Ｍと、可変分周器（５）の分周比１／Ｎとの関係を説明
すると、（１）式に示すようにｆｆ＝Ｍ＃ｆａ 自然数）である場合、ｆｆが （ただし、ｌ ＝ （０，１，２，３，−ｎ−１，ｎ、
ｎ＋１ ） １である期間における可変分周器（５）の
分周比１／Ｎを に設定する。この結果、Ｖ ＣＯ（３）の出力信号周波
数ｆ嗜は、 となる、したがって、発振周波数可変範囲がらｆｒｒｎ
ａｘまでの安定した出力信号を発生できるＰＬＬシンセ
サイザ装置を得ることができる。
号周波数ｆ１と、Ｖ ＣＯ（３）の出力信号周波数ｆｃ
と、出力信号周波数ｆｆと、分周器（４）の分周比１／
Ｍと、可変分周器（５）の分周比１／Ｎとの関係を説明
すると、（１）式に示すようにｆｆ＝Ｍ＃ｆａ 自然数）である場合、ｆｆが （ただし、ｌ ＝ （０，１，２，３，−ｎ−１，ｎ、
ｎ＋１ ） １である期間における可変分周器（５）の
分周比１／Ｎを に設定する。この結果、Ｖ ＣＯ（３）の出力信号周波
数ｆ嗜は、 となる、したがって、発振周波数可変範囲がらｆｒｒｎ
ａｘまでの安定した出力信号を発生できるＰＬＬシンセ
サイザ装置を得ることができる。
［発明の効果］
以上のように、この発明によれば、ｖＣＯの出力信号を
可変の分周比でもって分周し、その出力信号を当該ＰＬ
Ｌシンセサイザ装置の出力信号ｆｆとして出力する可変
分周器を設け、この可変分周器の分周比を周波数制御信
号の周波数ｒａの区分に応じて切り換えるとともに、そ
の出力信号を１／Ｍ分周器を介して比較信号すとして位
相比較器に入力するように構成したので、周波数可変範
囲がせまいｖＣＯを用いて、周波ｅＩ範囲が広く、かつ
、安定した出力信号を発生することができるＰＬＬシン
セサイザ装置が得られる効果がある。
可変の分周比でもって分周し、その出力信号を当該ＰＬ
Ｌシンセサイザ装置の出力信号ｆｆとして出力する可変
分周器を設け、この可変分周器の分周比を周波数制御信
号の周波数ｒａの区分に応じて切り換えるとともに、そ
の出力信号を１／Ｍ分周器を介して比較信号すとして位
相比較器に入力するように構成したので、周波数可変範
囲がせまいｖＣＯを用いて、周波ｅＩ範囲が広く、かつ
、安定した出力信号を発生することができるＰＬＬシン
セサイザ装置が得られる効果がある。
第１図はこの発明の一実施例のブロック回路図、第２図
は従来のＰＬＬシンセサイザ装置のブロック回路図であ
る。 （１）・・・位相比較器、（２）・・・ローパスフィル
タ、（３）・・・電圧制御発振器（ＶＣＯ）、（４）・
・・分周器、（５）・・・可変分周器。 なお、各図中、同一符号は同一、または相当部分を示す
。
は従来のＰＬＬシンセサイザ装置のブロック回路図であ
る。 （１）・・・位相比較器、（２）・・・ローパスフィル
タ、（３）・・・電圧制御発振器（ＶＣＯ）、（４）・
・・分周器、（５）・・・可変分周器。 なお、各図中、同一符号は同一、または相当部分を示す
。
Claims (1)
- （１）電圧制御発振器と、この発振器の出力信号を所望
の分周比でもって分周する可変分周器と、この可変分周
器の出力信号を所定の分周比でもって分周する分周器と
、入力された周波数制御信号に対する上記分周器の出力
信号の位相差を検出する位相比較器と、この位相比較器
の出力信号を積分して電圧信号を出力するローパスフィ
ルタとを備え、このローパスフィルタの出力信号を上記
電圧制御発振器に電圧制御信号として入力するとともに
、上記可変分周器の分周比を上記周波数制御信号の高周
波領域においては可変分周器の分周比を大きい値に設定
し、低周波数領域においては上記分周比よりは小さい値
に設定し、かつ当該可変分周器の出力信号を当該装置の
出力信号として取り出すように構成してなるＰＬＬシン
セサイザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62142697A JPS63305619A (ja) | 1987-06-08 | 1987-06-08 | Ｐｌｌシンセサイザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62142697A JPS63305619A (ja) | 1987-06-08 | 1987-06-08 | Ｐｌｌシンセサイザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63305619A true JPS63305619A (ja) | 1988-12-13 |
Family
ID=15321442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62142697A Pending JPS63305619A (ja) | 1987-06-08 | 1987-06-08 | Ｐｌｌシンセサイザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63305619A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356801A (ja) * | 2003-05-28 | 2004-12-16 | Mitsubishi Electric Corp | マルチバンド発振器 |
| JP2008514163A (ja) * | 2004-09-22 | 2008-05-01 | ジーシーティー セミコンダクター インコーポレイテッド | 広帯域周波数を発振する装置および方法 |
| JP2008148346A (ja) * | 2006-12-11 | 2008-06-26 | Silicon Image Inc | フィードフォワード分割器を有する適応帯域幅位相ロックループ |
| JP2011040943A (ja) * | 2009-08-10 | 2011-02-24 | Fujitsu Semiconductor Ltd | 位相ロックループ回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5825724A (ja) * | 1981-07-24 | 1983-02-16 | トムソン−セ−エスエフ | 広帯域周波数シンセサイザ |
-
1987
- 1987-06-08 JP JP62142697A patent/JPS63305619A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5825724A (ja) * | 1981-07-24 | 1983-02-16 | トムソン−セ−エスエフ | 広帯域周波数シンセサイザ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356801A (ja) * | 2003-05-28 | 2004-12-16 | Mitsubishi Electric Corp | マルチバンド発振器 |
| JP2008514163A (ja) * | 2004-09-22 | 2008-05-01 | ジーシーティー セミコンダクター インコーポレイテッド | 広帯域周波数を発振する装置および方法 |
| JP2008148346A (ja) * | 2006-12-11 | 2008-06-26 | Silicon Image Inc | フィードフォワード分割器を有する適応帯域幅位相ロックループ |
| JP2011040943A (ja) * | 2009-08-10 | 2011-02-24 | Fujitsu Semiconductor Ltd | 位相ロックループ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5329253A (en) | Frequency synthesis using frequency controlled carrier modulated with PLL feedback signal | |
| US4271531A (en) | Frequency synthesizer | |
| JPH09172370A (ja) | Ｐｌｌ回路 | |
| US6137368A (en) | Frequency synthesizer with constant loop characteristics | |
| JPS63305619A (ja) | Ｐｌｌシンセサイザ装置 | |
| JPH0834589B2 (ja) | サンプリングクロック発生回路 | |
| WO2006065478A2 (en) | Method and apparatus for generating a phase-locked output signal | |
| CA2093040C (en) | Frequency synthesizer using phase-locked loop | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH0758635A (ja) | 周波数シンセサイザ | |
| JPS6333739B2 (ja) | ||
| JP2002280897A (ja) | フルディジタルｐｌｌ回路 | |
| JPH10126263A (ja) | 周波数シンセサイザ装置 | |
| JP2631009B2 (ja) | Ｐｌｌ回路 | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JP3248453B2 (ja) | 発振装置 | |
| JP3047193B2 (ja) | 位相同期回路 | |
| JPH03230650A (ja) | Ａｆｃ回路 | |
| JPH09139670A (ja) | 周波数シンセサイザ装置 | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JPH09116432A (ja) | 可変周波数発生装置およびその出力周波数制御方法 | |
| JPH08148994A (ja) | ディジタルｐｌｌ回路 | |
| JPH05284023A (ja) | 周波数シンセサイザ | |
| JPS5918757Y2 (ja) | Ｐｌｌ回路使用の周波数シンセサイザ | |
| JPH06326603A (ja) | Ｐｌｌ周波数シンセサイザ回路 |