JP2631009B2

JP2631009B2 - Ｐｌｌ回路

Info

Publication number: JP2631009B2
Application number: JP1080418A
Authority: JP
Inventors: 剛正宇野; 健二田中
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 1989-03-30
Filing date: 1989-03-30
Publication date: 1997-07-16
Anticipated expiration: 2012-07-16
Also published as: JPH02260714A

Description

【発明の詳細な説明】（産業上の利用分野）この発明はフェーズロックループ回路（以下PLL回路
という）、特にマイクロ波のような超高周波帯の発振器
に一定のステップ周波数毎にフェーズロックをかけるPL
L回路の改良に関するものである。

（従来の技術）第６図は従来用いられているPLL回路を示す。マイク
ロ波のような超高周波帯の電圧制御発振器（以下VCOと
いう）１の出力はサンプラ２で第１の基準信号発生器３
の出力f₂の高次の高調波（f₂、2f₂、・・・nf₂、mf₂）
と混合され、多数のIF信号を発生する。このうちf₂以下
のものだけをローパスフィルタ（以下LPFという）４で
取り出し、これと第２の基準信号発生器５の出力f₃とを
位相・周波数検波器（以下PFDという）６で比較し、こ
こで得られた誤差信号をLPF7および直流増幅器８で取り
出して同調電圧設定手段９で作られたVCO1の同調電圧に
加算するようにしたPLL回路が形成されている。

このような構成とすることにより、出力周波数f₁はf₁
＝nf₂＋f₃またはf₁＝nf₂−f₃として決定され、所望のf₁
に対応するｎの値が選ばられるよう同調電圧Vtを設定す
ることによりf₂のステップでフェーズロックされた正確
な周波数の超高周波信号を得ることができる。しかしな
がら、従来の技術においては第６図に示すように、出力
周波数f₁の設定できるステップ間隔を小さくしようとす
るとステップ間隔に応じてf₂の周波数を下げる必要があ
る。この場合、実際に使用される高調波の次数ｎが大き
くなるためサンプラの効率が低下し、フェーズロックル
ープ（PLL）の実現が困難になる。またｎが大になるとn
f₂における位相雑音成分もｎに比例して大きくなるため
フェーズロックされた信号f₁の雑音（C/N比）も悪化し
てしまうという欠点がある。

（発明が解決しようとする課題） f₁の初期設定周波数がf₂/2以上ずれると、希望外の次
数の高調波にフェーズロックされる危険があるので、f₂
が低い場合は、より正確にf₁の初期値を制御するように
すること、及びf₂を高く保ったままで、なおf₁を細かな
ステップで設定できること。また、PFDが動作しなけれ
ばならない周波数範囲が広くなるという問題を解決課題
とした。

（問題を解決するための手段及びその作用）この発明では、フェーズロックループ内に誤差信号の
極性を切換える手段を設けると共に、f₂とf₃の関係をf₃
＝f₂/4に選ぶことにより、f₁をf₂/2ステップでフェーズ
ロックできるようにした。これにより、同じステップを
得るためのf₂の値は従来の２倍でよいことになり上述の
問題を大幅に軽減できる。

（実施例）第１図はこの発明の一実施例を示す。第６図の従来例
と同じ働きをする部分には同じ番号が付けてある。第２
図は、実施例の動作を説明するための周波数関係を表わ
す図である。第１図の構成において、フェーズロックが
可能なのはf₃＝｜f₁−nf₂｜となる時であり、f₁＞nf₂な
らf₁＝nf₂＋f₃（第２図の２に相当する点）、f₁＜nf₂な
らf₁＝nf₂−f₃（第２図の５に相当する点）となる。

従来例（第６図）においては、このうちPLLが成立す
るのはループの極性によって定まる２または５のいずれ
かの場合だけであった。従って、次数ｎを変えたとして
も第２図の1,2,3または、4,5,6の点に対応するf₂ステッ
プの点でしかPLLが成立しなかった。

これに対し、第１図の実施例では極性反転切換回路10
を追加し、ここで誤差電圧の極性を反転させることによ
り、第２図の２または５のいずれの点においても選択し
てPLLを成立させることができるようにしている。この
ため同調電圧Vtの選択と極性反転切換回路の設定に応じ
て第２図の1,2,3,4,5,6のすべての点でPLLの成立を可能
にしている。さらに、ここでf₂−2f₃＝2f₃、すなわちf₂
＝4f₃またはf₃＝f₂/4となっているので、1,2,3,4,5,6の
各点は2f₃＝f₂/2の等間隔で並ぶことになる。すなわ
ち、f₃を切換えることなくf₁をf₂/2ステップでフェーズ
ロックできることになる。たとえば、具体的な実施例に
おいてはf₂＝80MHz,f₃＝20MHzとし、ｎ＝25〜100を利用
して1980MHz〜8020MHzの信号が40MHzステップで得られ
ている。

極性反転切換回路10への制御信号は、所望の発振周波
数Ｆを制御装置11に入力することにより、制御装置11内
でF/f₂を計算し、余りがf₂/2より大きいか小さいかを判
定することにより切換えられる。

極性反転切換回路はアナログスイッチと演算増幅器を
用いた、例えば第３図のような簡単な回路で実現でき
る。

第４図はこの発明の他の実施例を示す図で、連動する
２個の高周波スイッチ12,13でPFD6への入力信号を切換
えることによりPLLループの誤差電圧の極性を切換える
ようにしたもので、その他の動作は第１図と同様であ
る。12,13としては高周波信号の切換が可能なスイッチ
が必要であるが、その信号周波数はf₃近くの値だけに限
定されているので、比較的狭帯域の安価なもので間に合
う。

また、この発明においてはf₂とf₃は簡単な比例関係に
あるから、第５図（ａ）のようにf₃を４てい倍してf₂を
作ったり逆に、（ｂ）のようにf₂を４分周してf₃を作っ
たりでき高価な基準発振器を１個で済ませることもでき
る。

（発明の効果）以上、詳細に説明したように、この発明ではf₂とf₃の
関係をf₃＝f₂/4を選びPLL内に誤差信号の極性反転切換
回路を設けるという簡単な手段により、基準信号f₂の1/
2の細かさで出力信号をフェーズロックできるようにし
た。さらに、２つの基準信号を１個の安定な信号源から
容易に作ることも可能なため、細かいステップでフェー
ズロックがかけられ雑音の少ない高性能な信号源を経済
的に実現できる効果があり、とくに、超高周波帯でシン
セサイザを実現するのに有用な技術を提供する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明の動作を説明するための周波数関係を示す
図、第３図は第１図の実施例に用いられる極性反転切換
回路の構成例を示す図、第４図はこの発明の他の実施例
を示すブロック図、第５図はこの発明で用いられる基準
信号を簡略に作る方法を示す図、第６図は従来例を示す
ブロック図。図中の１は電圧制御発振器、２はサンプラ、３は発振
器、４はローパスフィルタ、５は発振器、６は位相・周
波数検波器、７はローパスフィルタ、８は直流増幅器、
９は同調電圧設定手段、10は極性反転切換回路、11は制
御装置、12はスイッチ、13はスイッチ。

Claims

(57)【特許請求の範囲】

【請求項１】電圧制御発振器（１）と、該電圧制御発振
器の発振周波数f₁を電圧で可変設定する同調電圧設定手
段（９）と、周波数がf₂の第１の基準信号を出力する第
１の基準信号発生器（３）と、第１の基準信号の高次高
調波信号群（f₂、2f₂、・・・・、nf₂、mf₂）を発生し
そのいずれか１波の周波数nf₂と前記電圧制御発振器の
発振周波数f₁との差周波数｜f₁−nf₂｜（１≦ｎ≦ｍ）
を抽出する手段（２、４）と、周波数f₃と第２の基準信
号を出力する第２の基準信号発生器（５）とを有し、前
記差周波数と第２の基準信号の周波数f₃とを一致させる
よう制御し、前記電圧制御発振器の発振周波数f₁を所望
の周波数Ｆに一致させるようにするPLL回路において、前記第２の基準信号発生器は、前記第１の基準信号の周
波数の1/4の周波数をもつ第２の基準信号を発生するよ
うにされ、かつ前記差周波数｜f₁−nf₂｜と前記第２の
基準信号とから誤差信号を発生する手段（６）と、前記
電圧制御発振器に入力される該誤差信号の極性を切換え
るために前記同調電圧設定手段の前段に挿入された切換
器（10）と、前記所望の発振周波数を第１の基準信号の
周波数f₂で除した余りがf₂/2よりも大きいか小さいかに
よって該切換器の接続を第１の状態か、または第２の状
態かに切換えるように制御する装置（11）とを備え、前
記所望の発振周波数を前記第１の基準信号の高次高調波
ピッチの半分のピッチで可変できるようにしたことを特
徴とするPLL回路。