JPH042217A - Ｐｌｌ周波数シンセサイザ - Google Patents
Ｐｌｌ周波数シンセサイザInfo
- Publication number
- JPH042217A JPH042217A JP2103425A JP10342590A JPH042217A JP H042217 A JPH042217 A JP H042217A JP 2103425 A JP2103425 A JP 2103425A JP 10342590 A JP10342590 A JP 10342590A JP H042217 A JPH042217 A JP H042217A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- output
- error
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010363 phase shift Effects 0.000 claims abstract description 11
- 101100491857 Columba livia ASL gene Proteins 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＰＬＬ （位相同期ループ）周波数シンセサイ
ザに関し、特に出力周波数を高速で切り替えることを可
能とした周波数シンセサイザに関する。
ザに関し、特に出力周波数を高速で切り替えることを可
能とした周波数シンセサイザに関する。
一般に、ＰＬＬ周波数シンセサイザは、電圧制御発振器
１位相周波数比較器、基準周波数発振器。
１位相周波数比較器、基準周波数発振器。
ループフィルタ等で構成され、第１の分周器で分周され
た基準周波数発振器の出力と、第２の分周器で分周され
た電圧制御発振器の出力とを位相周波数比較器で比較し
、この比較誤差をループフィルタを通した上で電圧制御
発振器に帰還させることで、電圧制御発振器の発振周波
数を制御し、所要の周波数出力を得るようになっている
。
た基準周波数発振器の出力と、第２の分周器で分周され
た電圧制御発振器の出力とを位相周波数比較器で比較し
、この比較誤差をループフィルタを通した上で電圧制御
発振器に帰還させることで、電圧制御発振器の発振周波
数を制御し、所要の周波数出力を得るようになっている
。
上述した従来のＰＬＬ周波数シンセサイザでは、周波数
を切り替える際の応答として、周波数引込領域および位
相引込領域があり、これらの領域の時間が出力周波数の
切り替え時間を決定する要因となっている。従来、この
切り替え時間を短縮するためには、第１及び第２の各分
周器の出力周波数を高くすることで、周波数引込領域の
時間を短縮する試みがなされている。
を切り替える際の応答として、周波数引込領域および位
相引込領域があり、これらの領域の時間が出力周波数の
切り替え時間を決定する要因となっている。従来、この
切り替え時間を短縮するためには、第１及び第２の各分
周器の出力周波数を高くすることで、周波数引込領域の
時間を短縮する試みがなされている。
しかしながら、従来の周波数シンセサイザでは、電圧制
御発振器による周波数変化に伴う相対的な位相誤差の変
化を利用して位相の引き込みを行っているのに過ぎない
ため、第１及び第２の各分周器の出力周波数を高くして
も位相引込領域の時間を短縮することが難しく、結果と
して周波数を高速で切り替えることが困難であるという
問題がある。
御発振器による周波数変化に伴う相対的な位相誤差の変
化を利用して位相の引き込みを行っているのに過ぎない
ため、第１及び第２の各分周器の出力周波数を高くして
も位相引込領域の時間を短縮することが難しく、結果と
して周波数を高速で切り替えることが困難であるという
問題がある。
本発明の目的は高周波の切り替えを高速に行うことがで
きるＰＬＬ周波数シンセサイザを提供することにある。
きるＰＬＬ周波数シンセサイザを提供することにある。
本発明のＰＬＬ周波数シンセサイザは、基準周波数発振
器と、電圧制御発振器と、前記基準周波数発振器及び電
圧制御発振器の各位相及び周波数を比較し、周波数誤差
及び位相誤差をそれぞれ出力する位相周波数比較器と、
この位相周波数比較器の周波数誤差を平滑化して前記電
圧制御発振器の制御入力とするループフィルタと、前記
電圧制御発振器の出力の位相を変化させる可変移相器と
を備えており、前記位相周波数比較器の位相誤差に基づ
いて前記可変移相器の移相量を変化制御するように構成
している。
器と、電圧制御発振器と、前記基準周波数発振器及び電
圧制御発振器の各位相及び周波数を比較し、周波数誤差
及び位相誤差をそれぞれ出力する位相周波数比較器と、
この位相周波数比較器の周波数誤差を平滑化して前記電
圧制御発振器の制御入力とするループフィルタと、前記
電圧制御発振器の出力の位相を変化させる可変移相器と
を備えており、前記位相周波数比較器の位相誤差に基づ
いて前記可変移相器の移相量を変化制御するように構成
している。
この場合、基準周波数発振器の出力を分周する第１の分
周器と、電圧制御発振器の出力を分周する第２の分周器
を設け、これら各分周器の出力を位相周波数比較器によ
り比較するように構成することが好ましい。
周器と、電圧制御発振器の出力を分周する第２の分周器
を設け、これら各分周器の出力を位相周波数比較器によ
り比較するように構成することが好ましい。
本発明によれば、位相周波数比較器における基準周波数
発振器と電圧制御発振器の比較から得られる周波数誤差
に基づいて電圧制御発振器の出力周波数を制御し、かつ
位相誤差に基づいて可変移相器の移相量を制御すること
で、周波数及び位相の各引込領域の時間を短縮すること
が可能となる。
発振器と電圧制御発振器の比較から得られる周波数誤差
に基づいて電圧制御発振器の出力周波数を制御し、かつ
位相誤差に基づいて可変移相器の移相量を制御すること
で、周波数及び位相の各引込領域の時間を短縮すること
が可能となる。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
図において、１は位相周波数比較器であり、基準周波数
発振器２の出力を第１０分周器３で分周した出力と、電
圧制御発振器４の出力を第２の分周器５で分周した出力
の各周波数と位相とを比較し、周波数誤差ΔＦと位相誤
差ΔＰをそれぞれ電圧または電流として端子Ａ、Ｂから
出力することができる。また、位相周波数比較器１には
周波数引込状態と位相引込状態とを区別する手段を有し
ており、周波数引込状態では端子Ｂからの位相誤差ΔＰ
を固定とする機能を有している。
発振器２の出力を第１０分周器３で分周した出力と、電
圧制御発振器４の出力を第２の分周器５で分周した出力
の各周波数と位相とを比較し、周波数誤差ΔＦと位相誤
差ΔＰをそれぞれ電圧または電流として端子Ａ、Ｂから
出力することができる。また、位相周波数比較器１には
周波数引込状態と位相引込状態とを区別する手段を有し
ており、周波数引込状態では端子Ｂからの位相誤差ΔＰ
を固定とする機能を有している。
前記位相周波数比較器１の周波数誤差ΔＦの端子Ａには
、該周波数誤差ΔＦの出力を平滑化するループフィルタ
６を接続し、このループフィルタ６の平滑化された出力
電圧を前記電圧制御発振器４に入力させ、該電圧制御発
振器４の出力周波数を変化制御させている。この電圧制
御発振器４の出力端子には可変移相器７を接続しており
、この可変移相器７の出力端子に前記第２の分周器５を
接続している。また、この可変移相器７の制御端子には
前記移相周波数比較器１のＢ端子からの位相誤差ΔＰが
入力され、この位相誤差ΔＰによって移相量が変化制御
されるように構成されている。
、該周波数誤差ΔＦの出力を平滑化するループフィルタ
６を接続し、このループフィルタ６の平滑化された出力
電圧を前記電圧制御発振器４に入力させ、該電圧制御発
振器４の出力周波数を変化制御させている。この電圧制
御発振器４の出力端子には可変移相器７を接続しており
、この可変移相器７の出力端子に前記第２の分周器５を
接続している。また、この可変移相器７の制御端子には
前記移相周波数比較器１のＢ端子からの位相誤差ΔＰが
入力され、この位相誤差ΔＰによって移相量が変化制御
されるように構成されている。
この構成によれば、位相周波数比較器１では、第１の分
周器３によって分周された基準周波数発振器２の出力と
、第２の分周器５によって分周された電圧制御発振器４
の出力の位相及び周波数が比較される。そして、端子Ａ
から出力される周波数誤差ΔＦはループフィルタ６によ
って平滑化され、その出力電圧によって電圧制御発振器
４の出力周波数を制御することで所要の出力周波数を得
ることができる。このとき、第１の分周器３と第２の分
周器５の出力周波数を高くすることで、周波数引込領域
の時間を短くすることができる。
周器３によって分周された基準周波数発振器２の出力と
、第２の分周器５によって分周された電圧制御発振器４
の出力の位相及び周波数が比較される。そして、端子Ａ
から出力される周波数誤差ΔＦはループフィルタ６によ
って平滑化され、その出力電圧によって電圧制御発振器
４の出力周波数を制御することで所要の出力周波数を得
ることができる。このとき、第１の分周器３と第２の分
周器５の出力周波数を高くすることで、周波数引込領域
の時間を短くすることができる。
一方、移相周波数比較器１の端子Ｂからは、基準周波数
発振器２の出力と電圧制御発振器４を比較して得られる
位相誤差ΔＰに基づいて可変移相器７の移相量が変化さ
れ、再出力の位相誤差が零となるように制御される。こ
れにより、位相引込領域の時間を短くすることが可能と
なる。
発振器２の出力と電圧制御発振器４を比較して得られる
位相誤差ΔＰに基づいて可変移相器７の移相量が変化さ
れ、再出力の位相誤差が零となるように制御される。こ
れにより、位相引込領域の時間を短くすることが可能と
なる。
なお、周波数誤差ΔＦが予め設定した値よりも大きな場
合に、位相周波数比較器１の端子Ｂから出力がでないよ
うにしておき、周波数の引き込みに際しての不必要な外
乱を系に与えないようにし、周波数の引き込みを安定に
行わせることができる。
合に、位相周波数比較器１の端子Ｂから出力がでないよ
うにしておき、周波数の引き込みに際しての不必要な外
乱を系に与えないようにし、周波数の引き込みを安定に
行わせることができる。
ここで、本発明は第１の分周器、第２の分周器を可変分
周器で構成してもよいことは言うまでもない。
周器で構成してもよいことは言うまでもない。
〔発明の効果］
以上説明したように本発明は、位相周波数比較器におけ
る基準周波数発振器と電圧制御発振器の比較から得られ
る周波数誤差に基づいて電圧制御発振器の出力周波数を
制御するとともに、同時に得られる位相誤差に基づいて
移相量が変化される可変移相器を設けているので、この
移相量を制御することで位相引込領域の時間を短縮する
ことができ、周波数の切り替えを高速に行うことができ
る効果がある。
る基準周波数発振器と電圧制御発振器の比較から得られ
る周波数誤差に基づいて電圧制御発振器の出力周波数を
制御するとともに、同時に得られる位相誤差に基づいて
移相量が変化される可変移相器を設けているので、この
移相量を制御することで位相引込領域の時間を短縮する
ことができ、周波数の切り替えを高速に行うことができ
る効果がある。
第１図は本発明のＰＬＬ周波数シンセサイザの一実施例
のブロック図である。 １・・・位相周波数比較器、２・・・基準周波数発振器
、３・・・第１の分周器、４・・・電圧制御発振器、５
・・・第２の分周器、６・・・ループフィルタ、７・・
・可変移相器。
のブロック図である。 １・・・位相周波数比較器、２・・・基準周波数発振器
、３・・・第１の分周器、４・・・電圧制御発振器、５
・・・第２の分周器、６・・・ループフィルタ、７・・
・可変移相器。
Claims (1)
- 【特許請求の範囲】 １、基準周波数発振器と、電圧制御発振器と、前記基準
周波数発振器及び電圧制御発振器の各位相及び周波数を
比較し、周波数誤差及び位相誤差をそれぞれ出力する位
相周波数比較器と、この位相周波数比較器の周波数誤差
を平滑化して前記電圧制御発振器の制御入力とするルー
プフィルタと、前記電圧制御発振器の出力の位相を変化
させる可変移相器とを備え、前記位相周波数比較器の位
相誤差に基づいて前記可変移相器の移相量を変化制御す
るように構成したことを特徴とするＰＬＬ周波数シンセ
サイザ。 ２、基準周波数発振器の出力を分周する第１の分周器と
、電圧制御発振器の出力を分周する第２の分周器を備え
、これら各分周器の出力を位相周波数比較器により比較
するように構成してなる特許請求の範囲第１項記載のＰ
ＬＬ周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2103425A JP2785996B2 (ja) | 1990-04-19 | 1990-04-19 | Ｐｌｌ周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2103425A JP2785996B2 (ja) | 1990-04-19 | 1990-04-19 | Ｐｌｌ周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH042217A true JPH042217A (ja) | 1992-01-07 |
| JP2785996B2 JP2785996B2 (ja) | 1998-08-13 |
Family
ID=14353684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2103425A Expired - Fee Related JP2785996B2 (ja) | 1990-04-19 | 1990-04-19 | Ｐｌｌ周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785996B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014014081A (ja) * | 2007-09-21 | 2014-01-23 | Qualcomm Incorporated | 調整可能な周波数を備える信号発生器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6419827A (en) * | 1987-06-24 | 1989-01-23 | Hewlett Packard Yokogawa | Synchronizing device |
| JPS6449176A (en) * | 1987-08-20 | 1989-02-23 | Pioneer Electronic Corp | Pll circuit |
-
1990
- 1990-04-19 JP JP2103425A patent/JP2785996B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6419827A (en) * | 1987-06-24 | 1989-01-23 | Hewlett Packard Yokogawa | Synchronizing device |
| JPS6449176A (en) * | 1987-08-20 | 1989-02-23 | Pioneer Electronic Corp | Pll circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014014081A (ja) * | 2007-09-21 | 2014-01-23 | Qualcomm Incorporated | 調整可能な周波数を備える信号発生器 |
| JP2015015725A (ja) * | 2007-09-21 | 2015-01-22 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 調整可能位相を有する信号生成器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2785996B2 (ja) | 1998-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5140284A (en) | Broad band frequency synthesizer for quick frequency retuning | |
| JPH042218A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPS6256689B2 (ja) | ||
| KR910015171A (ko) | 선국 회로 | |
| JPS6359116A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2758443B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| JPH042217A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3077151B2 (ja) | 周波数合成方式と周波数合成器 | |
| JP2738103B2 (ja) | Ｐｌｌシンセサイザー | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JPH01305724A (ja) | 周波数シンセサイザ | |
| JP2000068828A (ja) | 周波数切換装置 | |
| JP2745787B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2745060B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| JPH07154252A (ja) | 位相同期回路 | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JPH03141724A (ja) | 位相同期発振回路 | |
| JP3142083B2 (ja) | 広帯域周波数シンセサイザ | |
| JPH10107628A (ja) | 周波数シンセサイザ | |
| JPH0349320A (ja) | 周波数シンセサイザ | |
| JPH0488721A (ja) | 周波数シンセサイザ | |
| JPH01261027A (ja) | 周波数シンセサイザ装置 | |
| JPH07297712A (ja) | 位相同期ループシンセサイザ | |
| JPS62198222A (ja) | 周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |