JP2000068828A - 周波数切換装置 - Google Patents
周波数切換装置Info
- Publication number
- JP2000068828A JP2000068828A JP10238071A JP23807198A JP2000068828A JP 2000068828 A JP2000068828 A JP 2000068828A JP 10238071 A JP10238071 A JP 10238071A JP 23807198 A JP23807198 A JP 23807198A JP 2000068828 A JP2000068828 A JP 2000068828A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- mode
- switching
- pll
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】周波数切り換え時にＰＬＬ回路が安定するまで
の時間を簡単な構成で短縮すること。 【解決手段】基準周波数を１／Ｎに分周する１／Ｎ分周
手段１ａと、ＰＬＬ回路の出力周波数を１／Ｍに分周す
る１／Ｍ分周手段２ａと、前記１／Ｎ分周手段１ａと前
記１／Ｍ分周手段２ａの出力の周波数を比較する周波数
比較手段３ａとを備えたＰＬＬ回路を用い、前記Ｎと前
記Ｍの値の設定を変更して前記ＰＬＬ回路の出力周波数
を切り換える周波数切換装置であって、前記ＰＬＬ回路
が待機状態の間は、前記Ｎの値の大きい方の周波数に設
定しておく。
の時間を簡単な構成で短縮すること。 【解決手段】基準周波数を１／Ｎに分周する１／Ｎ分周
手段１ａと、ＰＬＬ回路の出力周波数を１／Ｍに分周す
る１／Ｍ分周手段２ａと、前記１／Ｎ分周手段１ａと前
記１／Ｍ分周手段２ａの出力の周波数を比較する周波数
比較手段３ａとを備えたＰＬＬ回路を用い、前記Ｎと前
記Ｍの値の設定を変更して前記ＰＬＬ回路の出力周波数
を切り換える周波数切換装置であって、前記ＰＬＬ回路
が待機状態の間は、前記Ｎの値の大きい方の周波数に設
定しておく。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＬＬ（フェイズ
・ロックド・ループ）回路を用いて任意の周波数のクロ
ックを発生させるシンセサイザの周波数切換装置に関す
るものであり、特に、二つの異なる周波数にダイナミッ
クに切り換える必要がある場合に、切り換えの遷移時間
を短くすることが可能な周波数切換装置に関する。
・ロックド・ループ）回路を用いて任意の周波数のクロ
ックを発生させるシンセサイザの周波数切換装置に関す
るものであり、特に、二つの異なる周波数にダイナミッ
クに切り換える必要がある場合に、切り換えの遷移時間
を短くすることが可能な周波数切換装置に関する。
【０００２】
【従来の技術】図５、図６は従来例を説明した図であ
り、以下図５、図６に従って従来例の説明をする。 （１）：周波数切換装置の説明 図５は従来例の周波数切換装置の説明図である。図５に
おいて、周波数を切換えるシンセサイザ回路には、１／
Ｎ分周器１、１／Ｍ分周器２、周波数比較器３、チャー
ジポンプ４、ループフィルタ５、ＶＣＯ（電圧制御発振
器）６、レジスタ７、８、９、１０、選択器１３、１４
が設けてある。
り、以下図５、図６に従って従来例の説明をする。 （１）：周波数切換装置の説明 図５は従来例の周波数切換装置の説明図である。図５に
おいて、周波数を切換えるシンセサイザ回路には、１／
Ｎ分周器１、１／Ｍ分周器２、周波数比較器３、チャー
ジポンプ４、ループフィルタ５、ＶＣＯ（電圧制御発振
器）６、レジスタ７、８、９、１０、選択器１３、１４
が設けてある。
【０００３】１／Ｎ分周器１は、基準クロックの周波数
を１／Ｎに分周するものである。１／Ｍ分周器２は、Ｖ
ＣＯ６の出力周波数を１／Ｍに分周するものである。周
波数比較器３は、１／Ｎ分周器１と１／Ｍ分周器２の周
波数を比較し周波数の差に応じた出力を行うものであ
る。チャージポンプ４は、周波数比較器３の出力に応じ
た電流を出力するものである。ループフィルタ５は、チ
ャージポンプ４からの高周波成分を除去するものであ
る。ＶＣＯ６は、制御電圧によって発振周波数が変化す
る発振器である。レジスタ７、８、９、１０は、１／Ｎ
分周器１と１／Ｍ分周器２のＭとＮの値を設定しておく
ものである。選択器１３は、動作モードによりレジスタ
（ＮレジスタＷ）７とレジスタ（ＮレジスタＲ）９のい
ずれかを選択するものである。選択器１４は、動作モー
ドによりレジスタ（ＭレジスタＷ）８とレジスタ（Ｍレ
ジスタＲ）１０のいずれかを選択するものである。
を１／Ｎに分周するものである。１／Ｍ分周器２は、Ｖ
ＣＯ６の出力周波数を１／Ｍに分周するものである。周
波数比較器３は、１／Ｎ分周器１と１／Ｍ分周器２の周
波数を比較し周波数の差に応じた出力を行うものであ
る。チャージポンプ４は、周波数比較器３の出力に応じ
た電流を出力するものである。ループフィルタ５は、チ
ャージポンプ４からの高周波成分を除去するものであ
る。ＶＣＯ６は、制御電圧によって発振周波数が変化す
る発振器である。レジスタ７、８、９、１０は、１／Ｎ
分周器１と１／Ｍ分周器２のＭとＮの値を設定しておく
ものである。選択器１３は、動作モードによりレジスタ
（ＮレジスタＷ）７とレジスタ（ＮレジスタＲ）９のい
ずれかを選択するものである。選択器１４は、動作モー
ドによりレジスタ（ＭレジスタＷ）８とレジスタ（Ｍレ
ジスタＲ）１０のいずれかを選択するものである。
【０００４】〔動作説明〕１／Ｎ分周器１、周波数比較
器３、チャージポンプ４、ループフィルタ５、ＶＣＯ
６、１／Ｍ分周器２で構成されるＰＬＬは、一般的なも
のである。このＰＬＬでは、１／Ｎ分周器１より得られ
る基準クロックの周波数のＮ分の１の周波数と１／Ｍ分
周器２により得られるＶＣＯ６の発振周波数のＭ分の１
の周波数が等しくなるように動作する。即ち、基準クロ
ックの周波数とＶＣＯ６の周波数の関係は次の式のよう
になる。
器３、チャージポンプ４、ループフィルタ５、ＶＣＯ
６、１／Ｍ分周器２で構成されるＰＬＬは、一般的なも
のである。このＰＬＬでは、１／Ｎ分周器１より得られ
る基準クロックの周波数のＮ分の１の周波数と１／Ｍ分
周器２により得られるＶＣＯ６の発振周波数のＭ分の１
の周波数が等しくなるように動作する。即ち、基準クロ
ックの周波数とＶＣＯ６の周波数の関係は次の式のよう
になる。
【０００５】 （ＶＣＯ６の周波数）＝（基準クロックの周波数）×Ｍ÷Ｎ ・・・式１ 例えば、基準クロックの周波数が２０ＭＨｚの場合にＭ
＝１５、Ｎ＝２にすれば、ＶＣＯ６の出力周波数は次の
ように１５０ＭＨｚになる。
＝１５、Ｎ＝２にすれば、ＶＣＯ６の出力周波数は次の
ように１５０ＭＨｚになる。
【０００６】２０ＭＨｚ×１５÷２＝１５０ＭＨｚ また、ＮレジスタＷ７とＭレジスタＷ８の組み合わせと
ＮレジスタＲ９とＭレジスタＲ１０の組み合わせを動作
モードによって選択器１３、１４で切り換えることによ
り二種類の異なる周波数にダイナミックに切り換えるこ
とができる。
ＮレジスタＲ９とＭレジスタＲ１０の組み合わせを動作
モードによって選択器１３、１４で切り換えることによ
り二種類の異なる周波数にダイナミックに切り換えるこ
とができる。
【０００７】〔動作モード遷移の説明〕例えば、磁気記
録再生装置において、データ再生方式がオーバーサンプ
リングによるデータ補間方式を用いた場合、シンセサイ
ザの周波数は、データ記録時に対しデータ再生時を数パ
ーセント高くする必要があり、即ち、記録モード（Ｗモ
ード）と再生モード（Ｒモード）が切り換わるたびにシ
ンセサイザの周波数を切り換えることになる。この切換
にかかる時間は、磁気記録再生装置の速度性能を左右す
るものであるためできるだけ短くする必要があった。
録再生装置において、データ再生方式がオーバーサンプ
リングによるデータ補間方式を用いた場合、シンセサイ
ザの周波数は、データ記録時に対しデータ再生時を数パ
ーセント高くする必要があり、即ち、記録モード（Ｗモ
ード）と再生モード（Ｒモード）が切り換わるたびにシ
ンセサイザの周波数を切り換えることになる。この切換
にかかる時間は、磁気記録再生装置の速度性能を左右す
るものであるためできるだけ短くする必要があった。
【０００８】図６は従来例の動作モード遷移の説明図で
ある。図６において、上位装置は、待機（Ｉモード）→
Ｒモード→待機→Ｗモード→待機と遷移するものとす
る。一方、シンセサイザは、上位装置からの切換指示に
よりＷモード→Ｒモード→Ｗモードと遷移する。ここ
で、上位装置からの切換指示が、ＷモードからＲモード
へ切り換えの場合、ＰＬＬの安定時間がＴ１となり、上
位装置からの切換指示が、ＲモードからＷモードへ切り
換えの場合、ＰＬＬの安定時間がＴ２となる。ここで、
Ｍ、Ｎの大きい方へ切り換えるＰＬＬの安定時間Ｔ１
は、Ｍ、Ｎの小さい方へ切り換えるＰＬＬの安定時間Ｔ
２より大きくなる（Ｔ１＞Ｔ２）。
ある。図６において、上位装置は、待機（Ｉモード）→
Ｒモード→待機→Ｗモード→待機と遷移するものとす
る。一方、シンセサイザは、上位装置からの切換指示に
よりＷモード→Ｒモード→Ｗモードと遷移する。ここ
で、上位装置からの切換指示が、ＷモードからＲモード
へ切り換えの場合、ＰＬＬの安定時間がＴ１となり、上
位装置からの切換指示が、ＲモードからＷモードへ切り
換えの場合、ＰＬＬの安定時間がＴ２となる。ここで、
Ｍ、Ｎの大きい方へ切り換えるＰＬＬの安定時間Ｔ１
は、Ｍ、Ｎの小さい方へ切り換えるＰＬＬの安定時間Ｔ
２より大きくなる（Ｔ１＞Ｔ２）。
【０００９】（２）：また、従来例として、ＰＬＬを構
成する送信用電圧制御発振器の出力周波数を送信待機時
に送信可能周波数帯域の中央付近の周波数に固定するも
のがある。このため、ＰＬＬの送信電圧制御発振器の送
信待機時の出力周波数は送信帯域の中央付近で待機する
ことになり、帯域のいずれの一端への周波数切替におい
ても平均的に短時間で切替えが可能なものがあった（特
開昭６２−２４５７２７号公報参照）。
成する送信用電圧制御発振器の出力周波数を送信待機時
に送信可能周波数帯域の中央付近の周波数に固定するも
のがある。このため、ＰＬＬの送信電圧制御発振器の送
信待機時の出力周波数は送信帯域の中央付近で待機する
ことになり、帯域のいずれの一端への周波数切替におい
ても平均的に短時間で切替えが可能なものがあった（特
開昭６２−２４５７２７号公報参照）。
【００１０】
【発明が解決しようとする課題】前記従来のものは、シ
ンセサイザの周波数を切り換えた場合には、必ずＰＬＬ
が安定するまでの時間か必要なものであった。また、待
機時に送信可能周波数帯域の中央付近の周波数に固定す
るものは、中央付近の周波数に固定する送信待機周波数
設定回路が必要なものであった。
ンセサイザの周波数を切り換えた場合には、必ずＰＬＬ
が安定するまでの時間か必要なものであった。また、待
機時に送信可能周波数帯域の中央付近の周波数に固定す
るものは、中央付近の周波数に固定する送信待機周波数
設定回路が必要なものであった。
【００１１】本発明は、このような従来の課題を解決
し、このＰＬＬが安定するまでの時間を簡単な構成で短
縮することを目的とする。
し、このＰＬＬが安定するまでの時間を簡単な構成で短
縮することを目的とする。
【００１２】
【課題を解決するための手段】図１は本発明の原理説明
図である。図１中、１ａは１／Ｎ分周手段、２ａは１／
Ｍ分周手段、３ａは周波数比較手段、６ａは電圧制御発
振器（ＶＣＯ）、２０は設定手段である。
図である。図１中、１ａは１／Ｎ分周手段、２ａは１／
Ｍ分周手段、３ａは周波数比較手段、６ａは電圧制御発
振器（ＶＣＯ）、２０は設定手段である。
【００１３】本発明は前記従来の課題を解決するため次
のように構成した。 （１）：基準周波数を１／Ｎに分周する１／Ｎ分周手段
１ａと、ＰＬＬ回路の出力周波数を１／Ｍに分周する１
／Ｍ分周手段２ａと、前記１／Ｎ分周手段１ａと前記１
／Ｍ分周手段２ａの出力の周波数を比較する周波数比較
手段３ａとを備えたＰＬＬ回路を用い、前記Ｎと前記Ｍ
の値の設定を変更して前記ＰＬＬ回路の出力周波数を切
り換える周波数切換装置であって、前記ＰＬＬ回路が待
機状態の間は、前記Ｎの値の大きい方の周波数に設定し
ておく。
のように構成した。 （１）：基準周波数を１／Ｎに分周する１／Ｎ分周手段
１ａと、ＰＬＬ回路の出力周波数を１／Ｍに分周する１
／Ｍ分周手段２ａと、前記１／Ｎ分周手段１ａと前記１
／Ｍ分周手段２ａの出力の周波数を比較する周波数比較
手段３ａとを備えたＰＬＬ回路を用い、前記Ｎと前記Ｍ
の値の設定を変更して前記ＰＬＬ回路の出力周波数を切
り換える周波数切換装置であって、前記ＰＬＬ回路が待
機状態の間は、前記Ｎの値の大きい方の周波数に設定し
ておく。
【００１４】（２）：基準周波数を１／Ｎに分周する１
／Ｎ分周手段１ａと、ＰＬＬ回路の出力周波数を１／Ｍ
に分周する１／Ｍ分周手段２ａと、前記１／Ｎ分周手段
１ａと前記１／Ｍ分周手段２ａの出力の周波数を比較す
る周波数比較手段３ａとを備えたＰＬＬ回路を用い、前
記Ｎと前記Ｍの値の設定を変更して前記ＰＬＬ回路の出
力周波数を切り換える周波数切換装置であって、前記Ｐ
ＬＬ回路が待機状態の間は、前記Ｍの値の大きい方の周
波数に設定しておく。
／Ｎ分周手段１ａと、ＰＬＬ回路の出力周波数を１／Ｍ
に分周する１／Ｍ分周手段２ａと、前記１／Ｎ分周手段
１ａと前記１／Ｍ分周手段２ａの出力の周波数を比較す
る周波数比較手段３ａとを備えたＰＬＬ回路を用い、前
記Ｎと前記Ｍの値の設定を変更して前記ＰＬＬ回路の出
力周波数を切り換える周波数切換装置であって、前記Ｐ
ＬＬ回路が待機状態の間は、前記Ｍの値の大きい方の周
波数に設定しておく。
【００１５】（作用）前記構成に基づく作用を説明す
る。基準周波数を１／Ｎに分周する１／Ｎ分周手段１ａ
とＰＬＬ回路の出力周波数を１／Ｍに分周する１／Ｍ分
周手段２ａの出力の周波数を周波数比較手段３ａで比較
するＰＬＬ回路を用い、前記Ｎと前記Ｍの値の設定を変
更して出力周波数を切り換える周波数切換装置であっ
て、前記ＰＬＬ回路が待機状態の間は、前記Ｎの値の大
きい方の周波数に設定しておく。このため、Ｎの値の大
きいモードへの切り換え時間を無視することができ、本
周波数切換装置を使用する上位装置の速度性能を改善す
ることができる。
る。基準周波数を１／Ｎに分周する１／Ｎ分周手段１ａ
とＰＬＬ回路の出力周波数を１／Ｍに分周する１／Ｍ分
周手段２ａの出力の周波数を周波数比較手段３ａで比較
するＰＬＬ回路を用い、前記Ｎと前記Ｍの値の設定を変
更して出力周波数を切り換える周波数切換装置であっ
て、前記ＰＬＬ回路が待機状態の間は、前記Ｎの値の大
きい方の周波数に設定しておく。このため、Ｎの値の大
きいモードへの切り換え時間を無視することができ、本
周波数切換装置を使用する上位装置の速度性能を改善す
ることができる。
【００１６】また、基準周波数を１／Ｎに分周する１／
Ｎ分周手段１ａとＰＬＬ回路の出力周波数を１／Ｍに分
周する１／Ｍ分周手段２ａの出力の周波数を周波数比較
手段３ａで比較するＰＬＬ回路を用い、前記Ｎと前記Ｍ
の値の設定を変更して出力周波数を切り換える周波数切
換装置であって、前記ＰＬＬ回路が待機状態の間は、前
記Ｍの値の大きい方の周波数に設定しておく。このた
め、Ｍの値の大きいモードへの切り換え時間を無視する
ことができ、本周波数切換装置を使用する上位装置の速
度性能を改善することができる。
Ｎ分周手段１ａとＰＬＬ回路の出力周波数を１／Ｍに分
周する１／Ｍ分周手段２ａの出力の周波数を周波数比較
手段３ａで比較するＰＬＬ回路を用い、前記Ｎと前記Ｍ
の値の設定を変更して出力周波数を切り換える周波数切
換装置であって、前記ＰＬＬ回路が待機状態の間は、前
記Ｍの値の大きい方の周波数に設定しておく。このた
め、Ｍの値の大きいモードへの切り換え時間を無視する
ことができ、本周波数切換装置を使用する上位装置の速
度性能を改善することができる。
【００１７】
【発明の実施の形態】図２〜図４は本発明の実施の形態
を示した図である。以下、図面に基づいて本発明の実施
の形態を説明する。 （１）：周波数切換装置の説明 ａ）Ｎレジスタの比較を行う場合の説明 図２はＮレジスタの比較を行う周波数切換装置の説明図
である。図２において、周波数を切り換えるシンセサイ
ザ回路には、１／Ｎ分周器１、１／Ｍ分周器２、周波数
比較器（位相比較器）３、チャージポンプ４、ループフ
ィルタ５、ＶＣＯ（電圧制御発振器）６、レジスタ７、
８、９、１０、選択器１３、１４、比較器１５が設けて
ある。
を示した図である。以下、図面に基づいて本発明の実施
の形態を説明する。 （１）：周波数切換装置の説明 ａ）Ｎレジスタの比較を行う場合の説明 図２はＮレジスタの比較を行う周波数切換装置の説明図
である。図２において、周波数を切り換えるシンセサイ
ザ回路には、１／Ｎ分周器１、１／Ｍ分周器２、周波数
比較器（位相比較器）３、チャージポンプ４、ループフ
ィルタ５、ＶＣＯ（電圧制御発振器）６、レジスタ７、
８、９、１０、選択器１３、１４、比較器１５が設けて
ある。
【００１８】１／Ｎ分周器１は、基準クロックの周波数
を１／Ｎに分周するものである。１／Ｍ分周器２は、Ｖ
ＣＯ６の出力周波数を１／Ｍに分周するものである。周
波数比較器３は、１／Ｎ分周器１と１／Ｍ分周器２の周
波数を比較し周波数の差に応じた出力を行うものであ
る。チャージポンプ４は、周波数比較器３の出力に応じ
た電流を出力するものである。ループフィルタ５は、チ
ャージポンプ４からの高周波成分を除去するものであ
る。ＶＣＯ６は、制御電圧によって発振周波数が変化す
る発振器である。レジスタ７、８、９、１０は、１／Ｎ
分周器１と１／Ｍ分周器２のＮとＭの値を設定しておく
ものである。選択器１３は、動作モードと比較器１５の
出力によりレジスタ（ＮレジスタＷ）７とレジスタ（Ｎ
レジスタＲ）９のいずれかを選択するものである。選択
器１４は、動作モードと比較器１５の出力によりレジス
タ（ＭレジスタＷ）８とレジスタ（ＭレジスタＲ）１０
のいずれかを選択するものである。比較器１５は、Ｎレ
ジスタＷ７とＮレジスタＲ９の値を比較するものであ
る。
を１／Ｎに分周するものである。１／Ｍ分周器２は、Ｖ
ＣＯ６の出力周波数を１／Ｍに分周するものである。周
波数比較器３は、１／Ｎ分周器１と１／Ｍ分周器２の周
波数を比較し周波数の差に応じた出力を行うものであ
る。チャージポンプ４は、周波数比較器３の出力に応じ
た電流を出力するものである。ループフィルタ５は、チ
ャージポンプ４からの高周波成分を除去するものであ
る。ＶＣＯ６は、制御電圧によって発振周波数が変化す
る発振器である。レジスタ７、８、９、１０は、１／Ｎ
分周器１と１／Ｍ分周器２のＮとＭの値を設定しておく
ものである。選択器１３は、動作モードと比較器１５の
出力によりレジスタ（ＮレジスタＷ）７とレジスタ（Ｎ
レジスタＲ）９のいずれかを選択するものである。選択
器１４は、動作モードと比較器１５の出力によりレジス
タ（ＭレジスタＷ）８とレジスタ（ＭレジスタＲ）１０
のいずれかを選択するものである。比較器１５は、Ｎレ
ジスタＷ７とＮレジスタＲ９の値を比較するものであ
る。
【００１９】〔動作説明〕１／Ｎ分周器１、周波数比較
器３、チャージポンプ４、ループフィルタ５、ＶＣＯ
６、１／Ｍ分周器２で構成されるＰＬＬは、一般的なも
のである。このＰＬＬでは、１／Ｎ分周器１より得られ
る基準クロックの周波数のＮ分の１の周波数と１／Ｍ分
周器２により得られるＶＣＯ６の発振周波数のＭ分の１
の周波数が等しくなるように動作する。即ち、基準クロ
ックの周波数とＶＣＯ６の周波数の関係は前記式１のよ
うになる。
器３、チャージポンプ４、ループフィルタ５、ＶＣＯ
６、１／Ｍ分周器２で構成されるＰＬＬは、一般的なも
のである。このＰＬＬでは、１／Ｎ分周器１より得られ
る基準クロックの周波数のＮ分の１の周波数と１／Ｍ分
周器２により得られるＶＣＯ６の発振周波数のＭ分の１
の周波数が等しくなるように動作する。即ち、基準クロ
ックの周波数とＶＣＯ６の周波数の関係は前記式１のよ
うになる。
【００２０】前に述べた磁気記録再生装置の周波数の切
り換えにかかる時間は、磁気記録再生装置の速度性能を
左右するものであるからできるだけ短くする必要があ
る。上記の構成でシンセサイザの周波数を切り換えた場
合には、ＰＬＬが安定するまでの時間は、ＰＬＬの伝達
特性によって決まる。この伝達特性を決定づける主な要
因がＭおよびＮの値である。これらＭおよびＮの値が大
きいほど応答が遅い伝達特性となる。
り換えにかかる時間は、磁気記録再生装置の速度性能を
左右するものであるからできるだけ短くする必要があ
る。上記の構成でシンセサイザの周波数を切り換えた場
合には、ＰＬＬが安定するまでの時間は、ＰＬＬの伝達
特性によって決まる。この伝達特性を決定づける主な要
因がＭおよびＮの値である。これらＭおよびＮの値が大
きいほど応答が遅い伝達特性となる。
【００２１】このため、この実施の形態では、ＰＬＬの
応答時間がＮの値によって左右されることに着目するも
のである。ＰＬＬの応答時間は、そのＰＬＬの伝達特性
によって決まる。その伝達特性は、ＰＬＬを構成する周
波数比較器３、チャージポンプ４、ループフィルタ５、
ＶＣＯ６の各利得および周波数比較器３に入力される周
波数から求めることができる。しかしながら、周波数比
較器３に入力される周波数によって、最適な伝達特性は
ほぼ決まってしまうため、この周波数が高ければＰＬＬ
の収束時間は速くなり、周波数が低ければ収束時間は遅
くなる。即ち、周波数比較器３に入力される周波数を決
めているＮの値が大きい程遅く、Ｎの値が小さい程収束
時間は速くなる。
応答時間がＮの値によって左右されることに着目するも
のである。ＰＬＬの応答時間は、そのＰＬＬの伝達特性
によって決まる。その伝達特性は、ＰＬＬを構成する周
波数比較器３、チャージポンプ４、ループフィルタ５、
ＶＣＯ６の各利得および周波数比較器３に入力される周
波数から求めることができる。しかしながら、周波数比
較器３に入力される周波数によって、最適な伝達特性は
ほぼ決まってしまうため、この周波数が高ければＰＬＬ
の収束時間は速くなり、周波数が低ければ収束時間は遅
くなる。即ち、周波数比較器３に入力される周波数を決
めているＮの値が大きい程遅く、Ｎの値が小さい程収束
時間は速くなる。
【００２２】そこで、シンセサイザの出力が使用されな
いＩモードの時には、ＷモードとＲモードのＮの値を比
較器１５で比較し、値の大きいモードのＭとＮを１／Ｎ
分周器１と１／Ｍ分周器２に設定しておく。こうするこ
とで、値の大きいモードへの切り換え時間を無視するこ
とができる。このことはＰＬＬの収束時間の遅いモード
への切り換え時間を無視することができるということを
意味する。
いＩモードの時には、ＷモードとＲモードのＮの値を比
較器１５で比較し、値の大きいモードのＭとＮを１／Ｎ
分周器１と１／Ｍ分周器２に設定しておく。こうするこ
とで、値の大きいモードへの切り換え時間を無視するこ
とができる。このことはＰＬＬの収束時間の遅いモード
への切り換え時間を無視することができるということを
意味する。
【００２３】ｂ）Ｍレジスタの比較を行う場合の説明 図３はＭレジスタの比較を行う周波数切換装置の説明図
である。図３において、周波数を切り換えるシンセサイ
ザ回路には、１／Ｎ分周器１、１／Ｍ分周器２、周波数
比較器（位相比較器）３、チャージポンプ４、ループフ
ィルタ５、ＶＣＯ（電圧制御発振器）６、レジスタ７、
８、９、１０、選択器１３、１４、比較器１５が設けて
ある。
である。図３において、周波数を切り換えるシンセサイ
ザ回路には、１／Ｎ分周器１、１／Ｍ分周器２、周波数
比較器（位相比較器）３、チャージポンプ４、ループフ
ィルタ５、ＶＣＯ（電圧制御発振器）６、レジスタ７、
８、９、１０、選択器１３、１４、比較器１５が設けて
ある。
【００２４】１／Ｎ分周器１は、基準クロックの周波数
を１／Ｎに分周するものである。１／Ｍ分周器２は、Ｖ
ＣＯ６の周波数を１／Ｍに分周するものである。周波数
比較器３は、１／Ｎ分周器１と１／Ｍ分周器２の周波数
を比較し周波数の差に応じた出力を行うものである。チ
ャージポンプ４は、周波数比較器３の出力に応じた電流
を出力するものである。ループフィルタ５は、チャージ
ポンプ４からの高周波成分を除去するものである。ＶＣ
Ｏ６は、制御電圧によって発振周波数が変化する発振器
である。レジスタ７、８、９、１０は、１／Ｎ分周器１
と１／Ｍ分周器２のＮとＭの値を設定しておくものであ
る。選択器１３は、動作モードと比較器１５の出力によ
りレジスタ（ＮレジスタＷ）７とレジスタ（Ｎレジスタ
Ｒ）９のいずれかを選択するものである。選択器１４
は、動作モードと比較器１５の出力によりレジスタ（Ｍ
レジスタＷ）８とレジスタ（ＭレジスタＲ）１０のいず
れかを選択するものである。比較器１５は、Ｍレジスタ
Ｗ８とＭレジスタＲ１０の値を比較するものである。
を１／Ｎに分周するものである。１／Ｍ分周器２は、Ｖ
ＣＯ６の周波数を１／Ｍに分周するものである。周波数
比較器３は、１／Ｎ分周器１と１／Ｍ分周器２の周波数
を比較し周波数の差に応じた出力を行うものである。チ
ャージポンプ４は、周波数比較器３の出力に応じた電流
を出力するものである。ループフィルタ５は、チャージ
ポンプ４からの高周波成分を除去するものである。ＶＣ
Ｏ６は、制御電圧によって発振周波数が変化する発振器
である。レジスタ７、８、９、１０は、１／Ｎ分周器１
と１／Ｍ分周器２のＮとＭの値を設定しておくものであ
る。選択器１３は、動作モードと比較器１５の出力によ
りレジスタ（ＮレジスタＷ）７とレジスタ（Ｎレジスタ
Ｒ）９のいずれかを選択するものである。選択器１４
は、動作モードと比較器１５の出力によりレジスタ（Ｍ
レジスタＷ）８とレジスタ（ＭレジスタＲ）１０のいず
れかを選択するものである。比較器１５は、Ｍレジスタ
Ｗ８とＭレジスタＲ１０の値を比較するものである。
【００２５】〔動作説明〕１／Ｎ分周器１、周波数比較
器３、チャージポンプ４、ループフィルタ５、ＶＣＯ
６、１／Ｍ分周器２で一般的なＰＬＬを構成している。
このＰＬＬでは、１／Ｎ分周器１より得られる基準クロ
ックの周波数のＮ分の１の周波数と１／Ｍ分周器２によ
り得られるＶＣＯ６の発振周波数のＭ分の１の周波数が
等しくなるように動作する。即ち、基準クロックの周波
数とＶＣＯ６の周波数の関係は前記式１のようになる。
器３、チャージポンプ４、ループフィルタ５、ＶＣＯ
６、１／Ｍ分周器２で一般的なＰＬＬを構成している。
このＰＬＬでは、１／Ｎ分周器１より得られる基準クロ
ックの周波数のＮ分の１の周波数と１／Ｍ分周器２によ
り得られるＶＣＯ６の発振周波数のＭ分の１の周波数が
等しくなるように動作する。即ち、基準クロックの周波
数とＶＣＯ６の周波数の関係は前記式１のようになる。
【００２６】前に述べた磁気記録再生装置の周波数の切
り換えにかかる時間は、磁気記録再生装置の速度性能を
左右するものであるからできるだけ短くする必要があ
る。上記の構成でシンセサイザの周波数を切り換えた場
合には、ＰＬＬが安定するまでの時間は、ＰＬＬの伝達
特性によって決まる。この伝達特性を決定づける主な要
因がＭおよびＮの値である。これらＭおよびＮの値が大
きいほど応答が遅い伝達特性となる。
り換えにかかる時間は、磁気記録再生装置の速度性能を
左右するものであるからできるだけ短くする必要があ
る。上記の構成でシンセサイザの周波数を切り換えた場
合には、ＰＬＬが安定するまでの時間は、ＰＬＬの伝達
特性によって決まる。この伝達特性を決定づける主な要
因がＭおよびＮの値である。これらＭおよびＮの値が大
きいほど応答が遅い伝達特性となる。
【００２７】このため、この実施の形態では、ＰＬＬの
応答時間がＭの値によって左右されることに着目するも
のである。ＰＬＬの応答時間は、そのＰＬＬの伝達特性
によって決まる。その伝達特性は、ＰＬＬを構成する周
波数比較器３、チャージポンプ４、ループフィルタ５、
ＶＣＯ６の各利得および周波数比較器３に入力される周
波数から求めることができる。しかしながら、周波数比
較器３に入力される周波数によって、最適な伝達特性は
ほぼ決まってしまうため、この周波数が高ければＰＬＬ
の収束時間は速くなり、周波数が低ければ収束時間は遅
くなる。即ち、周波数比較器３に入力される周波数を決
めているＭの値が大きい程遅く、Ｍの値が小さい程収束
時間は速くなる。
応答時間がＭの値によって左右されることに着目するも
のである。ＰＬＬの応答時間は、そのＰＬＬの伝達特性
によって決まる。その伝達特性は、ＰＬＬを構成する周
波数比較器３、チャージポンプ４、ループフィルタ５、
ＶＣＯ６の各利得および周波数比較器３に入力される周
波数から求めることができる。しかしながら、周波数比
較器３に入力される周波数によって、最適な伝達特性は
ほぼ決まってしまうため、この周波数が高ければＰＬＬ
の収束時間は速くなり、周波数が低ければ収束時間は遅
くなる。即ち、周波数比較器３に入力される周波数を決
めているＭの値が大きい程遅く、Ｍの値が小さい程収束
時間は速くなる。
【００２８】そこで、シンセサイザの出力が使用されな
いＩモードの時には、ＷモードとＲモードのＭの値を比
較器１５で比較し、値の大きいモードのＭとＮを１／Ｎ
分周器１と１／Ｍ分周器２に設定しておく。こうするこ
とで、値の大きいモードへの切り換え時間を無視するこ
とができる。このことはＰＬＬの収束時間の遅いモード
への切り換え時間を無視することができるということを
意味する。
いＩモードの時には、ＷモードとＲモードのＭの値を比
較器１５で比較し、値の大きいモードのＭとＮを１／Ｎ
分周器１と１／Ｍ分周器２に設定しておく。こうするこ
とで、値の大きいモードへの切り換え時間を無視するこ
とができる。このことはＰＬＬの収束時間の遅いモード
への切り換え時間を無視することができるということを
意味する。
【００２９】（２）：動作モード遷移の説明 図４は動作モード遷移の説明図である。図４において、
前記図２、図３の動作モード遷移の説明であり、上位装
置は、待機（Ｉモード）→Ｒモード→待機（Ｉモード）
→Ｗモード→待機（Ｉモード）と遷移するものとする。
前記図２、図３の動作モード遷移の説明であり、上位装
置は、待機（Ｉモード）→Ｒモード→待機（Ｉモード）
→Ｗモード→待機（Ｉモード）と遷移するものとする。
【００３０】ａ）Ｎレジスタの比較を行う場合の説明 一方、図２のシンセサイザは、上位装置からの動作モー
ドが待機（Ｉモード）の時、選択器１３により比較器１
５で比較したＷモードとＲモードのＮ（ＮレジスタＷ７
とＲ９）の値の内、大きいモードのＮとＭを１／Ｎ分周
器１と１／Ｍ分周器２に設定しておく。ここで仮にＮレ
ジスタＷ７の値よりＮレジスタＲ９の値の方が大きいと
すると、上位装置が待機モードの時にはシンセサイザは
ＮレジスタＲ９とＭレジスタＲ１０の値を用いてＲモー
ドの周波数に設定する。
ドが待機（Ｉモード）の時、選択器１３により比較器１
５で比較したＷモードとＲモードのＮ（ＮレジスタＷ７
とＲ９）の値の内、大きいモードのＮとＭを１／Ｎ分周
器１と１／Ｍ分周器２に設定しておく。ここで仮にＮレ
ジスタＷ７の値よりＮレジスタＲ９の値の方が大きいと
すると、上位装置が待機モードの時にはシンセサイザは
ＮレジスタＲ９とＭレジスタＲ１０の値を用いてＲモー
ドの周波数に設定する。
【００３１】こうすることで、図６の従来技術のモード
遷移の中に存在したＷモードからＲモードへの遅いＰＬ
Ｌの収束（安定）時間を無視することができる。即ち、
値の大きいモードへの切り換えは既に切り換わっている
ため、その時間を無視できる。また、ＲモードからＷモ
ードへの切り換えの場合は、Ｍ、Ｎの小さい方への切り
換えであるためＰＬＬの収束時間Ｔ２となり、短時間で
行うことができる。なお、ＮレジスタＷ９の値よりＮレ
ジスタＲ７の値の方が大きかった場合には逆が成り立
つ。
遷移の中に存在したＷモードからＲモードへの遅いＰＬ
Ｌの収束（安定）時間を無視することができる。即ち、
値の大きいモードへの切り換えは既に切り換わっている
ため、その時間を無視できる。また、ＲモードからＷモ
ードへの切り換えの場合は、Ｍ、Ｎの小さい方への切り
換えであるためＰＬＬの収束時間Ｔ２となり、短時間で
行うことができる。なお、ＮレジスタＷ９の値よりＮレ
ジスタＲ７の値の方が大きかった場合には逆が成り立
つ。
【００３２】このように、シンセサイザは、上位装置か
らの切換指示の前の待機（Ｉモード）の時にＲモードと
なるため上位装置のＲモードへの切り換えのＰＬＬの安
定時間は無視することができる。また、Ｗモードへの切
り換えは、切換指示後のＰＬＬ安定時間Ｔ２後に上位装
置はＷモードに切り換わり、待機（Ｉモード）となると
直ぐＲモードとなる。
らの切換指示の前の待機（Ｉモード）の時にＲモードと
なるため上位装置のＲモードへの切り換えのＰＬＬの安
定時間は無視することができる。また、Ｗモードへの切
り換えは、切換指示後のＰＬＬ安定時間Ｔ２後に上位装
置はＷモードに切り換わり、待機（Ｉモード）となると
直ぐＲモードとなる。
【００３３】ｂ）Ｍレジスタの比較を行う場合の説明 図３のシンセサイザは、上位装置からの動作モードが待
機（Ｉモード）の時、選択器１４により比較器１５で比
較したＷモードとＲモードのＭ（ＭレジスタＷ８とＲ１
０）の値の内、大きいモードのＮとＭを１／Ｎ分周器１
と１／Ｍ分周器２に設定しておく。ここで仮にＭレジス
タＷ８の値よりＭレジスタＲ１０の値の方が大きいとす
ると、上位装置が待機モードの時にはシンセサイザは、
ＮレジスタＲ９とＭレジスタＲ１０の値を用いてＲモー
ドの周波数に設定する。
機（Ｉモード）の時、選択器１４により比較器１５で比
較したＷモードとＲモードのＭ（ＭレジスタＷ８とＲ１
０）の値の内、大きいモードのＮとＭを１／Ｎ分周器１
と１／Ｍ分周器２に設定しておく。ここで仮にＭレジス
タＷ８の値よりＭレジスタＲ１０の値の方が大きいとす
ると、上位装置が待機モードの時にはシンセサイザは、
ＮレジスタＲ９とＭレジスタＲ１０の値を用いてＲモー
ドの周波数に設定する。
【００３４】こうすることで、図６の従来技術のモード
遷移の中に存在したＷモードからＲモードへの遅いＰＬ
Ｌの収束（安定）時間を無視することができる。即ち、
値の大きいモードへの切り換えは既に切り換わっている
ため、その時間を無視できる。また、ＲモードからＷモ
ードへの切り換えの場合は、Ｍ、Ｎの小さい方への切り
換えであるためＰＬＬの収束時間Ｔ２となり、短時間で
行うことができる。なお、ＭレジスタＷ１０の値よりＭ
レジスタＲ８の値の方が大きかった場合には逆が成り立
つ。
遷移の中に存在したＷモードからＲモードへの遅いＰＬ
Ｌの収束（安定）時間を無視することができる。即ち、
値の大きいモードへの切り換えは既に切り換わっている
ため、その時間を無視できる。また、ＲモードからＷモ
ードへの切り換えの場合は、Ｍ、Ｎの小さい方への切り
換えであるためＰＬＬの収束時間Ｔ２となり、短時間で
行うことができる。なお、ＭレジスタＷ１０の値よりＭ
レジスタＲ８の値の方が大きかった場合には逆が成り立
つ。
【００３５】このように、シンセサイザは、上位装置か
らの切換指示の前の待機（Ｉモード）の時にＲモードと
なるため上位装置のＲモードへの切り換えのＰＬＬの安
定時間は無視することができる。また、Ｗモードへの切
り換えは、切換指示後のＰＬＬ安定時間Ｔ２後に上位装
置はＷモードに切り換わり、待機（Ｉモード）となると
直ぐＲモードとなる。
らの切換指示の前の待機（Ｉモード）の時にＲモードと
なるため上位装置のＲモードへの切り換えのＰＬＬの安
定時間は無視することができる。また、Ｗモードへの切
り換えは、切換指示後のＰＬＬ安定時間Ｔ２後に上位装
置はＷモードに切り換わり、待機（Ｉモード）となると
直ぐＲモードとなる。
【００３６】以上実施の形態で述べたように、シンセサ
イザの出力が上位装置に使われていないときの周波数を
的確に設定して、周波数の切り換え時間を短縮すること
ができる。また、これにより、本シンセサイザ（周波数
切換装置）を使用する上位装置の速度性能を改善するこ
とができる。
イザの出力が上位装置に使われていないときの周波数を
的確に設定して、周波数の切り換え時間を短縮すること
ができる。また、これにより、本シンセサイザ（周波数
切換装置）を使用する上位装置の速度性能を改善するこ
とができる。
【００３７】なお、前記実施の形態では、２つの周波数
間の切り換えを行ったが、３つ以上であっても同様に適
用することができる。
間の切り換えを行ったが、３つ以上であっても同様に適
用することができる。
【００３８】
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 （１）：基準周波数を１／Ｎに分周する１／Ｎ分周手段
とＰＬＬ回路の出力周波数を１／Ｍに分周する１／Ｍ分
周手段の出力の周波数を周波数比較手段で比較するＰＬ
Ｌ回路を用い、前記Ｎと前記Ｍの値の設定を変更して出
力周波数を切り換える周波数切換装置であって、前記Ｐ
ＬＬ回路が待機状態の間は、前記Ｎの値の大きい方の周
波数に設定しておくため、Ｎの値の大きいモードへの切
り換え時間を無視することができ、本周波数切換装置を
使用する上位装置の速度性能を改善することができる。
のような効果がある。 （１）：基準周波数を１／Ｎに分周する１／Ｎ分周手段
とＰＬＬ回路の出力周波数を１／Ｍに分周する１／Ｍ分
周手段の出力の周波数を周波数比較手段で比較するＰＬ
Ｌ回路を用い、前記Ｎと前記Ｍの値の設定を変更して出
力周波数を切り換える周波数切換装置であって、前記Ｐ
ＬＬ回路が待機状態の間は、前記Ｎの値の大きい方の周
波数に設定しておくため、Ｎの値の大きいモードへの切
り換え時間を無視することができ、本周波数切換装置を
使用する上位装置の速度性能を改善することができる。
【００３９】（２）：基準周波数を１／Ｎに分周する１
／Ｎ分周手段とＰＬＬ回路の出力周波数を１／Ｍに分周
する１／Ｍ分周手段の出力の周波数を周波数比較手段で
比較するＰＬＬ回路を用い、前記Ｎと前記Ｍの値の設定
を変更して出力周波数を切り換える周波数切換装置であ
って、前記ＰＬＬ回路が待機状態の間は、前記Ｍの値の
大きい方の周波数に設定しておくため、Ｍの値の大きい
モードへの切り換え時間を無視することができ、本周波
数切換装置を使用する上位装置の速度性能を改善するこ
とができる。
／Ｎ分周手段とＰＬＬ回路の出力周波数を１／Ｍに分周
する１／Ｍ分周手段の出力の周波数を周波数比較手段で
比較するＰＬＬ回路を用い、前記Ｎと前記Ｍの値の設定
を変更して出力周波数を切り換える周波数切換装置であ
って、前記ＰＬＬ回路が待機状態の間は、前記Ｍの値の
大きい方の周波数に設定しておくため、Ｍの値の大きい
モードへの切り換え時間を無視することができ、本周波
数切換装置を使用する上位装置の速度性能を改善するこ
とができる。
【図１】本発明の原理説明図である。
【図２】実施の形態におけるＮレジスタの比較を行う周
波数切換装置の説明図である。
波数切換装置の説明図である。
【図３】実施の形態におけるＭレジスタの比較を行う周
波数切換装置の説明図である。
波数切換装置の説明図である。
【図４】実施の形態における動作モード遷移の説明図で
ある。
ある。
【図５】従来例の周波数切換装置の説明図である。
【図６】従来例の動作モード遷移の説明図である。
１ａ １／Ｎ分周手段 ２ａ １／Ｍ分周手段 ３ａ 周波数比較手段 ６ａ 電圧制御発振器（ＶＣＯ） ２０ 設定手段
Claims (2)
- 【請求項１】基準周波数を１／Ｎに分周する１／Ｎ分周
手段と、 ＰＬＬ回路の出力周波数を１／Ｍに分周する１／Ｍ分周
手段と、 前記１／Ｎ分周手段と前記１／Ｍ分周手段の出力の周波
数を比較する周波数比較手段とを備えたＰＬＬ回路を用
い、前記Ｎと前記Ｍの値の設定を変更して前記ＰＬＬ回
路の出力周波数を切り換える周波数切換装置であって、 前記ＰＬＬ回路が待機状態の間は、前記Ｎの値の大きい
方の周波数に設定しておくことを特徴とした周波数切換
装置。 - 【請求項２】基準周波数を１／Ｎに分周する１／Ｎ分周
手段と、 ＰＬＬ回路の出力周波数を１／Ｍに分周する１／Ｍ分周
手段と、 前記１／Ｎ分周手段と前記１／Ｍ分周手段の出力の周波
数を比較する周波数比較手段とを備えたＰＬＬ回路を用
い、前記Ｎと前記Ｍの値の設定を変更して前記ＰＬＬ回
路の出力周波数を切り換える周波数切換装置であって、 前記ＰＬＬ回路が待機状態の間は、前記Ｍの値の大きい
方の周波数に設定しておくことを特徴とした周波数切換
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10238071A JP2000068828A (ja) | 1998-08-25 | 1998-08-25 | 周波数切換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10238071A JP2000068828A (ja) | 1998-08-25 | 1998-08-25 | 周波数切換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000068828A true JP2000068828A (ja) | 2000-03-03 |
Family
ID=17024733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10238071A Withdrawn JP2000068828A (ja) | 1998-08-25 | 1998-08-25 | 周波数切換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000068828A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007052820A1 (ja) * | 2005-11-01 | 2007-05-10 | Nec Corporation | Ｐｌｌ制御回路 |
| WO2007080918A1 (ja) * | 2006-01-12 | 2007-07-19 | Thine Electronics, Inc. | 位相比較回路およびそれを用いたｐｌｌ周波数シンセサイザ |
| JP2011211394A (ja) * | 2010-03-29 | 2011-10-20 | Casio Electronics Co Ltd | クロック信号生成装置及び電子装置 |
| US8612794B2 (en) | 2009-12-03 | 2013-12-17 | Casio Electronics Manufacturing Co., Ltd. | Clock signal generating device and electronic device |
-
1998
- 1998-08-25 JP JP10238071A patent/JP2000068828A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007052820A1 (ja) * | 2005-11-01 | 2007-05-10 | Nec Corporation | Ｐｌｌ制御回路 |
| JP2007129306A (ja) * | 2005-11-01 | 2007-05-24 | Nec Corp | Ｐｌｌ制御回路 |
| US8004323B2 (en) | 2005-11-01 | 2011-08-23 | Nec Corporation | PLL control circuit |
| WO2007080918A1 (ja) * | 2006-01-12 | 2007-07-19 | Thine Electronics, Inc. | 位相比較回路およびそれを用いたｐｌｌ周波数シンセサイザ |
| US8612794B2 (en) | 2009-12-03 | 2013-12-17 | Casio Electronics Manufacturing Co., Ltd. | Clock signal generating device and electronic device |
| JP2011211394A (ja) * | 2010-03-29 | 2011-10-20 | Casio Electronics Co Ltd | クロック信号生成装置及び電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098027B2 (ja) | 位相ロック回路及び該位相ロック回路より成る周波数逓倍器 | |
| JPH0662062A (ja) | Ｆｓｋ変調器 | |
| JPH03132117A (ja) | 位相周波数比較器 | |
| JP3014566B2 (ja) | Ｐｌｌ回路 | |
| JP2002043939A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP2000068828A (ja) | 周波数切換装置 | |
| JPH10336027A (ja) | クロック発生器 | |
| JP2000148281A (ja) | クロック選択回路 | |
| JP2008118522A (ja) | Ｆｍ受信機 | |
| JPH0758636A (ja) | 周波数シンセサイザ | |
| JP2002217721A (ja) | Ｐｌｌ制御方法及びｐｌｌ回路 | |
| JP2806661B2 (ja) | 二重ループ形ｐｌｌ回路 | |
| JPH10126263A (ja) | 周波数シンセサイザ装置 | |
| JPH09252250A (ja) | 位相同期回路 | |
| JP2000010652A (ja) | 周波数シンセサイザー | |
| JPH10270999A (ja) | 半導体装置 | |
| JP3260567B2 (ja) | クロック生成回路 | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JPH09284132A (ja) | Ｐｌｌ回路 | |
| JPH0818448A (ja) | 位相同期式周波数シンセサイザ用制御回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JPH09261046A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH09224057A (ja) | Ｆｓｋ変調回路 | |
| JPH07297712A (ja) | 位相同期ループシンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051101 |