JPH09224057A - Ｆｓｋ変調回路 - Google Patents
Ｆｓｋ変調回路Info
- Publication number
- JPH09224057A JPH09224057A JP8029676A JP2967696A JPH09224057A JP H09224057 A JPH09224057 A JP H09224057A JP 8029676 A JP8029676 A JP 8029676A JP 2967696 A JP2967696 A JP 2967696A JP H09224057 A JPH09224057 A JP H09224057A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frequency
- output
- modulation circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 不連続なデータ列を入力とする場合でも安定
した周波数でＦＳＫ変調回路を動作させる。 【解決手段】 互いに異なる２種類の電圧レベルによる
２値データを入力とするＰＬＬを含み、このＰＬＬの発
振出力を出力データとするＦＳＫ変調回路において、２
値データが入力されていないときそのデータの代わりに
略中間レベルの電圧をＰＬＬに入力せしめる。 【効果】 データの先頭部分から安定した出力周波数を
実現できる。
した周波数でＦＳＫ変調回路を動作させる。 【解決手段】 互いに異なる２種類の電圧レベルによる
２値データを入力とするＰＬＬを含み、このＰＬＬの発
振出力を出力データとするＦＳＫ変調回路において、２
値データが入力されていないときそのデータの代わりに
略中間レベルの電圧をＰＬＬに入力せしめる。 【効果】 データの先頭部分から安定した出力周波数を
実現できる。
Description
【０００１】
【発明の属する技術分野】本発明はＦＳＫ変調回路に関
し、特に不連続なデータ列についてＦＳＫ（Ｆｒｅｑｕ
ｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調を行うＦＳ
Ｋ変調回路に関する。
し、特に不連続なデータ列についてＦＳＫ（Ｆｒｅｑｕ
ｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調を行うＦＳ
Ｋ変調回路に関する。
【０００２】
【従来の技術】従来のＦＳＫ変調回路について図３を参
照して説明する。同図に示されているように、従来のＦ
ＳＫ変調回路は、発振部１１及び可変容量ダイオード１
２とを含む電圧制御発振器（Ｖｏｌｔａｇｅ Ｃｏｎｔ
ｒｏｌｌｅｄ Ｏｓｃｉｌａｔｏｒ；以下、ＶＣＯと呼
ぶ）１と、この発振出力を分周する分周回路２と、この
分周出力と基準波信号３０とを周波数合成するミキサ３
と、この出力の高周波成分を除去するローパスフィルタ
（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ；Ｌ．Ｆ）４とを含
み、この除去出力をＶＣＯ１に帰還してなる位相同期ル
ープ（ＰｈａｓｅＬｏｃｋｅｄ Ｌｏｏｐ；以下、ＰＬ
Ｌと呼ぶ）を含んで構成されている。なお、入力データ
（ＤＡＴＡ）１０は、ＮＲＺ（Ｎｏ Ｒｅｔｕｒｎ Ｚ
ｅｒｏ）であるものとする。また、入力データ１０のデ
ータ列は、仮に０［Ｖ］又は１［Ｖ］の信号レベルであ
るものとする。
照して説明する。同図に示されているように、従来のＦ
ＳＫ変調回路は、発振部１１及び可変容量ダイオード１
２とを含む電圧制御発振器（Ｖｏｌｔａｇｅ Ｃｏｎｔ
ｒｏｌｌｅｄ Ｏｓｃｉｌａｔｏｒ；以下、ＶＣＯと呼
ぶ）１と、この発振出力を分周する分周回路２と、この
分周出力と基準波信号３０とを周波数合成するミキサ３
と、この出力の高周波成分を除去するローパスフィルタ
（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ；Ｌ．Ｆ）４とを含
み、この除去出力をＶＣＯ１に帰還してなる位相同期ル
ープ（ＰｈａｓｅＬｏｃｋｅｄ Ｌｏｏｐ；以下、ＰＬ
Ｌと呼ぶ）を含んで構成されている。なお、入力データ
（ＤＡＴＡ）１０は、ＮＲＺ（Ｎｏ Ｒｅｔｕｒｎ Ｚ
ｅｒｏ）であるものとする。また、入力データ１０のデ
ータ列は、仮に０［Ｖ］又は１［Ｖ］の信号レベルであ
るものとする。
【０００３】かかる構成において、図示せぬ基準信号発
生器の出力である基準波信号３０と分周回路２の分周出
力とをミキサ３で周波数合成し、希望の周波数Ｆ０を出
力する。ＶＣＯ１ではミキサ３の出力を検波して電圧に
変換し、データ列の電圧レベル（０［Ｖ］又は１
［Ｖ］）と合成する。ＶＣＯ１の出力周波数は、データ
列の電圧レベルが０［Ｖ］のとき周波数Ｆ１（Ｆ１＝Ｆ
０−Ｆｍ）、１［Ｖ］のとき周波数Ｆ２（Ｆ２＝Ｆ０＋
Ｆｍ）となり、両周波数には２Ｆｍの差が存在する。こ
のように、中心周波数Ｆ０に対して±Ｆｍだけ周波数を
ずらすことにより、ＦＳＫ変調を実現しているのであ
る。
生器の出力である基準波信号３０と分周回路２の分周出
力とをミキサ３で周波数合成し、希望の周波数Ｆ０を出
力する。ＶＣＯ１ではミキサ３の出力を検波して電圧に
変換し、データ列の電圧レベル（０［Ｖ］又は１
［Ｖ］）と合成する。ＶＣＯ１の出力周波数は、データ
列の電圧レベルが０［Ｖ］のとき周波数Ｆ１（Ｆ１＝Ｆ
０−Ｆｍ）、１［Ｖ］のとき周波数Ｆ２（Ｆ２＝Ｆ０＋
Ｆｍ）となり、両周波数には２Ｆｍの差が存在する。こ
のように、中心周波数Ｆ０に対して±Ｆｍだけ周波数を
ずらすことにより、ＦＳＫ変調を実現しているのであ
る。
【０００４】
【発明が解決しようとする課題】上述した従来のＦＳＫ
変調回路では、入力データ１０のデータ列が連続してい
るときは、「０」、「１」に対応する制御電圧ＶL 、Ｖ
H を与えて±Ｆｍだけ周波数変えているので、発振周波
数はＦ１又はＦ２となる。すなわち、データが連続して
いるとき、ＶＣＯ１は、データが「０」→「１」の過程
で周波数が「＋２Ｆｍ」変化するように動作し、データ
が「１」→「０」の過程で周波数が「−２Ｆｍ」変化す
るように動作する。したがって、データが連続している
限り、ＶＣＯ１は正常に周波数Ｆ１と周波数Ｆ２とを出
力する。
変調回路では、入力データ１０のデータ列が連続してい
るときは、「０」、「１」に対応する制御電圧ＶL 、Ｖ
H を与えて±Ｆｍだけ周波数変えているので、発振周波
数はＦ１又はＦ２となる。すなわち、データが連続して
いるとき、ＶＣＯ１は、データが「０」→「１」の過程
で周波数が「＋２Ｆｍ」変化するように動作し、データ
が「１」→「０」の過程で周波数が「−２Ｆｍ」変化す
るように動作する。したがって、データが連続している
限り、ＶＣＯ１は正常に周波数Ｆ１と周波数Ｆ２とを出
力する。
【０００５】しかし、入力データ１０の無信号状態がし
ばらく続くと、ＰＬＬの動作によってＶＣＯ１の発振周
波数は周波数Ｆ０に収束する。この状態において、パケ
ット通信のような不連続な信号の場合、データの先頭部
分が周波数Ｆ１ではなく周波数Ｆ０から始まり、データ
が「０」→「１」の変化をしたときＶＣＯ１は周波数が
「＋２Ｆｍ」変化するように動作する。すると、Ｆ３
（Ｆ３＝Ｆ０＋２Ｆｍ）に変化し、先頭部分の数ビット
が誤った周波数になる。
ばらく続くと、ＰＬＬの動作によってＶＣＯ１の発振周
波数は周波数Ｆ０に収束する。この状態において、パケ
ット通信のような不連続な信号の場合、データの先頭部
分が周波数Ｆ１ではなく周波数Ｆ０から始まり、データ
が「０」→「１」の変化をしたときＶＣＯ１は周波数が
「＋２Ｆｍ」変化するように動作する。すると、Ｆ３
（Ｆ３＝Ｆ０＋２Ｆｍ）に変化し、先頭部分の数ビット
が誤った周波数になる。
【０００６】かかる動作について図４を参照して説明す
る。
る。
【０００７】発振周波数がＦ０に収束した状態におい
て、同図（ａ）に示されているデータが入力された場合
を考える。かかる場合、同図（ｂ）に示されているよう
に、ＶＣＯ１の発振周波数はＦ０からＦ３に変化し、ま
たＦ３からＦ０に変化する。
て、同図（ａ）に示されているデータが入力された場合
を考える。かかる場合、同図（ｂ）に示されているよう
に、ＶＣＯ１の発振周波数はＦ０からＦ３に変化し、ま
たＦ３からＦ０に変化する。
【０００８】これを周波数スペクトラムで示したものが
同図（ｃ）である。同図に示されているように、無信号
状態が続いた後に再びデータが入力されても、しばらく
矢印は及び矢印の変化を繰返すことになる。したが
って、この変化を繰返している場合は、データが「０」
のときの本来の発振周波数Ｆ１を送信することができな
い。
同図（ｃ）である。同図に示されているように、無信号
状態が続いた後に再びデータが入力されても、しばらく
矢印は及び矢印の変化を繰返すことになる。したが
って、この変化を繰返している場合は、データが「０」
のときの本来の発振周波数Ｆ１を送信することができな
い。
【０００９】よって、数ビット後にＰＬＬの動作によっ
て矢印で示されているＦ１及びＦ２の周波数に安定す
るまでは、対向する受信側ではデータ列を正しく再生で
きないという欠点がある。
て矢印で示されているＦ１及びＦ２の周波数に安定す
るまでは、対向する受信側ではデータ列を正しく再生で
きないという欠点がある。
【００１０】なお、実開平２―７３８５１公報は、ＦＳ
Ｋ復調回路に関するものであり、上記の欠点を解決する
ことはできない。
Ｋ復調回路に関するものであり、上記の欠点を解決する
ことはできない。
【００１１】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は不連続なデー
タ列を入力とする場合でも安定した周波数で動作するこ
とのできるＦＳＫ変調回路を提供することである。
るためになされたものであり、その目的は不連続なデー
タ列を入力とする場合でも安定した周波数で動作するこ
とのできるＦＳＫ変調回路を提供することである。
【００１２】
【課題を解決するための手段】本発明によるＦＳＫ変調
回路は、互いに異なる２種類の電圧レベルによる２値デ
ータを入力とするＰＬＬを含み、このＰＬＬの発振出力
を出力データとするＦＳＫ変調回路であって、前記２値
データが入力されていないとき該２値データの代わりに
前記２種類の電圧レベルの略中間レベルの電圧を前記Ｐ
ＬＬに入力せしめる中間電圧入力手段とを含むことを特
徴とする。
回路は、互いに異なる２種類の電圧レベルによる２値デ
ータを入力とするＰＬＬを含み、このＰＬＬの発振出力
を出力データとするＦＳＫ変調回路であって、前記２値
データが入力されていないとき該２値データの代わりに
前記２種類の電圧レベルの略中間レベルの電圧を前記Ｐ
ＬＬに入力せしめる中間電圧入力手段とを含むことを特
徴とする。
【００１３】
【発明の実施の形態】本発明の作用は以下の通りであ
る。
る。
【００１４】互いに異なる２種類の電圧レベルによる２
値データを入力とするＰＬＬを含み、このＰＬＬの発振
出力を出力データとするＦＳＫ変調回路において、２値
データが入力されていないときそのデータの代わりに略
中間レベルの電圧をＰＬＬに入力せしめる。
値データを入力とするＰＬＬを含み、このＰＬＬの発振
出力を出力データとするＦＳＫ変調回路において、２値
データが入力されていないときそのデータの代わりに略
中間レベルの電圧をＰＬＬに入力せしめる。
【００１５】次に、本発明の実施例について図面を参照
して説明する。
して説明する。
【００１６】図１は本発明によるＦＳＫ変調回路の一実
施例の構成を示すブロック図であり、図３と同等部分は
同一符号により示されている。図において、本発明の一
実施例によるＦＳＫ変調回路が図３の回路と異なる点
は、定電圧発生器５と、この定電圧発生器５の出力と入
力データ１０とを択一的にＶＣＯ１に入力せしめる切替
器６とを有している点である。すなわち、かかる構成に
よって入力データ１０の制御電圧ＶL と制御電圧ＶH と
の中間のレベルの電圧を定電圧発生器５で発生させ、無
信号状態のときに入力データ１０の代わりに定電圧発生
器５の出力をＶＣＯ１に入力しているのである。
施例の構成を示すブロック図であり、図３と同等部分は
同一符号により示されている。図において、本発明の一
実施例によるＦＳＫ変調回路が図３の回路と異なる点
は、定電圧発生器５と、この定電圧発生器５の出力と入
力データ１０とを択一的にＶＣＯ１に入力せしめる切替
器６とを有している点である。すなわち、かかる構成に
よって入力データ１０の制御電圧ＶL と制御電圧ＶH と
の中間のレベルの電圧を定電圧発生器５で発生させ、無
信号状態のときに入力データ１０の代わりに定電圧発生
器５の出力をＶＣＯ１に入力しているのである。
【００１７】本例では、制御電圧ＶL の電圧レベルを５
［Ｖ］、制御電圧ＶH の電圧レベルを０［Ｖ］とし、定
電圧発生器５はそれらの中間レベルの電圧である２．５
［Ｖ］を電圧レベルＶM として送出するものとする。つ
まり、電圧レベルＶM はＶM＝（ＶL ＋ＶH ）／２とな
る。そして、選択信号６１の電圧レベルは、入力データ
１０の信号が存在するとき「Ｈ」、信号が存在しない無
信号状態のとき「Ｌ」であるものとする。つまり、図２
（ａ）に示されているような入力データの場合、選択信
号６１の電圧レベルは、同図（ｂ）に示されているよう
に無信号状態のとき「Ｌ」、入力データ１０の信号が存
在するとき「Ｈ」となる。
［Ｖ］、制御電圧ＶH の電圧レベルを０［Ｖ］とし、定
電圧発生器５はそれらの中間レベルの電圧である２．５
［Ｖ］を電圧レベルＶM として送出するものとする。つ
まり、電圧レベルＶM はＶM＝（ＶL ＋ＶH ）／２とな
る。そして、選択信号６１の電圧レベルは、入力データ
１０の信号が存在するとき「Ｈ」、信号が存在しない無
信号状態のとき「Ｌ」であるものとする。つまり、図２
（ａ）に示されているような入力データの場合、選択信
号６１の電圧レベルは、同図（ｂ）に示されているよう
に無信号状態のとき「Ｌ」、入力データ１０の信号が存
在するとき「Ｈ」となる。
【００１８】したがって、同図（ｃ）に示されているよ
うに、同図（ｂ）中の無信号状態に対応する期間におけ
る切替器６の出力は一定の電圧レベルＶM となる。一
方、同図（ｂ）中の信号が存在する状態における切替器
６の出力は同図（ａ）に示されている入力データと同一
になる。
うに、同図（ｂ）中の無信号状態に対応する期間におけ
る切替器６の出力は一定の電圧レベルＶM となる。一
方、同図（ｂ）中の信号が存在する状態における切替器
６の出力は同図（ａ）に示されている入力データと同一
になる。
【００１９】このように、無信号状態のときに中間レベ
ルの電圧レベルＶM を与えることにより、無信号状態か
ら入力データが「０」→「１」、「１」→「０」に変化
しても切替器６の出力が「ＶM 」→「ＶH 」、「ＶH 」
→「ＶL 」となる。よって、周波数の変化は「＋２Ｆ
ｍ」ではなく「＋Ｆｍ」となり、同図（ｄ）に示されて
いるように、ＶＣＯ１の発振周波数は「Ｆ０」→「Ｆ
２」、「Ｆ２」→「Ｆ１」となり、データの先頭部分か
ら正しい周波数を出力することができる。
ルの電圧レベルＶM を与えることにより、無信号状態か
ら入力データが「０」→「１」、「１」→「０」に変化
しても切替器６の出力が「ＶM 」→「ＶH 」、「ＶH 」
→「ＶL 」となる。よって、周波数の変化は「＋２Ｆ
ｍ」ではなく「＋Ｆｍ」となり、同図（ｄ）に示されて
いるように、ＶＣＯ１の発振周波数は「Ｆ０」→「Ｆ
２」、「Ｆ２」→「Ｆ１」となり、データの先頭部分か
ら正しい周波数を出力することができる。
【００２０】なお、データの有効性を示すイネーブル信
号が入力データ１０と並列に入力されている場合は、そ
のイネーブル信号を選択信号６１として利用すれば良
い。また、入力データ１０自体から選択信号６１を作成
する場合は、無信号状態解除時のデータの先頭部分を必
ず「１」とし、「１」が入力されたときにこれに応答し
て選択信号６１のレベルを変化させれば良い。
号が入力データ１０と並列に入力されている場合は、そ
のイネーブル信号を選択信号６１として利用すれば良
い。また、入力データ１０自体から選択信号６１を作成
する場合は、無信号状態解除時のデータの先頭部分を必
ず「１」とし、「１」が入力されたときにこれに応答し
て選択信号６１のレベルを変化させれば良い。
【００２１】要するに、本ＦＳＫ変調回路では、不連続
なデータ列の無信号状態のときにデータ列レベルを
「Ｌ」レベルと「Ｈ」レベルとの中間レベルにすること
により、再びデータ入力があった場合にデータの先頭部
分から出力周波数をＦ１又はＦ２にすることができるの
である。
なデータ列の無信号状態のときにデータ列レベルを
「Ｌ」レベルと「Ｈ」レベルとの中間レベルにすること
により、再びデータ入力があった場合にデータの先頭部
分から出力周波数をＦ１又はＦ２にすることができるの
である。
【００２２】請求項の記載に関連して本発明は更に次の
態様をとりうる。
態様をとりうる。
【００２３】（３） 前記２値データは、ＮＲＺ信号に
よるデータであることを特徴とする請求項１又は２記載
のＦＳＫ変調回路。
よるデータであることを特徴とする請求項１又は２記載
のＦＳＫ変調回路。
【００２４】
【発明の効果】以上説明したように本発明は、２値デー
タが入力されていないときに、そのデータの代わりに略
中間レベルの電圧をＰＬＬに入力することにより、再び
データ入力があった場合にデータの先頭部分から安定し
た出力周波数を実現することができるという効果があ
る。
タが入力されていないときに、そのデータの代わりに略
中間レベルの電圧をＰＬＬに入力することにより、再び
データ入力があった場合にデータの先頭部分から安定し
た出力周波数を実現することができるという効果があ
る。
【図１】本発明の実施例によるＦＳＫ変調回路の構成を
示すブロック図である。
示すブロック図である。
【図２】図１のＦＳＫ変調回路の動作を示す波形図であ
り、（ａ）は入力されるデータの例、（ｂ）は選択信号
の波形例、（ｃ）は切替器の出力波形例、（ｄ）は変調
回路の出力周波数特性である。
り、（ａ）は入力されるデータの例、（ｂ）は選択信号
の波形例、（ｃ）は切替器の出力波形例、（ｄ）は変調
回路の出力周波数特性である。
【図３】従来のＦＳＫ変調回路の構成を示すブロック図
である。
である。
【図４】図３のＦＳＫ変調回路の動作を示す波形図であ
り、（ａ）は入力されるデータの例、（ｂ）は変調回路
の出力周波数特性、（ｃ）は変調回路の出力周波数スペ
クトラムである。
り、（ａ）は入力されるデータの例、（ｂ）は変調回路
の出力周波数特性、（ｃ）は変調回路の出力周波数スペ
クトラムである。
１ 電圧制御発振器 ２ 分周回路 ３ ミキサ ４ ローパスフィルタ ５ 定電圧発生器 ６ 切替器
Claims (2)
- 【請求項１】 互いに異なる２種類の電圧レベルによる
２値データを入力とするＰＬＬを含み、このＰＬＬの発
振出力を出力データとするＦＳＫ変調回路であって、前
記２値データが入力されていないとき該２値データの代
わりに前記２種類の電圧レベルの略中間レベルの電圧を
前記ＰＬＬに入力せしめる中間電圧入力手段とを含むこ
とを特徴とするＦＳＫ変調回路。 - 【請求項２】 前記中間電圧入力手段は、外部制御信号
に応じて前記２値データと前記電圧とを択一的に入力せ
しめる切替入力手段を含むことを特徴とする請求項１記
載のＦＳＫ変調回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8029676A JPH09224057A (ja) | 1996-02-16 | 1996-02-16 | Ｆｓｋ変調回路 |
| US08/798,767 US5835539A (en) | 1996-02-16 | 1997-02-11 | FSK modulator |
| EP97102452A EP0790728A3 (en) | 1996-02-16 | 1997-02-14 | FSK modulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8029676A JPH09224057A (ja) | 1996-02-16 | 1996-02-16 | Ｆｓｋ変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09224057A true JPH09224057A (ja) | 1997-08-26 |
Family
ID=12282725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8029676A Pending JPH09224057A (ja) | 1996-02-16 | 1996-02-16 | Ｆｓｋ変調回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5835539A (ja) |
| EP (1) | EP0790728A3 (ja) |
| JP (1) | JPH09224057A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6418174B1 (en) * | 1999-02-19 | 2002-07-09 | Rf Micro Devices, Inc. | Frequency shift key modulator |
| US7043222B2 (en) * | 2003-09-02 | 2006-05-09 | Standard Microsystems Corporation | FSK modulator using IQ up-mixers and sinewave coded DACs |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4389622A (en) * | 1981-09-28 | 1983-06-21 | Honeywell Inc. | System for preventing transient induced errors in phase locked loop |
| JPS5970063A (ja) * | 1982-10-13 | 1984-04-20 | Fujitsu Ltd | Ｆｓｋ変調回路 |
| US4567603A (en) * | 1983-06-09 | 1986-01-28 | Motorola, Inc. | FSK Modulator and method for NRZ data transmission utilizing PLL frequency synthesis |
| DE3347431A1 (de) * | 1983-09-15 | 1985-04-18 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung fuer den einrastvorgang von phasenregelkreisen (phase-locked loop pll) |
| US4670888A (en) * | 1985-11-07 | 1987-06-02 | Agile Systems, Inc. | Frequency modulated modem transmitter |
| JPH03184448A (ja) * | 1989-12-13 | 1991-08-12 | Alps Electric Co Ltd | Ｆｓｋ変調回路 |
| US5130676A (en) * | 1991-09-06 | 1992-07-14 | Motorola, Inc. | Phase locked loop frequency synthesizer with DC data modulation capability |
| JPH06350656A (ja) * | 1993-06-08 | 1994-12-22 | Nec Corp | Ｆｓｋ変調装置 |
| US5706310A (en) * | 1995-02-14 | 1998-01-06 | Digital Microwave Corporation | Wide bandwidth loop in a frequency shift keying (FSK) system |
-
1996
- 1996-02-16 JP JP8029676A patent/JPH09224057A/ja active Pending
-
1997
- 1997-02-11 US US08/798,767 patent/US5835539A/en not_active Expired - Fee Related
- 1997-02-14 EP EP97102452A patent/EP0790728A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US5835539A (en) | 1998-11-10 |
| EP0790728A2 (en) | 1997-08-20 |
| EP0790728A3 (en) | 2001-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5757216A (en) | Electronic device using phase synchronous circuit | |
| JPH09186727A (ja) | Ｆｓｋ変調回路 | |
| JP2000307666A (ja) | 周波数偏位変調回路 | |
| JPH09224057A (ja) | Ｆｓｋ変調回路 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JP2002151960A (ja) | Ｐｌｌ回路 | |
| JP2000068828A (ja) | 周波数切換装置 | |
| JPH011335A (ja) | 雑音発生防止回路付送信機 | |
| JP2001044826A (ja) | 高周波変調式位相同期ループ回路 | |
| JP2600605B2 (ja) | 搬送波再生回路 | |
| JPH04139917A (ja) | Ｐｌｌ回路 | |
| JP2829548B2 (ja) | ローカル信号発生回路 | |
| JP2780529B2 (ja) | Ｆｓｋ変調器 | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 | |
| JP3248453B2 (ja) | 発振装置 | |
| JPH08139767A (ja) | Ｆｓｋ変調方式 | |
| JPH11220390A (ja) | 位相同期ループ回路 | |
| JP3365965B2 (ja) | Ｆｍ変調回路 | |
| JPH07321857A (ja) | 変調器 | |
| JPH09246967A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH0774628A (ja) | Ｐｌｌ回路 | |
| JPH06296112A (ja) | 位相変調器及びそれを用いた装置 | |
| JPH09232949A (ja) | Ｐｌｌ回路 | |
| JPH01106522A (ja) | 位相同期回路 | |
| JPH0969859A (ja) | Ｆｓｋ変調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020730 |