JPH08139767A - Ｆｓｋ変調方式 - Google Patents
Ｆｓｋ変調方式Info
- Publication number
- JPH08139767A JPH08139767A JP6271125A JP27112594A JPH08139767A JP H08139767 A JPH08139767 A JP H08139767A JP 6271125 A JP6271125 A JP 6271125A JP 27112594 A JP27112594 A JP 27112594A JP H08139767 A JPH08139767 A JP H08139767A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- oscillator
- phase
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 デジタルデータの伝送装置で使用されるＦＳ
Ｋ変調方式において、デジタルデータの変化点でも変調
信号に位相の乱れがなく、また任意の周波数、データ伝
送レートにも対応できるようにする。 【構成】 固定発振器１と電圧制御発振器２の出力周波
数ｆ１，ｆ２を各々の分周器３，４で分周し、その位相
を位相同期ループ部７の位相比較器５で比較する。ま
た、位相比較器５の比較出力をループフィルタ６により
電圧信号に変換して電圧制御発振器２に印加し、この電
圧制御発振器２の出力位相を固定発振器１の出力位相と
合わせる。そして、固定発振器１の出力周波数と電圧制
御発振器２の出力周波数をデジタル伝送データで切り換
え、ＦＳＫ変調された信号をナンド回路１１から出力す
る。
Ｋ変調方式において、デジタルデータの変化点でも変調
信号に位相の乱れがなく、また任意の周波数、データ伝
送レートにも対応できるようにする。 【構成】 固定発振器１と電圧制御発振器２の出力周波
数ｆ１，ｆ２を各々の分周器３，４で分周し、その位相
を位相同期ループ部７の位相比較器５で比較する。ま
た、位相比較器５の比較出力をループフィルタ６により
電圧信号に変換して電圧制御発振器２に印加し、この電
圧制御発振器２の出力位相を固定発振器１の出力位相と
合わせる。そして、固定発振器１の出力周波数と電圧制
御発振器２の出力周波数をデジタル伝送データで切り換
え、ＦＳＫ変調された信号をナンド回路１１から出力す
る。
Description
【０００１】
【産業上の利用分野】本発明は、データ伝送装置等で使
用されるＦＳＫ（frequency shift keying）変調方式に
関するものである。
用されるＦＳＫ（frequency shift keying）変調方式に
関するものである。
【０００２】
【従来の技術】ＦＳＫ変調方式は、通常デジタルデータ
の“１”，“０”に応じてそれぞれｆ１，ｆ２の周波数
信号を生成するように構成されている。図４はこのよう
な従来のＦＳＫ変調方式の回路構成を示すブロック図で
ある。同図において、１０１，１０２はそれぞれ発振周
波数がｆ１，ｆ２の発振器、１０３はこれらの発振器１
０１，１０２の出力を切り換えるスイッチである。
の“１”，“０”に応じてそれぞれｆ１，ｆ２の周波数
信号を生成するように構成されている。図４はこのよう
な従来のＦＳＫ変調方式の回路構成を示すブロック図で
ある。同図において、１０１，１０２はそれぞれ発振周
波数がｆ１，ｆ２の発振器、１０３はこれらの発振器１
０１，１０２の出力を切り換えるスイッチである。
【０００３】上記のＦＳＫ変調方式は直接切換型となっ
ており、送信すべきデジタルデータにより直接二つの発
振器１０１，１０２の出力を切り換えて、ＦＳＫ変調し
た信号を出力するようになっている。
ており、送信すべきデジタルデータにより直接二つの発
振器１０１，１０２の出力を切り換えて、ＦＳＫ変調し
た信号を出力するようになっている。
【０００４】また図５は他の例として分周型のＦＳＫ変
調方式の回路構成を示したものであり、この変調方式は
本出願人によって提案済のものである。同図中、１０５
は発振周波数がｆ０の発振器、１０６はその発振出力を
分周する分周器、１０７はその分周比を設定する分周比
設定回路、１０８はデジタル送信データが入力されるフ
リップフロップで、クロック（ＣＬＫ）端子は分周器１
０６の分周比ロード端子及びオーバーフロー端子に接続
されている。
調方式の回路構成を示したものであり、この変調方式は
本出願人によって提案済のものである。同図中、１０５
は発振周波数がｆ０の発振器、１０６はその発振出力を
分周する分周器、１０７はその分周比を設定する分周比
設定回路、１０８はデジタル送信データが入力されるフ
リップフロップで、クロック（ＣＬＫ）端子は分周器１
０６の分周比ロード端子及びオーバーフロー端子に接続
されている。
【０００５】この変調方式は、発振周波数ｆ０の発振器
１０５の出力を分周器１０６で分周させ、送信すべきデ
ジタルデータの“１”，“０”に対応させて二つの分周
比を設定するようにしたもので、上記と同様デジタルデ
ータに応じた二つの周波数ｆ１，ｆ２の変調信号が分周
器１０６から出力される。
１０５の出力を分周器１０６で分周させ、送信すべきデ
ジタルデータの“１”，“０”に対応させて二つの分周
比を設定するようにしたもので、上記と同様デジタルデ
ータに応じた二つの周波数ｆ１，ｆ２の変調信号が分周
器１０６から出力される。
【０００６】
【発明が解決しようとする課題】しかしながら、上記図
４に示す従来のＦＳＫ変調方式にあっては、発振周波数
ｆ１，ｆ２を直接デジタルデータで切り換えているた
め、データが“０”から“１”あるいは“１”から
“０”に変化する際、変調した信号に余分な高周波成
分、低周波成分が発生し、この信号をいかなる復調器に
よって復調してもデータの不定時間が発生し、データ伝
送の信頼性が低下するという問題点があった。
４に示す従来のＦＳＫ変調方式にあっては、発振周波数
ｆ１，ｆ２を直接デジタルデータで切り換えているた
め、データが“０”から“１”あるいは“１”から
“０”に変化する際、変調した信号に余分な高周波成
分、低周波成分が発生し、この信号をいかなる復調器に
よって復調してもデータの不定時間が発生し、データ伝
送の信頼性が低下するという問題点があった。
【０００７】また図５に示す変調方式においては、上記
のようなデータ変化時に発生する高周波成分、低周波成
分は全くなく、二つの周波数ｆ１，ｆ２の位相が連続し
た変調信号を得ることができる。しかし、例えば周波数
ｆ１に１１ＭＨｚ、ｆ２に１２ＭＨｚを対応させ、分周
器に４ビットの汎用デジタルカウンタを使用した場合、
分周比をそれぞれ１／１２，１／１１に設定する必要が
あり、結果として発振器の周波数ｆ０は１３２ＭＨｚと
なり、このような場合の周波数を実現するのは難しい。
のようなデータ変化時に発生する高周波成分、低周波成
分は全くなく、二つの周波数ｆ１，ｆ２の位相が連続し
た変調信号を得ることができる。しかし、例えば周波数
ｆ１に１１ＭＨｚ、ｆ２に１２ＭＨｚを対応させ、分周
器に４ビットの汎用デジタルカウンタを使用した場合、
分周比をそれぞれ１／１２，１／１１に設定する必要が
あり、結果として発振器の周波数ｆ０は１３２ＭＨｚと
なり、このような場合の周波数を実現するのは難しい。
【０００８】本発明は、上記のような問題点に着目して
なされたもので、デジタル伝送データの変化点でも変調
信号に位相の乱れがなく、データレートの高速化が可能
で、データ伝送の信頼性が向上し、また任意の周波数、
データ伝送レートへの対応が可能なＦＳＫ変調方式を提
供することを目的としている。
なされたもので、デジタル伝送データの変化点でも変調
信号に位相の乱れがなく、データレートの高速化が可能
で、データ伝送の信頼性が向上し、また任意の周波数、
データ伝送レートへの対応が可能なＦＳＫ変調方式を提
供することを目的としている。
【０００９】
【課題を解決するための手段】本発明に係るＦＳＫ変調
方式は、出力周波数が固定された第１の発振器と、出力
周波数を制御可能な第２の発振器とを備え、前記第２の
発振器の出力周波数を制御してその位相を前記第１の発
振器の出力周波数の位相と合わせるようにしたものであ
る。
方式は、出力周波数が固定された第１の発振器と、出力
周波数を制御可能な第２の発振器とを備え、前記第２の
発振器の出力周波数を制御してその位相を前記第１の発
振器の出力周波数の位相と合わせるようにしたものであ
る。
【００１０】また、上記第２の発振器を電圧制御発振器
としたものである。
としたものである。
【００１１】
【作用】本発明のＦＳＫ変調方式においては、発振周波
数可変の第２の発振器の出力位相が、所望のタイミング
で固定周波数の第１の発振器の出力位相と合わされ、こ
れらの第１，第２の発振器の出力周波数がデジタル伝送
データに応じて切り換えられて出力される。
数可変の第２の発振器の出力位相が、所望のタイミング
で固定周波数の第１の発振器の出力位相と合わされ、こ
れらの第１，第２の発振器の出力周波数がデジタル伝送
データに応じて切り換えられて出力される。
【００１２】
【実施例】図１は本発明の一実施例によるＦＳＫ変調方
式の回路構成を示すブロック図である。同図において、
１は出力周波数が固定された第１の発振器である固定発
振器、２は出力周波数を制御可能な第２の発振器である
電圧制御発振器（ＶＣＯ）、３，４はそれらの発振器
１，２の出力周波数ｆ１，ｆ２を分周する分周器（Ａ，
Ｂ）、５は分周器３，４から出力された周波数信号の位
相を比較する位相比較器、６は位相比較器５の出力によ
り電圧制御発振器２を制御してその出力位相を固定発振
器１の出力位相と合わせるループフィルタで、電圧制御
発振器２及び位相比較器５と共に位相同期ループ（ＰＬ
Ｌ）部７を構成している。
式の回路構成を示すブロック図である。同図において、
１は出力周波数が固定された第１の発振器である固定発
振器、２は出力周波数を制御可能な第２の発振器である
電圧制御発振器（ＶＣＯ）、３，４はそれらの発振器
１，２の出力周波数ｆ１，ｆ２を分周する分周器（Ａ，
Ｂ）、５は分周器３，４から出力された周波数信号の位
相を比較する位相比較器、６は位相比較器５の出力によ
り電圧制御発振器２を制御してその出力位相を固定発振
器１の出力位相と合わせるループフィルタで、電圧制御
発振器２及び位相比較器５と共に位相同期ループ（ＰＬ
Ｌ）部７を構成している。
【００１３】８はデジタル伝送データが入力されるフリ
ップフロップで、クロック端子は分周器３の出力端子と
接続されている。９〜１１はナンド回路で、ナンド回路
９，１０にはフリップフロップ８の非反転出力，反転出
力と発振器１，２の出力が入力され、ナンド回路１１に
はナンド回路９，１０の出力が入力される。そして、ナ
ンド回路１１からＦＳＫ変調された信号が出力される。
ップフロップで、クロック端子は分周器３の出力端子と
接続されている。９〜１１はナンド回路で、ナンド回路
９，１０にはフリップフロップ８の非反転出力，反転出
力と発振器１，２の出力が入力され、ナンド回路１１に
はナンド回路９，１０の出力が入力される。そして、ナ
ンド回路１１からＦＳＫ変調された信号が出力される。
【００１４】次に動作について説明する。図２は図１の
各部の出力波形（Ａ〜Ｆ）を示す図であり、また図３は
位相同期ループ部７内の各部の出力波形（ａ〜ｄ）を示
す図である。
各部の出力波形（Ａ〜Ｆ）を示す図であり、また図３は
位相同期ループ部７内の各部の出力波形（ａ〜ｄ）を示
す図である。
【００１５】上記の回路において、伝送したいデータレ
ートをＲ（ｂｐｓ）とし、分周器３，４はそれぞれ入力
された周波数を整数で分周するものとする。そして、分
周器３，４の分周比をそれぞれｍ，ｎとしたとき、発振
器１，２の出力周波数ｆ１，ｆ２がｆ１＝ｍ×Ｒ（Ｈ
ｚ）、ｆ２＝ｎ×Ｒ（Ｈｚ）となるように設定する。
ートをＲ（ｂｐｓ）とし、分周器３，４はそれぞれ入力
された周波数を整数で分周するものとする。そして、分
周器３，４の分周比をそれぞれｍ，ｎとしたとき、発振
器１，２の出力周波数ｆ１，ｆ２がｆ１＝ｍ×Ｒ（Ｈ
ｚ）、ｆ２＝ｎ×Ｒ（Ｈｚ）となるように設定する。
【００１６】位相比較器５は、発振器１の出力周波数ｆ
１を分周器３で１／ｍ分周した出力ａ（Ｒ）と、発振器
２の出力周波数ｆ２を分周器４で１／ｎ分周した出力ｂ
（Ｒ）とを各々の立ち上りエッジで比較する。この比較
結果である位相比較器５の出力ｃはループフィルタ６で
電圧信号に変換され、その出力電圧ｄが発振器２に印加
される。これにより、発振器２の出力周波数が制御さ
れ、その結果上記ｆ１の分周信号とｆ２の分周信号の位
相が合わされる。図３のＴ１は位相が合っていない状
態、Ｔ２は位相が合っている状態をそれぞれ示してい
る。
１を分周器３で１／ｍ分周した出力ａ（Ｒ）と、発振器
２の出力周波数ｆ２を分周器４で１／ｎ分周した出力ｂ
（Ｒ）とを各々の立ち上りエッジで比較する。この比較
結果である位相比較器５の出力ｃはループフィルタ６で
電圧信号に変換され、その出力電圧ｄが発振器２に印加
される。これにより、発振器２の出力周波数が制御さ
れ、その結果上記ｆ１の分周信号とｆ２の分周信号の位
相が合わされる。図３のＴ１は位相が合っていない状
態、Ｔ２は位相が合っている状態をそれぞれ示してい
る。
【００１７】上記ｆ１とｆ２の信号は、図２に示すよう
にクロックＣのタイミングで位相が合っているので、入
力されたデジタルデータをこのクロックでサンプリング
し、その信号でデジタルデータの“１”，“０”に対応
させてｆ１とｆ２を切り換える。これにより、ナンド回
路１１から図２に示すようなＦＳＫ変調された信号が出
力される。この変調信号はデジタル信号であるが、アナ
ログ出力が必要であればローパスフィルタなどを通せば
良い。
にクロックＣのタイミングで位相が合っているので、入
力されたデジタルデータをこのクロックでサンプリング
し、その信号でデジタルデータの“１”，“０”に対応
させてｆ１とｆ２を切り換える。これにより、ナンド回
路１１から図２に示すようなＦＳＫ変調された信号が出
力される。この変調信号はデジタル信号であるが、アナ
ログ出力が必要であればローパスフィルタなどを通せば
良い。
【００１８】このように、電圧制御発振器２の出力位相
を位相同期ループ部７によって固定発振器１の出力位相
と合わせているので、デジタル伝送データの変化点でも
変調信号に位相の乱れはなく、高周波成分、低周波成分
の少ない変調波が得られる。また、データレートの高速
化が可能であり、データ伝送の信頼性が向上する。更
に、二つの発振器１，２の出力を直接利用しているの
で、任意の周波数、データ伝送レートへの対応が可能で
ある。
を位相同期ループ部７によって固定発振器１の出力位相
と合わせているので、デジタル伝送データの変化点でも
変調信号に位相の乱れはなく、高周波成分、低周波成分
の少ない変調波が得られる。また、データレートの高速
化が可能であり、データ伝送の信頼性が向上する。更
に、二つの発振器１，２の出力を直接利用しているの
で、任意の周波数、データ伝送レートへの対応が可能で
ある。
【００１９】なお、デジタル伝送データはクロックＣで
サンプリングされるが、設定した伝送レートＲの１／Ｎ
（Ｎは整数）であれば遅い伝送レートにも対応できる。
サンプリングされるが、設定した伝送レートＲの１／Ｎ
（Ｎは整数）であれば遅い伝送レートにも対応できる。
【００２０】また、固定発振器１と電圧制御発振器２の
位相を合わせるには制御系の応答時間が必要になるが、
この時間は電源が投入された直後に必要となるだけであ
るので、通常の使用では問題ない。
位相を合わせるには制御系の応答時間が必要になるが、
この時間は電源が投入された直後に必要となるだけであ
るので、通常の使用では問題ない。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
発振周波数可変の発振器の出力位相を、所定のタイミン
グで固定周波数の発振器の出力位相と合わせ、これらの
発振器の出力をデジタル伝送データに応じて切り換える
ようにしたため、デジタル伝送データの変化点でも変調
信号に位相の乱れがなく、データレートの高速化が可能
で、データ伝送の信頼性が向上し、また任意の周波数、
データ伝送レートへの対応が可能であるという効果があ
る。
発振周波数可変の発振器の出力位相を、所定のタイミン
グで固定周波数の発振器の出力位相と合わせ、これらの
発振器の出力をデジタル伝送データに応じて切り換える
ようにしたため、デジタル伝送データの変化点でも変調
信号に位相の乱れがなく、データレートの高速化が可能
で、データ伝送の信頼性が向上し、また任意の周波数、
データ伝送レートへの対応が可能であるという効果があ
る。
【図１】 本発明の一実施例の回路構成を示すブロック
図
図
【図２】 図１の各部の出力波形を示すタイミング図
【図３】 位相同期ループ部内の各部の出力波形図
【図４】 従来のＦＳＫ変調方式の回路構成を示すブロ
ック図
ック図
【図５】 他の従来例を示すブロック図
１ 固定発振器（第１の発振器） ２ 電圧制御発振器（第２の発振器） ３ 分周器 ４ 分周器 ５ 位相比較器 ７ 位相同期ループ部 ８ フリップフロップ
Claims (2)
- 【請求項１】 出力周波数が固定された第１の発振器
と、出力周波数を制御可能な第２の発振器とを備え、前
記第２の発振器の出力周波数を制御してその位相を前記
第１の発振器の出力周波数の位相と合わせるようにした
ことを特徴とするＦＳＫ変調方式。 - 【請求項２】 第２の発振器を電圧制御発振器としたこ
とを特徴とする請求項１記載のＦＳＫ変調方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6271125A JPH08139767A (ja) | 1994-11-04 | 1994-11-04 | Ｆｓｋ変調方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6271125A JPH08139767A (ja) | 1994-11-04 | 1994-11-04 | Ｆｓｋ変調方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139767A true JPH08139767A (ja) | 1996-05-31 |
Family
ID=17495684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6271125A Pending JPH08139767A (ja) | 1994-11-04 | 1994-11-04 | Ｆｓｋ変調方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08139767A (ja) |
-
1994
- 1994-11-04 JP JP6271125A patent/JPH08139767A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5132633A (en) | PLL using a multi-phase frequency correction circuit in place of a VCO | |
| US7188131B2 (en) | Random number generator | |
| JPH04260219A (ja) | 位相同期ループシンセサイザ | |
| JP3070442B2 (ja) | ディジタル変復調回路 | |
| JPH06177651A (ja) | 周波数シンセサイザ | |
| JPH0923158A (ja) | 周波数シンセサイザ | |
| JPH09186727A (ja) | Ｆｓｋ変調回路 | |
| JPH0645930A (ja) | 周波数シンセサイザ | |
| JPH08139767A (ja) | Ｆｓｋ変調方式 | |
| JPS61265923A (ja) | 周波数シンセサイザのチヤンネル化を助長するための電子回路装置 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JP3161137B2 (ja) | Ｐｌｌ回路 | |
| US4547751A (en) | System for frequency modulation | |
| JP3797791B2 (ja) | Ｐｌｌシンセサイザ発振器 | |
| JP3248453B2 (ja) | 発振装置 | |
| JP2002280897A (ja) | フルディジタルｐｌｌ回路 | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 | |
| JPH07170584A (ja) | クロック切替回路 | |
| JP3281833B2 (ja) | Ｐｌｌ回路 | |
| JPH09224057A (ja) | Ｆｓｋ変調回路 | |
| JPS6333739B2 (ja) | ||
| JPH09116432A (ja) | 可変周波数発生装置およびその出力周波数制御方法 | |
| JPH011335A (ja) | 雑音発生防止回路付送信機 | |
| JPH10215168A (ja) | Ｖｃｘｏを用いたｐｌｌ発振器 | |
| JPH05327798A (ja) | 周波数変調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991026 |