JPH09186727A - Fsk変調回路 - Google Patents
Fsk変調回路Info
- Publication number
- JPH09186727A JPH09186727A JP7351819A JP35181995A JPH09186727A JP H09186727 A JPH09186727 A JP H09186727A JP 7351819 A JP7351819 A JP 7351819A JP 35181995 A JP35181995 A JP 35181995A JP H09186727 A JPH09186727 A JP H09186727A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- circuit
- fsk modulation
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
Abstract
なくても動作を安定にでき、しかも集積回路化しやすく
することが可能なFSK変調回路を提供する。 【解決手段】 基準発振器OSCから出力される基準ク
ロックを制御信号に応じて分周比を切り替えて分周する
第1の分周器D1と、被変調信号に応じた上記制御信号
を格納するデータレジスタLと、上記第1の分周器D1
の出力信号を分周し、その分周信号に基づいて、上記デ
ータレジスタLから上記第1の分周器D1へ上記制御信
号を供給するタイミングを決定する第2、第3の分周器
D2,D3とを設け、上記第1の分周器D1の分周比を
被変調信号に応じて切り替えて上記基準クロックを分周
するようにすることにより、被変調信号の内容に応じて
異なる周波数で正確にFSK変調することができ、しか
も分周比の変わり目で信号の位相が連続するようなFS
K変調信号を発生することができるようにする。
Description
し、特に、非接触式ICカードへの信号伝送に有効なF
SK変調方式に関するものである。
“1”および“0”の2値信号が使われる。この2値信
号を伝送する変調方式の1つに、雑音に強い周波数偏移
変調方式(Frequency Shift Keying方式:FSK変調方
式)がある。これは、ディジタル信号の“1”と“0”
とに対応して、搬送波の周波数を高い側の周波数fHIGH
と低い側の周波数fLOW とに変化させる方式であって、
公知の技術である。
タル信号の“1”と“0”とに対応して高い側の周波数
fHIGHと低い側の周波数fLOW とを発生するのにあたっ
て、1信号当りの持続時間を一定にしていた。さらに、
信号帯域を狭くして伝送効率を上げるために、データ信
号の変化点において位相が連続になるようにしている例
もあった。
この図4に示す従来のFSK変調回路では、第1の発振
器OSC1 で高い側の周波数fHIGHを発生するととも
に、第2の発振器OSC2 で低い側の周波数fLOW を発
生する。そして、切り替え回路MPXが、データ入力端
子INより入力されるディジタル信号の“1”と“0”
とに対応して、上記2個の発振器OSC1 、OSC2 よ
り発生される周波数を切り替えて利用するようにしてい
た。
子OUTから出力されるFSK変調されたディジタル信
号を復調するには、FSK復調回路が用いられるが、こ
のFSK復調回路には、周波数の基準または周期の基準
として安定なクロックを得ることができるようにするた
めの発振器や、同調回路等により構成される位相回路を
設けることが必要であった。
いた場合、レシオ検波回路、フォスターシーリ検波回
路、複同調検波回路、クワドレーチャ検波回路、ピーク
検波回路などでは同調コイルや位相回路が必要であっ
た。また、PLL回路やビート検波回路を用いた場合
は、安定な発振器が必要であった。さらに、非接触式I
Cカードのようにデータ伝送が必要な場合は、ビット同
期またはワード同期をとるために安定な周期の基準が必
要となるため、安定な発振器が用いられていた。
振器を用いたFSK復調回路の従来例を図5に示す。こ
の図5は、ビート検波回路の構成例である。
fOSC は、入力端子Sより入力されるFSK変調信号
(データ信号)の高い側の周波数fHIGHと低い側の周波
数fLOW とのほぼ中間に設定されている。この発振器O
SCより出力される周波数fOSC の基準パルスは、第1
のミキサ回路MIX1 に直接供給されるとともに、位相
シフト回路PHで90度位相シフトされた後で第2のミ
キサ回路MIX2 に供給されている。
信号は、第1および第2のミキサ回路MIX1 ,MIX
2 により、それぞれ発振器OSCおよび位相シフト回路
PHより供給されるパルスに従って周波数変換される。
この第1および第2のミキサ回路MIX1 ,MIX2 に
て周波数変換された信号は、それぞれ第1および第2の
ローパスフィルタLPF1 ,LPF2 に供給される。
ィルタLPF1 ,LPF2 にて所定のフィルタ処理が行
われた信号は、それぞれ第1および第2の波形整形回路
AMP1 ,AMP2 にて増幅および波形整形が施され、
判定回路DOUT に供給される。この判定回路DOUT で
は、入力される信号の周波数が高い側の周波数f
HIGHか、低い側の周波数fLOW かを判定して出力してい
た。
の波形整形回路AMP1 の出力信号が立ち上がるときお
よび立ち下がるときにおける第2の波形整形回路AMP
2 の出力信号の正負の極性と、第2の波形整形回路AM
P2 の出力信号が立ち上がるときおよび立ち下がるとき
における第1の波形整形回路AMP1 の出力信号の正負
の極性と基づいて行われていた。
ステムのクロック信号として供給されており、場合によ
っては、データ信号の変化点に対して位相帰還がかけら
れてPLLが構成され、上記データ信号に対して同期が
とられていた。
端子Sより入力されるデータ信号が最初に周波数変換さ
れて低い周波数の信号にされるため、集積回路化に適し
ている。また、非接触式ICカードのように、データ信
号を受信した検出コイルからカードを動作させるための
電源を取り出すように構成されている場合は、十分強力
なレベルでデータ信号が伝送されるので、ノイズによる
外乱はほとんど問題にならない。
ように、発振器OSCの発振周波数fOSC は、FSK変
調された入力信号の高い側の周波数fHIGHと低い側の周
波数fLOW とのほぼ中間に設定されなければならない。
このため、上記発振器OSCは、水晶などの固体振動素
子や発振コイル等を用いた安定な発振器であることが必
要であり、さらには、発振周波数の調整をしなければな
らないことがあるという問題があった。
1 ,MIX2 、位相シフト回路PH、第1および第2の
ローパスフィルタLPF1 ,LPF2 等のアナログ回路
が必要となるため、集積回路化を図る場合に、ロジック
回路に適したCMOSプロセスでは作りにくいという問
題もあった。
周波数の調整等を行わなくても動作を安定にできるよう
にするとともに、外部部品を用いることなく、集積回路
化しやすくすることを目的とする。例えば、非接触式I
Cカードが受信したFSK変調信号を復調し、ビット同
期またはワード同期をとって動作させることを容易にで
きるようにするためのFSK変調回路を提供することを
目的とする。
は、上記課題を解決するために、発振器を基準クロック
発生回路の1つだけにし、この基準クロック発生回路が
発生した基準クロックを異なる2つの分周比を持つ可変
分周回路に入力し、被変調信号に応じて可変分周回路の
分周比を切り替えるようにしている。この場合、被変調
信号の各ビットに対応する波数が等しくなるように分周
比の切り替えタイミングを制御することが望ましい。
に基づいて説明する。図1は、本実施形態によるFSK
変調回路の構成例を示す図である。図1において、基準
発振器(基準クロック発生回路)OSCの発振周波数は
13.6MHzである。
数13.6MHzの基準クロックは、第1の分周器(可
変分周回路)D1に供給される。上記第1の分周器D1
は、所定の制御信号に応じて16分周または17分周に
分周比を切り替えて上記基準クロックを分周する。
を受けるデータ信号(被変調信号)が格納されている。
このデータレジスタLから出力されるデータ信号は、第
1の分周器D1の分周制御端子(図示せず)に供給され
る。上記第1の分周器D1における分周比の切り替え
は、このデータ信号に基づいて行われる。上記第1の分
周器D1の出力信号は、8分周動作する第2の分周器D
2に供給されるとともに、システム全体のクロック信号
として制御回路CONTに供給される。
は、バンドパスフィルタBPFを介して出力されるとと
もに、16分周動作する第3の分周器D3に供給され
る。そして、この第3の分周器D3の出力信号は、デー
タレジスタLのクロック端子(図示せず)にデータクロ
ックとして供給される。なお、上記バンドパスフィルタ
BPFから出力される信号は、データ送信のためのアン
テナ回路(図示せず)に供給される。
とには被変調信号の供給源1が接続されている。供給源
1は、一般のマイクロコントローラ等のように、CP
U、RAM、ROMおよびインタフェース部(I/F)
等がバスによって接続されているもので構成できる。な
お、これは1つの例であって、被変調信号として“0”
および“1”の2値信号を発生させるものであれば、こ
の構成に限られないことは言うまでもない。
よるFSK変調回路の動作について説明する。まず、被
変調信号の供給源1から送信信号に応じた“0”および
“1”の2値信号がデータレジスタLに順次供給され
る。一方、基準発振器OSCより出力される基準クロッ
クは、第1の分周器D1に供給されて分周されるが、そ
の分周比は、データレジスタLから第1の分周器D1の
分周制御端子に供給されるデータ信号(制御信号)に応
じて16分周と17分周とが切り替えられる。
るための制御信号は、第1の分周器D1の出力信号を第
2の分周器D2で8分周するとともに第3の分周器D3
で16分周した信号、すなわち、第1の分周器D1の出
力信号を128分周した信号に同期して、データレジス
タLから上記第1の分周器D1に供給される。したがっ
て、各被変調信号の“0”、“1”それぞれに含まれる
波数は一定となる。
回路構成例を示す図である。すなわち、第1の分周器D
1は、5つのD型フリップフロップDFF1 〜DFF5
と2つのノア回路NOR1 〜NOR2 とを図2に示すよ
うに接続して構成される。
る制御信号が論理“H”である場合、第1のノア回路N
OR1 から出力されて第2のノア回路NOR2 の一方の
入力端子に入力される信号は論理“L”に固定されてい
る。このとき、第2のノア回路NOR2 は、他方の入力
端子に入力される信号が論理“L”の場合には反転回路
として働く。
第1のD型フリップフロップDFF1 の入力端子Dと、
第2のD型フリップフロップDFF2 の出力端子Qとを
第2のノア回路NOR2 を介して接続する(第2のノア
回路NOR2 の出力端子を第1のD型フリップフロップ
DFF1 の入力端子Dに接続し、この第1のD型フリッ
プフロップDFF1 に直列接続された第2のD型フリッ
プフロップDFF2 の出力端子Qを第2のノア回路NO
R2 の上記他方の入力端子に接続する)ことにより、4
分周回路を構成している。
プフロップDFF4 の入力端子Dと第5のD型フリップ
フロップDFF5 の反転出力端子バーQとを直接接続す
ることにより、4分周回路を構成している。そして、こ
の第4および第5のD型フリップフロップDFF4 、D
FF5 の各クロック入力端子CKに、上記第1のD型フ
リップフロップDFF1 の出力信号を供給するようにし
ている。したがって、第4のD型フリップフロップDF
F4 の反転出力端子バーQには、通常は16分周された
信号(第1のクロック信号)が得られる。
R2 の上記一方の入力端子には、第1のノア回路NOR
1 の出力信号が入力されている。また、第1のノア回路
NOR1 の入力端子には、第3のD型フリップフロップ
DFF3 の反転出力端子バーQ、第4および第5のD型
フリップフロップDFF4 、DFF5 の出力端子Q、お
よび分周制御端子Cからの信号がそれぞれ入力されてい
る。
記した全ての入力信号が論理“L”の場合に出力信号が
論理“H”となる。第1のノア回路NOR1 の出力信号
が論理“H”になると、第2のノア回路NOR2 の出力
信号は論理“L”となる。これにより、第1のノア回路
NOR1 の出力信号を1クロック期間だけ論理“H”に
変えることによって、出力のタイミングが1クロックず
れ、全体として17分周された信号(第2のクロック信
号)が得られる。
を1クロック期間だけ論理“H”に変えるタイミングに
ついて説明する。これは、分周制御端子Cから論理
“L”の制御信号が入力されている場合において、第4
および第5のD型フリップフロップDFF4 、DFF5
が共に論理“L”の信号を出力する期間である。
号は、直列接続された第1〜第3のD型フリップフロッ
プDFF1 〜DFF3 の各クロック入力端子CKに供給
されて8分周される。また、第1のD型フリップフロッ
プDFF1 の出力信号は、第4のD型フリップフロップ
DFF4 のクロック入力端子CKに供給されて分周され
る。したがって、第4のD型フリップフロップDFF4
の反転出力端子バーQには、16分周された信号が得ら
れる。
るFSK変調回路は、以上説明したような構成になって
いるため、データレジスタLより出力されるデータ信号
が“1”の場合は第1の分周器D1は16分周動作し、
データレジスタLより出力されるデータ信号が“0”の
場合は第1の分周器D1は17分周動作する。
7分周された信号は、第2の分周器D2に供給されて8
分周される。そして、この第2の分周器D2の出力信号
は、バンドパスフィルタBPFにより所定の処理が施さ
れて、FSK変調信号として出力される。バンドパスフ
ィルタBPFは、FSK変調信号として出力する信号の
波形を正弦波にして信号帯域を抑える働きをしている。
の例を図3に示す。この図3から明らかなように、本実
施形態によるFSK変調回路の出力信号の周波数は、デ
ータレジスタLより出力されるデータ信号が“1”の場
合は106.25KHzとなり、データレジスタLより
出力されるデータ信号が“0”の場合は100KHzと
なる。ただし、上記データ信号が“1”であるか“0”
であるかにかかわらず、1つのデータ信号中に含まれる
波数は共に16個である。
の出力信号を第3の分周器D3で16分周した信号が、
データレジスタLのクロック端子にデータクロックとし
て供給されるようになっているため、16サイクルの波
形を出力する度にデータレジスタLより出力されるデー
タ信号が次のデータ信号に置き変わる。
は、データ信号の内容に応じてFSK変調がかけられて
いる。また、1データ毎の一定の周波数が連続する周期
は、第3の分周器D3の分周数で決定されている。
の分周器D1にて16分周または17分周に切り替えて
分周しているので、分周数が変化する(すなわち、周波
数が変化する)ときに位相が連続している。さらに、第
1の分周器D1の出力信号をシステムのクロック信号と
して用いているため、データ処理の間にあるクロック数
は一定となっており、図1に示した例では128であ
る。
られたFSK変調信号を非接触式ICカードに適用する
と、非接触式ICカード内のFSK検波回路では、発振
周波数の調整を行うことなく動作を安定にさせることが
できるとともに、外付部品を用いることなく集積回路化
しやすくすることができ、低コスト化を図ることができ
る。
を発生するための回路としての発振器を1つだけ設け、
この基準クロック発生回路により発生される基準クロッ
クを異なる2つの分周比を持つ可変分周回路に入力し、
上記可変分周回路の分周比を被変調信号に応じて切り替
えるようにしたので、被変調信号の内容に応じて異なる
周波数(分周比)で正確にFSK変調することができ、
しかも分周比の変わり目で信号の位相が連続するような
FSK変調信号を発生することができる。このため、上
記FSK変調信号を復調するFSK検波回路では、発振
周波数の調整を行うことなく動作を安定にさせることが
できるとともに、ミキサ回路や位相シフト回路などのア
ナログ回路や外付部品を用いなくても済むので、集積回
路化しやすくすることができ、低コスト化を図ることが
できる。
成例を示す図である。
構成例を示す図である。
より出力されるFSK変調信号の例を示す図である。
可能な可変分周器) D2 第2の分周器(8分周器) D3 第3の分周器(16分周器) L データレジスタ BPF バンドパスフィルタ CONT 制御回路 1 被変調信号の供給源 DFF1 〜DFF5 第1〜第5のD型フリップフロッ
プ NOR1 〜NOR2 第1〜第2のノア回路 C 分周制御端子
Claims (2)
- 【請求項1】 基準クロック発生回路と、 前記基準クロック発生回路から出力される基準クロック
を制御信号に応じて分周比を切り替えて分周することに
より、第1のクロック信号および前記第1のクロック信
号とは異なる周波数の第2のクロック信号を位相が連続
するように選択的に切り替えて発生する可変分周回路
と、 被変調信号に応じた前記制御信号を格納するデータレジ
スタと、 前記可変分周回路の出力信号を分周し、その分周信号に
基づいて、前記データレジスタから前記可変分周回路へ
前記制御信号を供給するタイミングを決定する周波数切
り替えタイミング制御手段とを備えたことを特徴とする
FSK変調回路。 - 【請求項2】 請求項1に記載のFSK変調回路におい
て、 前記周波数切り替えタイミング制御手段は、前記被変調
信号を構成する各ビットに対応する波数が等しくなるよ
うに分周比の切り替えタイミングを制御することを特徴
とするFSK変調回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35181995A JP3319931B2 (ja) | 1995-12-27 | 1995-12-27 | Fsk変調回路 |
US08/770,305 US5789991A (en) | 1995-12-27 | 1996-12-20 | FSK modulating and demodulating apparatus wherein each binary data is represented by same number of cycles of modulated signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35181995A JP3319931B2 (ja) | 1995-12-27 | 1995-12-27 | Fsk変調回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09186727A true JPH09186727A (ja) | 1997-07-15 |
JP3319931B2 JP3319931B2 (ja) | 2002-09-03 |
Family
ID=18419828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35181995A Expired - Fee Related JP3319931B2 (ja) | 1995-12-27 | 1995-12-27 | Fsk変調回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5789991A (ja) |
JP (1) | JP3319931B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6397276B1 (en) * | 1999-03-29 | 2002-05-28 | Eugene Rzyski | Data transmission by an alternating-frequency analog signal |
US7804913B2 (en) * | 2003-01-27 | 2010-09-28 | Xg Technology, Inc. | Integer cycle frequency hopping modulation for the radio frequency transmission of high speed data |
US20040196910A1 (en) * | 2003-01-27 | 2004-10-07 | Xg Technology, Llc | Integer cycle frequency hopping modulation for the radio frequency transmission of high speed data |
US7349488B1 (en) * | 2003-04-10 | 2008-03-25 | Xilinx, Inc. | Frequency shift keying signaling for integrated circuits |
EP1649656B1 (en) * | 2003-06-24 | 2014-03-12 | Xg Technology, Inc. | Tri-state integer cycle modulation |
US20060009170A1 (en) * | 2004-07-07 | 2006-01-12 | Xg Technology, Llc | Numerical control of sideband energy and modulation compression method for the radio frequency transmission of high speed data |
DE102005041455A1 (de) * | 2005-08-31 | 2007-03-15 | Abb Patent Gmbh | Automatisierungstechnische Einrichtung |
DE102005043481A1 (de) * | 2005-09-13 | 2007-03-15 | Abb Patent Gmbh | Automatisierungstechnische Einrichtung |
DE102005043482A1 (de) * | 2005-09-13 | 2007-03-15 | Abb Patent Gmbh | Automatisierungstechnische Einrichtung |
DE102005043485A1 (de) * | 2005-09-13 | 2007-03-15 | Abb Patent Gmbh | Automatisierungstechnische Einrichtung |
US9860093B2 (en) * | 2010-03-18 | 2018-01-02 | Pepper+Fuchs Gmbh | Frequency shift keying modulation and demodulation |
US9454171B2 (en) | 2015-01-07 | 2016-09-27 | Delphi Technologies, Inc. | Validation circuit for reference voltage shifted data |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3614639A (en) * | 1969-07-30 | 1971-10-19 | Ibm | Fsk digital demodulator with majority decision filtering |
IT1037127B (it) * | 1975-03-18 | 1979-11-10 | Sits Soc It Telecom Siemens | Demodulatore di onde modulate in frequenza |
JPS58194410A (ja) * | 1982-05-07 | 1983-11-12 | Hitachi Ltd | 周波数変調装置 |
JPS63200652A (ja) * | 1987-02-16 | 1988-08-18 | Matsushita Electric Ind Co Ltd | Fsk受信機 |
-
1995
- 1995-12-27 JP JP35181995A patent/JP3319931B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-20 US US08/770,305 patent/US5789991A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3319931B2 (ja) | 2002-09-03 |
US5789991A (en) | 1998-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5809876B2 (ja) | 低速ダイレクトコンバージョン方式fsk無線周波数信号受信機 | |
JPH09186727A (ja) | Fsk変調回路 | |
JPS5853808B2 (ja) | 可変速度クロツク信号回収回路 | |
US6040738A (en) | Direct conversion receiver using single reference clock signal | |
US6240147B1 (en) | Auto frequency control apparatus | |
US5369790A (en) | Radio receiver | |
US5727019A (en) | Digital modem | |
US4656431A (en) | Digital frequency discriminator | |
JPH0645930A (ja) | 周波数シンセサイザ | |
US5745004A (en) | FPLL with third multiplier in an AC path in the FPLL | |
US4547751A (en) | System for frequency modulation | |
JPH09261019A (ja) | 同期回路 | |
JP3296139B2 (ja) | Fsk検波回路 | |
JP3518582B2 (ja) | Pll回路及び同回路を利用したfsk復調装置 | |
JP2829548B2 (ja) | ローカル信号発生回路 | |
JP2940220B2 (ja) | Fsk変調器 | |
JPH1132359A (ja) | ページャ | |
JPH09224057A (ja) | Fsk変調回路 | |
JPH07183924A (ja) | 自動周波数制御回路 | |
JP2516250B2 (ja) | 90度移相器 | |
JPH0141250Y2 (ja) | ||
JPH08107428A (ja) | 自動周波数制御装置 | |
JPH0846549A (ja) | 周波数ホッピングスペクトル拡散通信方式の送受信機 | |
JPH08139767A (ja) | Fsk変調方式 | |
JPH0846651A (ja) | Fsk変調方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |