JPH09261046A - Ｐｌｌ周波数シンセサイザ - Google Patents
Ｐｌｌ周波数シンセサイザInfo
- Publication number
- JPH09261046A JPH09261046A JP8063332A JP6333296A JPH09261046A JP H09261046 A JPH09261046 A JP H09261046A JP 8063332 A JP8063332 A JP 8063332A JP 6333296 A JP6333296 A JP 6333296A JP H09261046 A JPH09261046 A JP H09261046A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- comparison
- phase difference
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】ロックアップタイムを短縮し、チューニングス
ピードの高速化を図る。 【解決手段】分周器15は周波数信号fvを分周した信号fp
1 を出力し、分周器18は信号S1を分周器15と同一の分周
比で分周した信号fp2 を出力する。ロック検出器23は基
準信号fr及び信号fp2 に基づいて信号fr，fp2 の位相の
ロックを検出し信号LDを出力する。マルチプレクサ24は
信号LDに基づいて信号fp1 又はfp2 を選択し信号fpとし
て出力する。位相比較器21は信号fr，fpに基づいて位相
差信号φR，φP を出力し、Ｃ／Ｐ回路25は信号φR ，
φP に基づく電圧信号Doを出力する。ＶＣＯ27は信号Do
に基づく制御電圧信号ＶT の電圧値に応じた信号fvを出
力する。位相比較器22は信号fr，fpの位相差に基づく位
相差信号φP1を出力する。ＡＮＤ回路28は信号fvを分周
器18に供給する回路であり、信号φP1が出力されている
時間だけ信号fvを無効化する。
ピードの高速化を図る。 【解決手段】分周器15は周波数信号fvを分周した信号fp
1 を出力し、分周器18は信号S1を分周器15と同一の分周
比で分周した信号fp2 を出力する。ロック検出器23は基
準信号fr及び信号fp2 に基づいて信号fr，fp2 の位相の
ロックを検出し信号LDを出力する。マルチプレクサ24は
信号LDに基づいて信号fp1 又はfp2 を選択し信号fpとし
て出力する。位相比較器21は信号fr，fpに基づいて位相
差信号φR，φP を出力し、Ｃ／Ｐ回路25は信号φR ，
φP に基づく電圧信号Doを出力する。ＶＣＯ27は信号Do
に基づく制御電圧信号ＶT の電圧値に応じた信号fvを出
力する。位相比較器22は信号fr，fpの位相差に基づく位
相差信号φP1を出力する。ＡＮＤ回路28は信号fvを分周
器18に供給する回路であり、信号φP1が出力されている
時間だけ信号fvを無効化する。
Description
【０００１】
【発明の属する技術分野】本発明は、設定周波数に対し
て出力信号の周波数を常に一致させるように動作するＰ
ＬＬ周波数シンセサイザ及びその駆動方法に関する。
て出力信号の周波数を常に一致させるように動作するＰ
ＬＬ周波数シンセサイザ及びその駆動方法に関する。
【０００２】近年、携帯電話、コードレス電話等の移動
体通信機器にはＰＬＬ周波数シンセサイザが多く用いら
れている。このような移動体通信機器ではその使用形態
が広がってきたり、使用者が増大している。これに伴
い、セル半径の縮小（小ゾーン化）や周波数の時間的有
効利用のための時分割処理等の事情から、ＰＬＬ周波数
シンセサイザはチューニングスピードの高速化を望まれ
ている。そのため、ＰＬＬ周波数シンセサイザのロック
アップタイムを短縮する必要がある。
体通信機器にはＰＬＬ周波数シンセサイザが多く用いら
れている。このような移動体通信機器ではその使用形態
が広がってきたり、使用者が増大している。これに伴
い、セル半径の縮小（小ゾーン化）や周波数の時間的有
効利用のための時分割処理等の事情から、ＰＬＬ周波数
シンセサイザはチューニングスピードの高速化を望まれ
ている。そのため、ＰＬＬ周波数シンセサイザのロック
アップタイムを短縮する必要がある。
【０００３】
【従来の技術】図７は従来のＰＬＬ周波数シンセサイザ
１００を示す。基準分周器１０１は図示しない水晶発振
器から出力される所定周波数の発振信号ＣＬＫを基準信
号ｆｒに分周し、その基準信号ｆｒを位相比較器１０３
に出力する。比較分周器１０２は電圧制御発振器（ＶＣ
Ｏ）１０６から出力される周波数信号ｆｖを比較信号ｆ
ｐに分周し、その比較信号ｆｐを位相比較器１０３に出
力する。
１００を示す。基準分周器１０１は図示しない水晶発振
器から出力される所定周波数の発振信号ＣＬＫを基準信
号ｆｒに分周し、その基準信号ｆｒを位相比較器１０３
に出力する。比較分周器１０２は電圧制御発振器（ＶＣ
Ｏ）１０６から出力される周波数信号ｆｖを比較信号ｆ
ｐに分周し、その比較信号ｆｐを位相比較器１０３に出
力する。
【０００４】位相比較器１０３は基準信号ｆｒと比較信
号ｆｐとの位相を比較し、その比較結果に基づく第１の
位相差信号φＲ及び第２の位相差信号φＰをチャージポ
ンプ（Ｃ／Ｐ）回路１０４に出力する。
号ｆｐとの位相を比較し、その比較結果に基づく第１の
位相差信号φＲ及び第２の位相差信号φＰをチャージポ
ンプ（Ｃ／Ｐ）回路１０４に出力する。
【０００５】Ｃ／Ｐ回路１０４は第１及び第２の位相差
信号φＲ，φＰに基づく電圧信号Ｄｏをローパスフィル
タ（ＬＰＦ）１０５に出力する。ＬＰＦ１０５は、電圧
信号Ｄｏを平滑化することにより高周波成分を除去した
制御電圧信号ＶT をＶＣＯ１０６に出力する。
信号φＲ，φＰに基づく電圧信号Ｄｏをローパスフィル
タ（ＬＰＦ）１０５に出力する。ＬＰＦ１０５は、電圧
信号Ｄｏを平滑化することにより高周波成分を除去した
制御電圧信号ＶT をＶＣＯ１０６に出力する。
【０００６】そして、ＶＣＯ１０６はこの制御電圧信号
ＶT の電圧値に応じた周波数信号ｆｖを出力し、この周
波数信号ｆｖは比較分周器１０２に帰還される。いま、
周波数信号ｆｖの周波数が設定周波数に一致している状
態において、設定周波数が新たな値に切り換えられる
と、上記のような動作が繰り返し実行されることによっ
て、図８に示すようにＬＰＦ１０５の制御電圧信号ＶT
の過渡状態が確認される。制御電圧信号ＶT は例えば収
束電圧ＶT1を中心にオーバーシュート及びアンダーシュ
ートを繰り返し、ロックアップタイムＴ１で収束電圧Ｖ
T1に収束する。その結果、ＶＣＯ１０６の周波数信号ｆ
ｖは最終的に新たな設定周波数にロックされる。
ＶT の電圧値に応じた周波数信号ｆｖを出力し、この周
波数信号ｆｖは比較分周器１０２に帰還される。いま、
周波数信号ｆｖの周波数が設定周波数に一致している状
態において、設定周波数が新たな値に切り換えられる
と、上記のような動作が繰り返し実行されることによっ
て、図８に示すようにＬＰＦ１０５の制御電圧信号ＶT
の過渡状態が確認される。制御電圧信号ＶT は例えば収
束電圧ＶT1を中心にオーバーシュート及びアンダーシュ
ートを繰り返し、ロックアップタイムＴ１で収束電圧Ｖ
T1に収束する。その結果、ＶＣＯ１０６の周波数信号ｆ
ｖは最終的に新たな設定周波数にロックされる。
【０００７】
【発明が解決しようとする課題】ところが、従来のＰＬ
Ｌ周波数シンセサイザ１００では、制御電圧信号ＶT が
オーバーシュート及びアンダーシュートを繰り返すた
め、収束電圧ＶT1に収束するまでに要するロックアップ
タイムＴ１は長時間となってしまい、よって、ＰＬＬ周
波数シンセサイザのチューニングスピードの高速化を図
ることができないという問題がある。
Ｌ周波数シンセサイザ１００では、制御電圧信号ＶT が
オーバーシュート及びアンダーシュートを繰り返すた
め、収束電圧ＶT1に収束するまでに要するロックアップ
タイムＴ１は長時間となってしまい、よって、ＰＬＬ周
波数シンセサイザのチューニングスピードの高速化を図
ることができないという問題がある。
【０００８】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、制御電圧信号のリンギ
ングを抑制することによりロックアップタイムを短縮
し、チューニングスピードの高速化を図ることができる
ＰＬＬ周波数シンセサイザを提供することにある。
れたものであって、その目的は、制御電圧信号のリンギ
ングを抑制することによりロックアップタイムを短縮
し、チューニングスピードの高速化を図ることができる
ＰＬＬ周波数シンセサイザを提供することにある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、請求項１の発明は、外部からの設定周波数と出力す
る周波数信号の周波数とを一致させるようにしたＰＬＬ
周波数シンセサイザであって、周波数信号を分周するこ
とにより第１の比較信号を出力する第１の比較分周器
と、供給される信号を第１の比較分周器の分周比と同一
の分周比にて分周することにより第２の比較信号を出力
する第２の比較分周器と、所定の周波数の基準信号と第
２の比較信号との周波数が一致していないときには第１
の比較信号を選択し、該基準信号と第２の比較信号の周
波数が一致したときには第２の比較信号を選択し、その
選択した信号を比較信号として出力する選択回路と、基
準信号と選択回路から出力される比較信号との位相差に
応じた周波数信号を出力する発振器と、周波数信号を第
２の比較分周器に供給するための回路であって、基準信
号と第２の比較信号との位相差分の時間だけ周波数信号
を無効化する信号供給回路とを設けた。
め、請求項１の発明は、外部からの設定周波数と出力す
る周波数信号の周波数とを一致させるようにしたＰＬＬ
周波数シンセサイザであって、周波数信号を分周するこ
とにより第１の比較信号を出力する第１の比較分周器
と、供給される信号を第１の比較分周器の分周比と同一
の分周比にて分周することにより第２の比較信号を出力
する第２の比較分周器と、所定の周波数の基準信号と第
２の比較信号との周波数が一致していないときには第１
の比較信号を選択し、該基準信号と第２の比較信号の周
波数が一致したときには第２の比較信号を選択し、その
選択した信号を比較信号として出力する選択回路と、基
準信号と選択回路から出力される比較信号との位相差に
応じた周波数信号を出力する発振器と、周波数信号を第
２の比較分周器に供給するための回路であって、基準信
号と第２の比較信号との位相差分の時間だけ周波数信号
を無効化する信号供給回路とを設けた。
【００１０】請求項２の発明は、周波数信号を分周する
ことにより第１の比較信号を出力する第１の比較分周器
と、供給される信号を第１の比較分周器の分周比と同一
の分周比にて分周することにより第２の比較信号を出力
する第２の比較分周器と、所定の周波数の基準信号と第
２の比較信号とに基づいて周波数信号の周波数が設定周
波数と一致したかどうかを検出するためのロック検出器
と、第１の比較信号及び第２の比較信号を入力し、ロッ
ク検出器によってロックが検出されていないときには第
１の比較信号を選択し、ロックが検出されたときには第
２の比較信号を選択し、その選択した信号を比較信号と
して出力する選択回路と、基準信号と選択回路から出力
される比較信号とを入力し、基準信号及び比較信号に基
づいて第１の位相差信号及び第２の位相差信号を出力す
る第１の位相比較器と、第１及び第２の位相差信号に基
づく電圧信号を出力するチャージポンプ回路と、電圧信
号に基づく制御電圧信号の電圧値に応じた周波数信号を
出力する電圧制御発振器と、基準信号と第２の比較信号
とを入力し、基準信号及び第２の比較信号の位相差に基
づいて第３の位相差信号及び第４の位相差信号を出力す
る第２の位相比較器と、周波数信号を第２の比較分周器
に供給するための回路であって、第４の位相差信号が出
力されている時間だけ周波数信号を無効化する信号供給
手段とを設けた。
ことにより第１の比較信号を出力する第１の比較分周器
と、供給される信号を第１の比較分周器の分周比と同一
の分周比にて分周することにより第２の比較信号を出力
する第２の比較分周器と、所定の周波数の基準信号と第
２の比較信号とに基づいて周波数信号の周波数が設定周
波数と一致したかどうかを検出するためのロック検出器
と、第１の比較信号及び第２の比較信号を入力し、ロッ
ク検出器によってロックが検出されていないときには第
１の比較信号を選択し、ロックが検出されたときには第
２の比較信号を選択し、その選択した信号を比較信号と
して出力する選択回路と、基準信号と選択回路から出力
される比較信号とを入力し、基準信号及び比較信号に基
づいて第１の位相差信号及び第２の位相差信号を出力す
る第１の位相比較器と、第１及び第２の位相差信号に基
づく電圧信号を出力するチャージポンプ回路と、電圧信
号に基づく制御電圧信号の電圧値に応じた周波数信号を
出力する電圧制御発振器と、基準信号と第２の比較信号
とを入力し、基準信号及び第２の比較信号の位相差に基
づいて第３の位相差信号及び第４の位相差信号を出力す
る第２の位相比較器と、周波数信号を第２の比較分周器
に供給するための回路であって、第４の位相差信号が出
力されている時間だけ周波数信号を無効化する信号供給
手段とを設けた。
【００１１】請求項３の発明は、所定の周波数の発振信
号を分周することにより第１の基準信号を出力する第１
の基準分周器と、供給される信号を第１の基準分周器の
分周比と同一の分周比にて分周することにより第２の基
準信号を出力する第２の基準分周器と、周波数信号を分
周することにより比較信号を出力する比較分周器と、第
２の基準信号の周波数と比較信号の周波数とが一致して
いないときは第１の基準信号を選択し、第２の基準信号
の周波数と比較信号の周波数とが一致したときには第２
の基準信号を選択し、その選択した信号を基準信号とし
て出力する選択回路と、選択回路から出力される基準信
号と比較信号との位相差に応じた周波数信号を出力する
発振器と、発振信号を第２の基準分周器に供給するため
の回路であって、第２の基準信号と比較信号との位相差
分の時間だけ発振信号を無効化する信号供給回路とを設
けた。
号を分周することにより第１の基準信号を出力する第１
の基準分周器と、供給される信号を第１の基準分周器の
分周比と同一の分周比にて分周することにより第２の基
準信号を出力する第２の基準分周器と、周波数信号を分
周することにより比較信号を出力する比較分周器と、第
２の基準信号の周波数と比較信号の周波数とが一致して
いないときは第１の基準信号を選択し、第２の基準信号
の周波数と比較信号の周波数とが一致したときには第２
の基準信号を選択し、その選択した信号を基準信号とし
て出力する選択回路と、選択回路から出力される基準信
号と比較信号との位相差に応じた周波数信号を出力する
発振器と、発振信号を第２の基準分周器に供給するため
の回路であって、第２の基準信号と比較信号との位相差
分の時間だけ発振信号を無効化する信号供給回路とを設
けた。
【００１２】請求項４の発明は、所定の周波数の発振信
号を分周することにより第１の基準信号を出力する第１
の基準分周器と、供給される信号を第１の基準分周器の
分周比と同一の分周比にて分周することにより第２の基
準信号を出力する第２の基準分周器と、周波数信号を分
周することにより比較信号を出力する比較分周器と、第
２の基準信号と比較信号とに基づいて周波数信号の周波
数が設定周波数と一致したかどうかを検出するためのロ
ック検出器と、第１の基準信号及び第２の基準信号を入
力し、ロック検出器によってロックが検出されていない
ときには第１の基準信号を選択し、ロックが検出された
ときには第２の基準信号を選択し、その選択した信号を
基準信号として出力する選択回路と、選択回路から出力
される基準信号と比較信号とを入力し、基準信号及び比
較信号に基づいて第１の位相差信号φＲ及び第２の位相
差信号φＰを出力する第１の位相比較器と、第１及び第
２の位相差信号に基づく電圧信号を出力するチャージポ
ンプ回路と、電圧信号に基づく制御電圧信号の電圧値に
応じた周波数信号を出力する電圧制御発振器と、第２の
基準信号と比較信号とを入力し、第２の基準信号及び比
較信号の位相差に基づいて第３の位相差信号φＲ１及び
第４の位相差信号φＰ１を出力する第２の位相比較器
と、発振信号を第２の基準分周器に供給するための回路
であって、第３の位相差信号が出力されている時間だけ
発振信号を無効化する信号供給回路とを設けた。
号を分周することにより第１の基準信号を出力する第１
の基準分周器と、供給される信号を第１の基準分周器の
分周比と同一の分周比にて分周することにより第２の基
準信号を出力する第２の基準分周器と、周波数信号を分
周することにより比較信号を出力する比較分周器と、第
２の基準信号と比較信号とに基づいて周波数信号の周波
数が設定周波数と一致したかどうかを検出するためのロ
ック検出器と、第１の基準信号及び第２の基準信号を入
力し、ロック検出器によってロックが検出されていない
ときには第１の基準信号を選択し、ロックが検出された
ときには第２の基準信号を選択し、その選択した信号を
基準信号として出力する選択回路と、選択回路から出力
される基準信号と比較信号とを入力し、基準信号及び比
較信号に基づいて第１の位相差信号φＲ及び第２の位相
差信号φＰを出力する第１の位相比較器と、第１及び第
２の位相差信号に基づく電圧信号を出力するチャージポ
ンプ回路と、電圧信号に基づく制御電圧信号の電圧値に
応じた周波数信号を出力する電圧制御発振器と、第２の
基準信号と比較信号とを入力し、第２の基準信号及び比
較信号の位相差に基づいて第３の位相差信号φＲ１及び
第４の位相差信号φＰ１を出力する第２の位相比較器
と、発振信号を第２の基準分周器に供給するための回路
であって、第３の位相差信号が出力されている時間だけ
発振信号を無効化する信号供給回路とを設けた。
【００１３】請求項５の発明は、ロック検出器を、第３
の位相差信号及び第４の位相差信号に基づいて周波数信
号の周波数が設定周波数と一致したかどうかを検出する
ものとした。
の位相差信号及び第４の位相差信号に基づいて周波数信
号の周波数が設定周波数と一致したかどうかを検出する
ものとした。
【００１４】（作用）請求項１の発明によれば、基準信
号の位相と第２の比較信号の位相との間に位相差がある
場合には第１の比較信号が選択されて比較信号として出
力される。基準信号の周波数と比較信号の周波数とがほ
ぼ一致した場合には、第２の比較分周器に供給される信
号は周波数信号を基準信号と第２の比較信号との位相差
分の時間だけ無効化したものとなるため、第２の比較信
号の位相と基準信号の位相とをほぼ一致させることがで
きる。すると、第２の比較信号が選択されて比較信号と
して出力されるため、周波数信号は設定周波数に高速で
ロックアップされる。
号の位相と第２の比較信号の位相との間に位相差がある
場合には第１の比較信号が選択されて比較信号として出
力される。基準信号の周波数と比較信号の周波数とがほ
ぼ一致した場合には、第２の比較分周器に供給される信
号は周波数信号を基準信号と第２の比較信号との位相差
分の時間だけ無効化したものとなるため、第２の比較信
号の位相と基準信号の位相とをほぼ一致させることがで
きる。すると、第２の比較信号が選択されて比較信号と
して出力されるため、周波数信号は設定周波数に高速で
ロックアップされる。
【００１５】請求項２の発明によれば、基準信号の位相
と第２の比較信号の位相との間に位相差がある場合には
第１の比較信号が選択されて比較信号として第１の位相
比較器に出力される。基準信号の周波数と比較信号の周
波数とがほぼ一致した場合には、第２の比較分周器に供
給される信号は周波数信号を第４の位相差信号の出力時
間だけ無効化したものとなるため、第２の比較信号の位
相と基準信号の位相とをほぼ一致させることができる。
そのため、第２の比較信号が選択されて比較信号として
第１の位相比較器に出力され、制御電圧信号は直ちに新
たな電圧に収束し、制御電圧信号のリンギングが抑制さ
れてロックアップタイムが短縮し、チューニングスピー
ドが高速化される。
と第２の比較信号の位相との間に位相差がある場合には
第１の比較信号が選択されて比較信号として第１の位相
比較器に出力される。基準信号の周波数と比較信号の周
波数とがほぼ一致した場合には、第２の比較分周器に供
給される信号は周波数信号を第４の位相差信号の出力時
間だけ無効化したものとなるため、第２の比較信号の位
相と基準信号の位相とをほぼ一致させることができる。
そのため、第２の比較信号が選択されて比較信号として
第１の位相比較器に出力され、制御電圧信号は直ちに新
たな電圧に収束し、制御電圧信号のリンギングが抑制さ
れてロックアップタイムが短縮し、チューニングスピー
ドが高速化される。
【００１６】請求項３の発明によれば、第２の基準信号
の位相と比較信号の位相との間に位相差がある場合には
第１の基準信号が選択されて基準信号として出力され
る。基準信号の周波数と比較信号の周波数とがほぼ一致
した場合には、第２の基準分周器に供給される信号は発
振信号を第２の基準信号と比較信号との位相差分の時間
だけ無効化したものとなるため、第２の基準信号の位相
と比較信号の位相とをほぼ一致させることができる。す
ると、第２の基準信号が選択されて基準信号として出力
されるため、周波数信号は設定周波数に高速でロックア
ップされる。
の位相と比較信号の位相との間に位相差がある場合には
第１の基準信号が選択されて基準信号として出力され
る。基準信号の周波数と比較信号の周波数とがほぼ一致
した場合には、第２の基準分周器に供給される信号は発
振信号を第２の基準信号と比較信号との位相差分の時間
だけ無効化したものとなるため、第２の基準信号の位相
と比較信号の位相とをほぼ一致させることができる。す
ると、第２の基準信号が選択されて基準信号として出力
されるため、周波数信号は設定周波数に高速でロックア
ップされる。
【００１７】請求項４の発明によれば、第２の基準信号
の位相と比較信号の位相との間に位相差がある場合には
第１の基準信号が選択されて基準信号として第１の位相
比較器に出力される。基準信号の周波数と比較信号の周
波数とがほぼ一致した場合には、第２の基準分周器に供
給される信号は発振信号を第３の位相差信号の出力時間
だけ無効化したものとなるため、第２の基準信号の位相
と比較信号の位相とをほぼ一致させることができる。そ
のため、第２の基準信号が選択されて基準信号として第
１の位相比較器に出力され、制御電圧信号は直ちに新た
な電圧に収束し、制御電圧信号のリンギングが抑制され
てロックアップタイムが短縮し、チューニングスピード
が高速化される。
の位相と比較信号の位相との間に位相差がある場合には
第１の基準信号が選択されて基準信号として第１の位相
比較器に出力される。基準信号の周波数と比較信号の周
波数とがほぼ一致した場合には、第２の基準分周器に供
給される信号は発振信号を第３の位相差信号の出力時間
だけ無効化したものとなるため、第２の基準信号の位相
と比較信号の位相とをほぼ一致させることができる。そ
のため、第２の基準信号が選択されて基準信号として第
１の位相比較器に出力され、制御電圧信号は直ちに新た
な電圧に収束し、制御電圧信号のリンギングが抑制され
てロックアップタイムが短縮し、チューニングスピード
が高速化される。
【００１８】請求項５の発明によれば、第３及び第４の
位相差信号に基づいて、周波数信号の周波数が設定周波
数と一致したかどうかが容易に検出される。
位相差信号に基づいて、周波数信号の周波数が設定周波
数と一致したかどうかが容易に検出される。
【００１９】
［第１の実施の形態］以下、本発明を具体化した第１の
形態のＰＬＬ周波数シンセサイザを図１〜図３に従って
説明する。
形態のＰＬＬ周波数シンセサイザを図１〜図３に従って
説明する。
【００２０】図１は本形態のＰＬＬ周波数シンセサイザ
１０を示す。ＰＬＬ周波数シンセサイザ１０は水晶発振
器１１、基準分周器１２、分周比設定器１３、第１及び
第２の比較分周器１５，１８、第１及び第２の位相比較
器２１，２２、ロック検出器２３、選択回路としてのマ
ルチプレクサ２４、チャージポンプ（Ｃ／Ｐ）回路２
５、ローパスフィルタ（ＬＰＦ）２６、電圧制御発振器
（ＶＣＯ）２７及び信号供給手段としての２入力ＡＮＤ
回路２８を備える。
１０を示す。ＰＬＬ周波数シンセサイザ１０は水晶発振
器１１、基準分周器１２、分周比設定器１３、第１及び
第２の比較分周器１５，１８、第１及び第２の位相比較
器２１，２２、ロック検出器２３、選択回路としてのマ
ルチプレクサ２４、チャージポンプ（Ｃ／Ｐ）回路２
５、ローパスフィルタ（ＬＰＦ）２６、電圧制御発振器
（ＶＣＯ）２７及び信号供給手段としての２入力ＡＮＤ
回路２８を備える。
【００２１】水晶発振器１１は水晶振動子の発振に基づ
く固有周波数の発振信号ＣＬＫを基準分周器１２に出力
する。基準分周器１２は分周比設定器１３からの分周比
設定信号ＤＦを入力しており、この分周比設定信号ＤＦ
によって分周比が設定される。基準分周器１２は発振信
号ＣＬＫをその設定された分周比で分周することにより
基準信号ｆｒを生成し、同基準信号ｆｒを第１及び第２
の位相比較器２１，２２に出力する。
く固有周波数の発振信号ＣＬＫを基準分周器１２に出力
する。基準分周器１２は分周比設定器１３からの分周比
設定信号ＤＦを入力しており、この分周比設定信号ＤＦ
によって分周比が設定される。基準分周器１２は発振信
号ＣＬＫをその設定された分周比で分周することにより
基準信号ｆｒを生成し、同基準信号ｆｒを第１及び第２
の位相比較器２１，２２に出力する。
【００２２】第１の比較分周器１５はプリスケーラ１６
とメインカウンタ１７とを備える。プリスケーラ１６は
ＶＣＯ２７から出力される周波数信号ｆｖを直接入力
し、周波数信号ｆｖを分周した分周信号ＰＤ１をメイン
カウンタ１７に出力する。
とメインカウンタ１７とを備える。プリスケーラ１６は
ＶＣＯ２７から出力される周波数信号ｆｖを直接入力
し、周波数信号ｆｖを分周した分周信号ＰＤ１をメイン
カウンタ１７に出力する。
【００２３】メインカウンタ１７は分周比設定器１３か
らの分周比設定信号ＤＦを入力しており、この分周比設
定信号ＤＦによって分周比が設定される。メインカウン
タ１７は、分周信号ＰＤ１をその設定された分周比で分
周することにより第１の比較信号ｆｐ１を生成し、同比
較信号ｆｐ１をマルチプレクサ２７に出力する。
らの分周比設定信号ＤＦを入力しており、この分周比設
定信号ＤＦによって分周比が設定される。メインカウン
タ１７は、分周信号ＰＤ１をその設定された分周比で分
周することにより第１の比較信号ｆｐ１を生成し、同比
較信号ｆｐ１をマルチプレクサ２７に出力する。
【００２４】第２の比較分周器１８はプリスケーラ１９
とメインカウンタ２０とを備える。プリスケーラ１９の
分周比は前記プリスケーラ１６の分周比と同一に設定さ
れており、プリスケーラ１９はＡＮＤ回路２８の出力信
号Ｓ１を分周した分周信号ＰＤ２をメインカウンタ２０
に出力する。
とメインカウンタ２０とを備える。プリスケーラ１９の
分周比は前記プリスケーラ１６の分周比と同一に設定さ
れており、プリスケーラ１９はＡＮＤ回路２８の出力信
号Ｓ１を分周した分周信号ＰＤ２をメインカウンタ２０
に出力する。
【００２５】メインカウンタ２０は分周比設定器１３か
らの分周比設定信号ＤＦを入力しており、メインカウン
タ２０の分周比は分周比設定信号ＤＦによって前記メイ
ンカウンタ１７の分周比と同一に設定される。メインカ
ウンタ２０は、分周信号ＰＤ２をその設定された分周比
で分周することにより第２の比較信号ｆｐ２を生成し、
同比較信号ｆｐ２をマルチプレクサ２７及び第２の位相
比較器２２に出力する。
らの分周比設定信号ＤＦを入力しており、メインカウン
タ２０の分周比は分周比設定信号ＤＦによって前記メイ
ンカウンタ１７の分周比と同一に設定される。メインカ
ウンタ２０は、分周信号ＰＤ２をその設定された分周比
で分周することにより第２の比較信号ｆｐ２を生成し、
同比較信号ｆｐ２をマルチプレクサ２７及び第２の位相
比較器２２に出力する。
【００２６】第２の位相比較器２２は前記基準信号ｆｒ
及び第２の比較信号ｆｐ２を入力する。位相比較器２２
は両信号ｆｒ，ｆｐ２の位相を比較し、両信号ｆｒ，ｆ
ｐ２の位相差に応じてＬレベルのパルスであり、そのパ
ルス幅が増減する第３及び第４の位相差信号φＲ１，φ
Ｐ１を出力する。
及び第２の比較信号ｆｐ２を入力する。位相比較器２２
は両信号ｆｒ，ｆｐ２の位相を比較し、両信号ｆｒ，ｆ
ｐ２の位相差に応じてＬレベルのパルスであり、そのパ
ルス幅が増減する第３及び第４の位相差信号φＲ１，φ
Ｐ１を出力する。
【００２７】ロック検出器２３は基準信号ｆｒ及び第２
の比較信号ｆｐ２に基づいて基準信号ｆｒ及び第２の比
較信号ｆｐ２の位相が一致（ロック）したかどうか、す
なわち、周波数信号ｆｖの周波数が設定周波数と一致し
たかどうかを検出し、その検出信号ＬＤを制御信号とし
てマルチプレクサ２４に出力する。このロック検出器２
３は高速に動作するバイポーラトランジスタにて構成さ
れており、位相差信号φＲ１，φＰ１の位相がロックし
たかどうかを高速に検出することができる。本形態にお
いて、第３及び第４の位相差信号φＲ１，φＰ１の位相
が不一致であると、ロック検出器２３はＬレベルの検出
信号ＬＤを出力する。逆に、第３及び第４の位相差信号
φＲ１，φＰ１の位相が一致すると、ロック検出器２３
はＨレベルの検出信号ＬＤを出力する。
の比較信号ｆｐ２に基づいて基準信号ｆｒ及び第２の比
較信号ｆｐ２の位相が一致（ロック）したかどうか、す
なわち、周波数信号ｆｖの周波数が設定周波数と一致し
たかどうかを検出し、その検出信号ＬＤを制御信号とし
てマルチプレクサ２４に出力する。このロック検出器２
３は高速に動作するバイポーラトランジスタにて構成さ
れており、位相差信号φＲ１，φＰ１の位相がロックし
たかどうかを高速に検出することができる。本形態にお
いて、第３及び第４の位相差信号φＲ１，φＰ１の位相
が不一致であると、ロック検出器２３はＬレベルの検出
信号ＬＤを出力する。逆に、第３及び第４の位相差信号
φＲ１，φＰ１の位相が一致すると、ロック検出器２３
はＨレベルの検出信号ＬＤを出力する。
【００２８】マルチプレクサ２４は検出信号ＬＤに基づ
いて、第１及び第２の比較信号ｆｐ１，ｆｐ２のいずれ
か一方を選択し、その選択した信号を比較信号ｆｐとし
て第１の位相比較器２１に出力する。本形態において
は、検出信号ＬＤがＬレベルであると、第１の比較信号
ｆｐ１が選択されて比較信号ｆｐとして出力される。逆
に、検出信号ＬＤがＨレベルであると、第２の比較信号
ｆｐ２が選択されて比較信号ｆｐとして出力される。
いて、第１及び第２の比較信号ｆｐ１，ｆｐ２のいずれ
か一方を選択し、その選択した信号を比較信号ｆｐとし
て第１の位相比較器２１に出力する。本形態において
は、検出信号ＬＤがＬレベルであると、第１の比較信号
ｆｐ１が選択されて比較信号ｆｐとして出力される。逆
に、検出信号ＬＤがＨレベルであると、第２の比較信号
ｆｐ２が選択されて比較信号ｆｐとして出力される。
【００２９】第１の位相比較器２１は、前記基準信号ｆ
ｒと前記マルチプレクサ２４の比較信号ｆｐを入力す
る。位相比較器２１は両信号ｆｒ，ｆｐの位相を比較
し、両信号ｆｒ，ｆｐの位相差に応じてＬレベルのパル
スであり、そのパルス幅が増減する第１及び第２の位相
差信号φＲ，φＰを出力する。
ｒと前記マルチプレクサ２４の比較信号ｆｐを入力す
る。位相比較器２１は両信号ｆｒ，ｆｐの位相を比較
し、両信号ｆｒ，ｆｐの位相差に応じてＬレベルのパル
スであり、そのパルス幅が増減する第１及び第２の位相
差信号φＲ，φＰを出力する。
【００３０】Ｃ／Ｐ回路２５は第１及び第２の位相差信
号φＲ，φＰに基づいた電圧信号ＤｏをＬＰＦ２６に出
力する。この電圧信号Ｄｏは直流成分にパルス成分が含
まれたものである。ＬＰＦ２６は電圧信号Ｄｏを平滑し
て高周波成分を除去した制御電圧信号ＶT をＶＣＯ２７
に出力する。
号φＲ，φＰに基づいた電圧信号ＤｏをＬＰＦ２６に出
力する。この電圧信号Ｄｏは直流成分にパルス成分が含
まれたものである。ＬＰＦ２６は電圧信号Ｄｏを平滑し
て高周波成分を除去した制御電圧信号ＶT をＶＣＯ２７
に出力する。
【００３１】ＶＣＯ２７は制御電圧信号ＶT の電圧値に
応じた周波数の周波数信号ｆｖを出力信号として出力す
るとともに、周波数信号ｆｖを第１の比較分周器１５に
も帰還させる。
応じた周波数の周波数信号ｆｖを出力信号として出力す
るとともに、周波数信号ｆｖを第１の比較分周器１５に
も帰還させる。
【００３２】ＡＮＤ回路２８は前記位相比較器２２の第
４の位相差信号φＰ１を入力するとともに、周波数信号
ｆｖを入力する。ＡＮＤ回路２８は位相差信号φＰ１が
Ｈレベルのときには周波数信号ｆｖを信号Ｓ１として前
記第２の比較分周器１８に供給する。また、ＡＮＤ回路
２８は位相差信号φＰ１がＬレベルのときにはそのＬレ
ベルの時間ＴＤ１だけ周波数信号ｆｖを無効化すること
によってＬレベルの信号Ｓ１を出力する。ＡＮＤ回路２
８は高速に動作するバイポーラトランジスタにて構成さ
れており、第４の位相差信号φＰ１に高速に応答して周
波数信号ｆｖの供給又は無効化を高速で行うことができ
る。
４の位相差信号φＰ１を入力するとともに、周波数信号
ｆｖを入力する。ＡＮＤ回路２８は位相差信号φＰ１が
Ｈレベルのときには周波数信号ｆｖを信号Ｓ１として前
記第２の比較分周器１８に供給する。また、ＡＮＤ回路
２８は位相差信号φＰ１がＬレベルのときにはそのＬレ
ベルの時間ＴＤ１だけ周波数信号ｆｖを無効化すること
によってＬレベルの信号Ｓ１を出力する。ＡＮＤ回路２
８は高速に動作するバイポーラトランジスタにて構成さ
れており、第４の位相差信号φＰ１に高速に応答して周
波数信号ｆｖの供給又は無効化を高速で行うことができ
る。
【００３３】次に上記のように構成されたＰＬＬ周波数
シンセサイザ１０の作用を説明する。いま、周波数信号
ｆｖの周波数が設定周波数に一致している状態におい
て、設定周波数を新たな値に切り換えるために分周比設
定器１３からの分周比設定信号ＤＦによって基準分周器
１２又はメインカウンタ１７，２０の分周比が新たな値
に切り換えられる。
シンセサイザ１０の作用を説明する。いま、周波数信号
ｆｖの周波数が設定周波数に一致している状態におい
て、設定周波数を新たな値に切り換えるために分周比設
定器１３からの分周比設定信号ＤＦによって基準分周器
１２又はメインカウンタ１７，２０の分周比が新たな値
に切り換えられる。
【００３４】すると、周波数が切り換えられた直後には
基準信号ｆｒの位相と第１及び第２の比較信号ｆｐ１，
ｆｐ２の位相との間には位相差が存在するとともに、基
準信号ｆｒの周波数と第１及び第２の比較信号ｆｐ１，
ｆｐ２の周波数との間には周波数差が存在する。
基準信号ｆｒの位相と第１及び第２の比較信号ｆｐ１，
ｆｐ２の位相との間には位相差が存在するとともに、基
準信号ｆｒの周波数と第１及び第２の比較信号ｆｐ１，
ｆｐ２の周波数との間には周波数差が存在する。
【００３５】そのため、第２の位相比較器２２は基準信
号ｆｒと第２の比較信号ｆｐ２との位相差に応じて位相
差信号φＲ１又はφＰ１を出力し、ロック検出器２３か
らはＬレベルの検出信号ＬＤが出力される。Ｌレベルの
検出信号ＬＤに基づいてマルチプレクサ２４からは第１
の比較信号ｆｐ１が選択されて比較信号ｆｐとして出力
される。
号ｆｒと第２の比較信号ｆｐ２との位相差に応じて位相
差信号φＲ１又はφＰ１を出力し、ロック検出器２３か
らはＬレベルの検出信号ＬＤが出力される。Ｌレベルの
検出信号ＬＤに基づいてマルチプレクサ２４からは第１
の比較信号ｆｐ１が選択されて比較信号ｆｐとして出力
される。
【００３６】第１の位相比較器２１によって基準信号ｆ
ｒと比較信号ｆｐ（＝ｆｐ１）の位相差に応じたパルス
幅の第１及び第２の位相差信号φＲ，φＰが出力され、
Ｃ／Ｐ回路２５から両位相差信号φＲ，φＰに基づいた
電圧信号Ｄｏが出力される。ＬＰＦ２６からは電圧信号
Ｄｏを平滑した制御電圧信号ＶT が出力され、このとき
の制御電圧信号ＶT の電圧値に応じた周波数の周波数信
号ｆｖが出力される。
ｒと比較信号ｆｐ（＝ｆｐ１）の位相差に応じたパルス
幅の第１及び第２の位相差信号φＲ，φＰが出力され、
Ｃ／Ｐ回路２５から両位相差信号φＲ，φＰに基づいた
電圧信号Ｄｏが出力される。ＬＰＦ２６からは電圧信号
Ｄｏを平滑した制御電圧信号ＶT が出力され、このとき
の制御電圧信号ＶT の電圧値に応じた周波数の周波数信
号ｆｖが出力される。
【００３７】時間の経過に伴って、図３に示すように、
制御電圧信号ＶT の電圧が収束電圧ＶT1に接近して到達
する。このときには、基準信号ｆｒの周波数と比較信号
ｆｐ（＝ｆｐ１）の周波数はほぼ一致しているが、基準
信号ｆｒの位相と比較信号ｆｐ（＝ｆｐ１）の位相は一
致していない。
制御電圧信号ＶT の電圧が収束電圧ＶT1に接近して到達
する。このときには、基準信号ｆｒの周波数と比較信号
ｆｐ（＝ｆｐ１）の周波数はほぼ一致しているが、基準
信号ｆｒの位相と比較信号ｆｐ（＝ｆｐ１）の位相は一
致していない。
【００３８】このとき、図２に示すように、基準信号ｆ
ｒの位相と第２の比較信号ｆｐ２の位相との位相差に基
づいて時間ＴＤ１のパルス幅を有する第４の位相差信号
φＰ１が出力される。従って、第２の比較分周器１８に
は周波数信号ｆｖを時間ＴＤ１だけ無効化した信号Ｓ１
が供給される。そのため、第２の比較信号ｆｐ２のパル
スは、周波数信号ｆｖを無効化しない場合と比較して時
間ＴＤ１だけ遅れて出力され、基準信号ｆｒのパルスの
位相と第２の比較信号ｆｐ２のパルスの位相とがほぼ一
致する。
ｒの位相と第２の比較信号ｆｐ２の位相との位相差に基
づいて時間ＴＤ１のパルス幅を有する第４の位相差信号
φＰ１が出力される。従って、第２の比較分周器１８に
は周波数信号ｆｖを時間ＴＤ１だけ無効化した信号Ｓ１
が供給される。そのため、第２の比較信号ｆｐ２のパル
スは、周波数信号ｆｖを無効化しない場合と比較して時
間ＴＤ１だけ遅れて出力され、基準信号ｆｒのパルスの
位相と第２の比較信号ｆｐ２のパルスの位相とがほぼ一
致する。
【００３９】そのため、第２の位相比較器２２からはＬ
レベルの第３及び第４の位相差信号φＲ１，Ｐ１が出力
されなくなり、ロック検出器２３からはＨレベルの検出
信号ＬＤが出力される。Ｈレベルの検出信号ＬＤに基づ
いてマルチプレクサ２４からは第２の比較信号ｆｐ２が
選択されて比較信号ｆｐとして出力される。
レベルの第３及び第４の位相差信号φＲ１，Ｐ１が出力
されなくなり、ロック検出器２３からはＨレベルの検出
信号ＬＤが出力される。Ｈレベルの検出信号ＬＤに基づ
いてマルチプレクサ２４からは第２の比較信号ｆｐ２が
選択されて比較信号ｆｐとして出力される。
【００４０】このとき、既に第２の比較信号ｆｐ２の位
相と基準信号ｆｒの位相とが一致しているため、位相比
較器２１からはＬレベルの第１及び第２の位相差信号φ
Ｒ，φＰは出力されない。従って、図３に示すように制
御電圧信号ＶT は直ちに新たな設定周波数に対応する収
束電圧ＶT1に収束し、ロックアップタイムＴ２にて周波
数信号ｆｖの周波数切り換えが完了する。
相と基準信号ｆｒの位相とが一致しているため、位相比
較器２１からはＬレベルの第１及び第２の位相差信号φ
Ｒ，φＰは出力されない。従って、図３に示すように制
御電圧信号ＶT は直ちに新たな設定周波数に対応する収
束電圧ＶT1に収束し、ロックアップタイムＴ２にて周波
数信号ｆｖの周波数切り換えが完了する。
【００４１】さて、本実施の形態は、以下の効果があ
る。 （１）本形態のＰＬＬ周波数シンセサイザ１０では、基
準信号ｆｒの位相と第２の比較信号ｆｐ２の位相との間
に位相差がある場合には第１の比較信号ｆｐ１を選択し
て位相比較器２１に出力する。基準信号ｆｒの周波数と
比較信号ｆｐ（ｆｐ１，ｆｐ２）の周波数とがほぼ一致
した場合には、比較分周器１８に供給される信号Ｓ１
（周波数信号ｆｖ）を位相差信号φＰ１の出力時間ＴＤ
１だけ無効化することにより、第２の比較信号ｆｐ２の
パルスの位相を基準信号ｆｒのパルスの位相とほぼ一致
させることができる。そして、第２の比較信号ｆｐ２を
選択して位相比較器２１に出力するようにしているた
め、制御電圧信号ＶT は直ちに新たな電圧ＶT1に収束
し、制御電圧信号ＶT のリンギングを抑制してロックア
ップタイムを短縮し、チューニングスピードの高速化を
図ることができる。
る。 （１）本形態のＰＬＬ周波数シンセサイザ１０では、基
準信号ｆｒの位相と第２の比較信号ｆｐ２の位相との間
に位相差がある場合には第１の比較信号ｆｐ１を選択し
て位相比較器２１に出力する。基準信号ｆｒの周波数と
比較信号ｆｐ（ｆｐ１，ｆｐ２）の周波数とがほぼ一致
した場合には、比較分周器１８に供給される信号Ｓ１
（周波数信号ｆｖ）を位相差信号φＰ１の出力時間ＴＤ
１だけ無効化することにより、第２の比較信号ｆｐ２の
パルスの位相を基準信号ｆｒのパルスの位相とほぼ一致
させることができる。そして、第２の比較信号ｆｐ２を
選択して位相比較器２１に出力するようにしているた
め、制御電圧信号ＶT は直ちに新たな電圧ＶT1に収束
し、制御電圧信号ＶT のリンギングを抑制してロックア
ップタイムを短縮し、チューニングスピードの高速化を
図ることができる。
【００４２】（２）本形態では、ロック検出器２３は高
速に動作するバイポーラトランジスタにて構成されてい
るので、第３及び第４の位相差信号φＲ１，φＰ１の位
相がロックしたかどうかを高速に検出することができ
る。
速に動作するバイポーラトランジスタにて構成されてい
るので、第３及び第４の位相差信号φＲ１，φＰ１の位
相がロックしたかどうかを高速に検出することができ
る。
【００４３】（３）本形態では、ＡＮＤ回路２８は高速
に動作するバイポーラトランジスタにて構成されている
ので、第４の位相差信号φＰ１に高速に応答して第２の
比較分周器１８への周波数信号ｆｖの供給又は無効化を
高速で行うことができる。
に動作するバイポーラトランジスタにて構成されている
ので、第４の位相差信号φＰ１に高速に応答して第２の
比較分周器１８への周波数信号ｆｖの供給又は無効化を
高速で行うことができる。
【００４４】［第２の実施の形態］次に、第２の形態の
ＰＬＬ周波数シンセサイザを図４，図５に従って説明す
る。なお、重複説明を避けるため、図１において説明し
たものと同じ要素については、同じ参照番号が付されて
いる。
ＰＬＬ周波数シンセサイザを図４，図５に従って説明す
る。なお、重複説明を避けるため、図１において説明し
たものと同じ要素については、同じ参照番号が付されて
いる。
【００４５】図４は本形態のＰＬＬ周波数シンセサイザ
３０を示す。ＰＬＬ周波数シンセサイザ３０は水晶発振
器１１、第１及び第２の基準分周器３１，３２、分周比
設定器１３、比較分周器３３、第１及び第２の位相比較
器２１，３６、ロック検出器２３、選択回路としてのマ
ルチプレクサ３７、Ｃ／Ｐ回路２５、ＬＰＦ２６、電圧
制御発振器ＶＣＯ２７及び信号供給手段としての２入力
ＡＮＤ回路３８を備える。
３０を示す。ＰＬＬ周波数シンセサイザ３０は水晶発振
器１１、第１及び第２の基準分周器３１，３２、分周比
設定器１３、比較分周器３３、第１及び第２の位相比較
器２１，３６、ロック検出器２３、選択回路としてのマ
ルチプレクサ３７、Ｃ／Ｐ回路２５、ＬＰＦ２６、電圧
制御発振器ＶＣＯ２７及び信号供給手段としての２入力
ＡＮＤ回路３８を備える。
【００４６】第１の基準分周器３１は分周比設定器１３
からの分周比設定信号ＤＦを入力しており、この分周比
設定信号ＤＦによって分周比が設定される。基準分周器
３１は発振信号ＣＬＫを直接入力し、発振信号ＣＬＫを
その設定された分周比で分周することにより第１の基準
信号ｆｒ１を生成し、同基準信号ｆｒ１をマルチプレク
サ３７に出力する。
からの分周比設定信号ＤＦを入力しており、この分周比
設定信号ＤＦによって分周比が設定される。基準分周器
３１は発振信号ＣＬＫを直接入力し、発振信号ＣＬＫを
その設定された分周比で分周することにより第１の基準
信号ｆｒ１を生成し、同基準信号ｆｒ１をマルチプレク
サ３７に出力する。
【００４７】第２の基準分周器３２は分周比設定器１３
からの分周比設定信号ＤＦを入力しており、その分周比
は分周比設定信号ＤＦによって前記第１の基準分周器３
１の分周比と同一に設定される。基準分周器３２はＡＮ
Ｄ回路３８の出力信号Ｓ２をその設定された分周比で分
周することにより第２の基準信号ｆｒ２を生成し、同基
準信号ｆｒ２をマルチプレクサ３７に出力する。
からの分周比設定信号ＤＦを入力しており、その分周比
は分周比設定信号ＤＦによって前記第１の基準分周器３
１の分周比と同一に設定される。基準分周器３２はＡＮ
Ｄ回路３８の出力信号Ｓ２をその設定された分周比で分
周することにより第２の基準信号ｆｒ２を生成し、同基
準信号ｆｒ２をマルチプレクサ３７に出力する。
【００４８】比較分周器３３はプリスケーラ３４とメイ
ンカウンタ３５とを備える。プリスケーラ３４はＶＣＯ
２７から出力される周波数信号ｆｖを入力し、周波数信
号ｆｖを分周した分周信号ＰＤ１をメインカウンタ３５
に出力する。
ンカウンタ３５とを備える。プリスケーラ３４はＶＣＯ
２７から出力される周波数信号ｆｖを入力し、周波数信
号ｆｖを分周した分周信号ＰＤ１をメインカウンタ３５
に出力する。
【００４９】メインカウンタ３５は分周比設定器１３か
らの分周比設定信号ＤＦを入力しており、この分周比設
定信号ＤＦによって分周比が設定される。メインカウン
タ３５は、分周信号ＰＤ１をその設定された分周比で分
周することにより比較信号ｆｐを生成し、同比較信号ｆ
ｐを第１及び第２の位相比較器２１，３６に出力する。
らの分周比設定信号ＤＦを入力しており、この分周比設
定信号ＤＦによって分周比が設定される。メインカウン
タ３５は、分周信号ＰＤ１をその設定された分周比で分
周することにより比較信号ｆｐを生成し、同比較信号ｆ
ｐを第１及び第２の位相比較器２１，３６に出力する。
【００５０】第２の位相比較器３６は前記第２の基準信
号ｆｒ２及び比較信号ｆｐを入力する。位相比較器３６
は両信号ｆｒ２，ｆｐの位相を比較し、両信号ｆｒ２，
ｆｐの位相差に応じてＬレベルのパルスであり、そのパ
ルス幅が増減する第３及び第４の位相差信号φＲ１，φ
Ｐ１を出力する。
号ｆｒ２及び比較信号ｆｐを入力する。位相比較器３６
は両信号ｆｒ２，ｆｐの位相を比較し、両信号ｆｒ２，
ｆｐの位相差に応じてＬレベルのパルスであり、そのパ
ルス幅が増減する第３及び第４の位相差信号φＲ１，φ
Ｐ１を出力する。
【００５１】ロック検出器２３は第２の基準信号ｆｒ２
及び比較信号ｆｐに基づいて第２の基準信号ｆｒ２及び
比較信号ｆｐの位相が一致（ロック）したかどうか、す
なわち、周波数信号ｆｖの周波数が設定周波数と一致し
たかどうかを検出し、その検出信号ＬＤを制御信号とし
てマルチプレクサ３７に出力する。本形態においても、
ロック検出器２３は第３及び第４の位相差信号φＲ１，
φＰ１の位相が不一致であるとＬレベルの検出信号ＬＤ
を出力し、逆に、第３及び第４の位相差信号φＲ１，φ
Ｐ１の位相が一致するとＨレベルの検出信号ＬＤを出力
する。
及び比較信号ｆｐに基づいて第２の基準信号ｆｒ２及び
比較信号ｆｐの位相が一致（ロック）したかどうか、す
なわち、周波数信号ｆｖの周波数が設定周波数と一致し
たかどうかを検出し、その検出信号ＬＤを制御信号とし
てマルチプレクサ３７に出力する。本形態においても、
ロック検出器２３は第３及び第４の位相差信号φＲ１，
φＰ１の位相が不一致であるとＬレベルの検出信号ＬＤ
を出力し、逆に、第３及び第４の位相差信号φＲ１，φ
Ｐ１の位相が一致するとＨレベルの検出信号ＬＤを出力
する。
【００５２】マルチプレクサ３７は検出信号ＬＤに基づ
いて、第１及び第２の基準信号ｆｒ１，ｆｒ２のいずれ
か一方を選択し、その選択した信号を基準信号ｆｒとし
て第１の位相比較器２１に出力する。本形態において
は、検出信号ＬＤがＬレベルであると、第１の基準信号
ｆｒ１が選択されて基準信号ｆｒとして出力される。逆
に、検出信号ＬＤがＨレベルであると、第２の基準信号
ｆｒ２が選択されて基準信号ｆｒとして出力される。
いて、第１及び第２の基準信号ｆｒ１，ｆｒ２のいずれ
か一方を選択し、その選択した信号を基準信号ｆｒとし
て第１の位相比較器２１に出力する。本形態において
は、検出信号ＬＤがＬレベルであると、第１の基準信号
ｆｒ１が選択されて基準信号ｆｒとして出力される。逆
に、検出信号ＬＤがＨレベルであると、第２の基準信号
ｆｒ２が選択されて基準信号ｆｒとして出力される。
【００５３】ＡＮＤ回路３８は前記位相比較器３６の第
３の位相差信号φＰ１を入力するとともに、発振信号Ｃ
ＬＫを入力する。ＡＮＤ回路３８は位相差信号φＲ１が
Ｈレベルのときには発振信号ＣＬＫを信号Ｓ２として前
記第２の基準分周器３２に供給する。また、ＡＮＤ回路
３８は位相差信号φＲ１がＬレベルのときにはそのＬレ
ベルの時間ＴＤ２だけ発振信号ＣＬＫを無効化すること
によってＬレベルの信号Ｓ２を出力する。ＡＮＤ回路３
８は高速に動作するバイポーラトランジスタにて構成さ
れており、第３の位相差信号φＲ１に高速に応答して発
振信号ＣＬＫの供給又は無効化を高速で行うことができ
る。
３の位相差信号φＰ１を入力するとともに、発振信号Ｃ
ＬＫを入力する。ＡＮＤ回路３８は位相差信号φＲ１が
Ｈレベルのときには発振信号ＣＬＫを信号Ｓ２として前
記第２の基準分周器３２に供給する。また、ＡＮＤ回路
３８は位相差信号φＲ１がＬレベルのときにはそのＬレ
ベルの時間ＴＤ２だけ発振信号ＣＬＫを無効化すること
によってＬレベルの信号Ｓ２を出力する。ＡＮＤ回路３
８は高速に動作するバイポーラトランジスタにて構成さ
れており、第３の位相差信号φＲ１に高速に応答して発
振信号ＣＬＫの供給又は無効化を高速で行うことができ
る。
【００５４】次に上記のように構成されたＰＬＬ周波数
シンセサイザ３０の作用を説明する。いま、周波数信号
ｆｖの周波数が設定周波数に一致している状態におい
て、設定周波数を新たな値に切り換えるために分周比設
定器１３からの分周比設定信号ＤＦによって第１及び第
２の基準分周器３１，３２又はメインカウンタ３５の分
周比が新たな値に切り換えられる。
シンセサイザ３０の作用を説明する。いま、周波数信号
ｆｖの周波数が設定周波数に一致している状態におい
て、設定周波数を新たな値に切り換えるために分周比設
定器１３からの分周比設定信号ＤＦによって第１及び第
２の基準分周器３１，３２又はメインカウンタ３５の分
周比が新たな値に切り換えられる。
【００５５】すると、周波数が切り換えられた直後には
第１及び第２の基準信号ｆｒ１，ｆｒ２の位相と比較信
号ｆｐの位相との間には位相差が存在するとともに、第
１及び第２の基準信号ｆｒ１，ｆｒ２の周波数と比較信
号ｆｐの周波数との間には周波数差が存在する。
第１及び第２の基準信号ｆｒ１，ｆｒ２の位相と比較信
号ｆｐの位相との間には位相差が存在するとともに、第
１及び第２の基準信号ｆｒ１，ｆｒ２の周波数と比較信
号ｆｐの周波数との間には周波数差が存在する。
【００５６】そのため、第２の位相比較器３６は第２の
基準信号ｆｒ２と比較信号ｆｐとの位相差に応じて位相
差信号φＲ１又はφＰ１を出力し、ロック検出器２３か
らはＬレベルの検出信号ＬＤが出力される。Ｌレベルの
検出信号ＬＤに基づいてマルチプレクサ３７からは第１
の基準信号ｆｒ１が選択されて基準信号ｆｒとして出力
される。
基準信号ｆｒ２と比較信号ｆｐとの位相差に応じて位相
差信号φＲ１又はφＰ１を出力し、ロック検出器２３か
らはＬレベルの検出信号ＬＤが出力される。Ｌレベルの
検出信号ＬＤに基づいてマルチプレクサ３７からは第１
の基準信号ｆｒ１が選択されて基準信号ｆｒとして出力
される。
【００５７】第１の位相比較器２１によって基準信号ｆ
ｒ（＝ｆｒ１）と比較信号ｆｐの位相差に応じたパルス
幅の第１及び第２の位相差信号φＲ，φＰが出力され、
Ｃ／Ｐ回路２５から両位相差信号φＲ，φＰに基づいた
電圧信号Ｄｏが出力される。ＬＰＦ２６からは電圧信号
Ｄｏを平滑した制御電圧信号ＶT が出力され、このとき
の制御電圧信号ＶT の電圧値に応じた周波数の周波数信
号ｆｖが出力される。
ｒ（＝ｆｒ１）と比較信号ｆｐの位相差に応じたパルス
幅の第１及び第２の位相差信号φＲ，φＰが出力され、
Ｃ／Ｐ回路２５から両位相差信号φＲ，φＰに基づいた
電圧信号Ｄｏが出力される。ＬＰＦ２６からは電圧信号
Ｄｏを平滑した制御電圧信号ＶT が出力され、このとき
の制御電圧信号ＶT の電圧値に応じた周波数の周波数信
号ｆｖが出力される。
【００５８】時間の経過に伴って、制御電圧信号ＶT の
電圧が収束電圧に接近して到達する。このときには、基
準信号ｆｒ（＝ｆｒ１）の周波数と比較信号ｆｐの周波
数はほぼ一致しているが、基準信号ｆｒ（＝ｆｒ１）の
位相と比較信号ｆｐの位相は一致していない。
電圧が収束電圧に接近して到達する。このときには、基
準信号ｆｒ（＝ｆｒ１）の周波数と比較信号ｆｐの周波
数はほぼ一致しているが、基準信号ｆｒ（＝ｆｒ１）の
位相と比較信号ｆｐの位相は一致していない。
【００５９】このとき、図５に示すように、第２の基準
信号ｆｒ２の位相と比較信号ｆｐの位相との位相差に基
づいて時間ＴＤ２のパルス幅を有する第３の位相差信号
φＲ１が出力される。従って、第２の基準分周器３２に
は発振信号ＣＬＫを時間ＴＤ２だけ無効化した信号Ｓ２
が供給される。そのため、第２の基準信号ｆｒ２のパル
スは、発振信号ＣＬＫを無効化しない場合と比較して時
間ＴＤ２だけ遅れて出力され、第２の基準信号ｆｒ２の
パルスの位相と比較信号ｆｐのパルスの位相とがほぼ一
致する。
信号ｆｒ２の位相と比較信号ｆｐの位相との位相差に基
づいて時間ＴＤ２のパルス幅を有する第３の位相差信号
φＲ１が出力される。従って、第２の基準分周器３２に
は発振信号ＣＬＫを時間ＴＤ２だけ無効化した信号Ｓ２
が供給される。そのため、第２の基準信号ｆｒ２のパル
スは、発振信号ＣＬＫを無効化しない場合と比較して時
間ＴＤ２だけ遅れて出力され、第２の基準信号ｆｒ２の
パルスの位相と比較信号ｆｐのパルスの位相とがほぼ一
致する。
【００６０】そのため、第２の位相比較器３６からはＬ
レベルの第３及び第４の位相差信号φＲ１，Ｐ１が出力
されなくなり、ロック検出器２３からはＨレベルの検出
信号ＬＤが出力される。Ｈレベルの検出信号ＬＤに基づ
いてマルチプレクサ３７からは第２の基準信号ｆｒ２が
選択されて基準信号ｆｒとして出力される。
レベルの第３及び第４の位相差信号φＲ１，Ｐ１が出力
されなくなり、ロック検出器２３からはＨレベルの検出
信号ＬＤが出力される。Ｈレベルの検出信号ＬＤに基づ
いてマルチプレクサ３７からは第２の基準信号ｆｒ２が
選択されて基準信号ｆｒとして出力される。
【００６１】このとき、既に第２の基準信号ｆｒ２の位
相と比較信号ｆｐの位相とが一致しているため、位相比
較器２１からはＬレベルの第１及び第２の位相差信号φ
Ｒ，φＰは出力されない。従って、制御電圧信号ＶT は
直ちに新たな設定周波数に対応する収束電圧に収束し、
周波数信号ｆｖの周波数切り換えが完了する。
相と比較信号ｆｐの位相とが一致しているため、位相比
較器２１からはＬレベルの第１及び第２の位相差信号φ
Ｒ，φＰは出力されない。従って、制御電圧信号ＶT は
直ちに新たな設定周波数に対応する収束電圧に収束し、
周波数信号ｆｖの周波数切り換えが完了する。
【００６２】さて、本実施の形態は、以下の効果があ
る。 （１）本形態のＰＬＬ周波数シンセサイザ３０では、第
２の基準信号ｆｒ２の位相と比較信号ｆｐの位相との間
に位相差がある場合には第１の基準信号ｆｒ１を選択し
て位相比較器２１に出力する。基準信号ｆｒ（ｆｒ１，
ｆｒ２）の周波数と比較信号ｆｐの周波数とがほぼ一致
した場合には、基準分周器３２に供給される信号Ｓ２
（発振信号ＣＬＫ）を位相差信号φＲ１の出力時間ＴＤ
２だけ無効化することにより、第２の基準信号ｆｒ２の
パルスの位相を比較信号ｆｐのパルスの位相とほぼ一致
させることができる。そして、第２の基準信号ｆｒ２を
選択して位相比較器２１に出力するようにしているた
め、制御電圧信号ＶT は直ちに新たな収束電圧に収束
し、制御電圧信号ＶT のリンギングを抑制してロックア
ップタイムを短縮し、チューニングスピードの高速化を
図ることができる。
る。 （１）本形態のＰＬＬ周波数シンセサイザ３０では、第
２の基準信号ｆｒ２の位相と比較信号ｆｐの位相との間
に位相差がある場合には第１の基準信号ｆｒ１を選択し
て位相比較器２１に出力する。基準信号ｆｒ（ｆｒ１，
ｆｒ２）の周波数と比較信号ｆｐの周波数とがほぼ一致
した場合には、基準分周器３２に供給される信号Ｓ２
（発振信号ＣＬＫ）を位相差信号φＲ１の出力時間ＴＤ
２だけ無効化することにより、第２の基準信号ｆｒ２の
パルスの位相を比較信号ｆｐのパルスの位相とほぼ一致
させることができる。そして、第２の基準信号ｆｒ２を
選択して位相比較器２１に出力するようにしているた
め、制御電圧信号ＶT は直ちに新たな収束電圧に収束
し、制御電圧信号ＶT のリンギングを抑制してロックア
ップタイムを短縮し、チューニングスピードの高速化を
図ることができる。
【００６３】（２）本形態では、ＡＮＤ回路３８は高速
に動作するバイポーラトランジスタにて構成されている
ので、第３の位相差信号φＲ１に高速に応答して第２の
基準分周器３２への発振信号ＣＬＫの供給又は無効化を
高速で行うことができる。
に動作するバイポーラトランジスタにて構成されている
ので、第３の位相差信号φＲ１に高速に応答して第２の
基準分周器３２への発振信号ＣＬＫの供給又は無効化を
高速で行うことができる。
【００６４】［第３の実施の形態］次に、第３の形態の
ＰＬＬ周波数シンセサイザを図６に従って説明する。な
お、重複説明を避けるため、図１において説明したもの
と同じ要素については、同じ参照番号が付されている。
また、前述したＰＬＬ周波数シンセサイザ１０との相違
点を中心に説明する。
ＰＬＬ周波数シンセサイザを図６に従って説明する。な
お、重複説明を避けるため、図１において説明したもの
と同じ要素については、同じ参照番号が付されている。
また、前述したＰＬＬ周波数シンセサイザ１０との相違
点を中心に説明する。
【００６５】本形態のＰＬＬ周波数シンセサイザ４０
は、前記第１及び第２の比較分周器１５，１８に代え
て、パルススワロウ方式の第１及び第２の比較分周器４
１，４２を用いている点においてのみ、前記ＰＬＬ周波
数シンセサイザ１０の構成と異なり、その他の構成は同
一である。
は、前記第１及び第２の比較分周器１５，１８に代え
て、パルススワロウ方式の第１及び第２の比較分周器４
１，４２を用いている点においてのみ、前記ＰＬＬ周波
数シンセサイザ１０の構成と異なり、その他の構成は同
一である。
【００６６】第１の比較分周器４１はプリスケーラ４
２、メインカウンタ４３及びスワロウカウンタ４４を備
える。プリスケーラ４２はスワロウカウンタ４４のモジ
ュール信号ＭＤ１のレベルに基づいて前記周波数信号ｆ
ｖを分周比Ｐ及び分周比（Ｐ＋Ｘ）にて分周する２モジ
ュラス動作を行う。なお、分周比Ｘは正の整数又は負の
整数である。また、分周比Ｐは正の整数であり、分周比
Ｐは前記分周比設定器１３の分周比設定信号ＤＦによっ
て変更可能である。プリスケーラ４２は前記周波数信号
ｆｖを入力し、周波数信号ｆｖの周波数を分周比Ｐと分
周比（Ｐ＋Ｘ）とで分周した分周信号ＰＤ１をメインカ
ウンタ４３及びスワロウカウンタ４４に出力する。
２、メインカウンタ４３及びスワロウカウンタ４４を備
える。プリスケーラ４２はスワロウカウンタ４４のモジ
ュール信号ＭＤ１のレベルに基づいて前記周波数信号ｆ
ｖを分周比Ｐ及び分周比（Ｐ＋Ｘ）にて分周する２モジ
ュラス動作を行う。なお、分周比Ｘは正の整数又は負の
整数である。また、分周比Ｐは正の整数であり、分周比
Ｐは前記分周比設定器１３の分周比設定信号ＤＦによっ
て変更可能である。プリスケーラ４２は前記周波数信号
ｆｖを入力し、周波数信号ｆｖの周波数を分周比Ｐと分
周比（Ｐ＋Ｘ）とで分周した分周信号ＰＤ１をメインカ
ウンタ４３及びスワロウカウンタ４４に出力する。
【００６７】メインカウンタ４３はプリスケーラ４２の
分周信号ＰＤ１を入力する。メインカウンタ４３は前記
分周比設定器１３の分周比設定信号ＤＦによって分周比
Ｎを任意に設定可能であり、分周信号ＰＤ１を設定され
た分周比Ｎで分周することにより第１の比較信号ｆｐ１
を生成し、同比較信号ｆｐ１をマルチプレクサ２４に出
力する。
分周信号ＰＤ１を入力する。メインカウンタ４３は前記
分周比設定器１３の分周比設定信号ＤＦによって分周比
Ｎを任意に設定可能であり、分周信号ＰＤ１を設定され
た分周比Ｎで分周することにより第１の比較信号ｆｐ１
を生成し、同比較信号ｆｐ１をマルチプレクサ２４に出
力する。
【００６８】スワロウカウンタ４４はプリスケーラ４２
のモジュラス動作の切り換えを制御するためのモジュー
ル信号ＭＤ１をプリスケーラ４２に出力する。スワロウ
カウンタ４４は分周比設定信号ＤＦによって分周比Ａ
（正の整数）を任意に設定可能である。スワロウカウン
タ４４は分周信号ＰＤ１のＡ個のパルスをカウントする
まではＬレベルのモジュール信号ＭＤ１を出力し、プリ
スケーラ４２を分周比（Ｐ＋Ｘ）で動作させる。スワロ
ウカウンタ４４は分周信号ＰＤ１のＡ（正の整数）個の
パルスをカウントするとカウント動作を停止するととも
に、Ｈレベルのモジュール信号ＭＤ１を出力し、プリス
ケーラ４２を分周比Ｐで動作させる。
のモジュラス動作の切り換えを制御するためのモジュー
ル信号ＭＤ１をプリスケーラ４２に出力する。スワロウ
カウンタ４４は分周比設定信号ＤＦによって分周比Ａ
（正の整数）を任意に設定可能である。スワロウカウン
タ４４は分周信号ＰＤ１のＡ個のパルスをカウントする
まではＬレベルのモジュール信号ＭＤ１を出力し、プリ
スケーラ４２を分周比（Ｐ＋Ｘ）で動作させる。スワロ
ウカウンタ４４は分周信号ＰＤ１のＡ（正の整数）個の
パルスをカウントするとカウント動作を停止するととも
に、Ｈレベルのモジュール信号ＭＤ１を出力し、プリス
ケーラ４２を分周比Ｐで動作させる。
【００６９】すなわち、第１の比較分周器４１では、メ
インカウンタ４３が分周信号ＰＤ１をＮ分周する間にス
ワロウカウンタ４４が分周信号ＰＤ１のＡ個のパルスを
カウントする。従って、第１の比較分周器４１の分周比
ＤＲは、ＤＲ＝Ｐ×Ｎ＋Ａ×Ｘ＝Ｐ×（Ｎ−Ａ）＋（Ｐ
＋Ｘ）×Ａとなる。
インカウンタ４３が分周信号ＰＤ１をＮ分周する間にス
ワロウカウンタ４４が分周信号ＰＤ１のＡ個のパルスを
カウントする。従って、第１の比較分周器４１の分周比
ＤＲは、ＤＲ＝Ｐ×Ｎ＋Ａ×Ｘ＝Ｐ×（Ｎ−Ａ）＋（Ｐ
＋Ｘ）×Ａとなる。
【００７０】第２の比較分周器４５も前記と同様のプリ
スケーラ４６、メインカウンタ４７及びスワロウカウン
タ４８を備える。プリスケーラ４６はスワロウカウンタ
４８のモジュール信号ＭＤ２のレベルに基づいて前記Ａ
ＮＤ回路２８の出力信号Ｓ１を分周比Ｐ及び分周比（Ｐ
＋Ｘ）にて分周する２モジュラス動作を行う。プリスケ
ーラ４２は信号Ｓ１を入力し、信号Ｓ１の周波数を分周
比Ｐと分周比（Ｐ＋Ｘ）とで分周した分周信号ＰＤ２を
メインカウンタ４７及びスワロウカウンタ４８に出力す
る。
スケーラ４６、メインカウンタ４７及びスワロウカウン
タ４８を備える。プリスケーラ４６はスワロウカウンタ
４８のモジュール信号ＭＤ２のレベルに基づいて前記Ａ
ＮＤ回路２８の出力信号Ｓ１を分周比Ｐ及び分周比（Ｐ
＋Ｘ）にて分周する２モジュラス動作を行う。プリスケ
ーラ４２は信号Ｓ１を入力し、信号Ｓ１の周波数を分周
比Ｐと分周比（Ｐ＋Ｘ）とで分周した分周信号ＰＤ２を
メインカウンタ４７及びスワロウカウンタ４８に出力す
る。
【００７１】メインカウンタ４７はプリスケーラ４６の
分周信号ＰＤ２を入力する。メインカウンタ４７の分周
比は分周比設定信号ＤＦによって前記メインカウンタ４
３の分周比と同一に設定される。メインカウンタ４７は
分周信号ＰＤ２を設定された分周比で分周することによ
り第２の比較信号ｆｐ２を生成し、同比較信号ｆｐ２を
マルチプレクサ２４に出力する。スワロウカウンタ４８
はプリスケーラ４６のモジュラス動作の切り換えを制御
するためのモジュール信号ＭＤ２をプリスケーラ４６に
出力する。スワロウカウンタ４８の分周比は分周比設定
信号ＤＦによって前記スワロウカウンタ４４の分周比と
同一に設定される。スワロウカウンタ４８は分周信号Ｐ
Ｄ２のＡ（正の整数）個のパルスをカウントするまでは
Ｌレベルのモジュール信号ＭＤ２を出力し、プリスケー
ラ４６を分周比（Ｐ＋Ｘ）で動作させる。スワロウカウ
ンタ４８は分周信号ＰＤ２のＡ（正の整数）個のパルス
をカウントするとカウント動作を停止するとともに、Ｈ
レベルのモジュール信号ＭＤ２を出力し、プリスケーラ
４６を分周比Ｐで動作させる。
分周信号ＰＤ２を入力する。メインカウンタ４７の分周
比は分周比設定信号ＤＦによって前記メインカウンタ４
３の分周比と同一に設定される。メインカウンタ４７は
分周信号ＰＤ２を設定された分周比で分周することによ
り第２の比較信号ｆｐ２を生成し、同比較信号ｆｐ２を
マルチプレクサ２４に出力する。スワロウカウンタ４８
はプリスケーラ４６のモジュラス動作の切り換えを制御
するためのモジュール信号ＭＤ２をプリスケーラ４６に
出力する。スワロウカウンタ４８の分周比は分周比設定
信号ＤＦによって前記スワロウカウンタ４４の分周比と
同一に設定される。スワロウカウンタ４８は分周信号Ｐ
Ｄ２のＡ（正の整数）個のパルスをカウントするまでは
Ｌレベルのモジュール信号ＭＤ２を出力し、プリスケー
ラ４６を分周比（Ｐ＋Ｘ）で動作させる。スワロウカウ
ンタ４８は分周信号ＰＤ２のＡ（正の整数）個のパルス
をカウントするとカウント動作を停止するとともに、Ｈ
レベルのモジュール信号ＭＤ２を出力し、プリスケーラ
４６を分周比Ｐで動作させる。
【００７２】従って、第２の比較分周器４５の分周比Ｄ
Ｒも、ＤＲ＝Ｐ×Ｎ＋Ａ×Ｘ＝Ｐ×（Ｎ−Ａ）＋（Ｐ＋
Ｘ）×Ａとなる。さて、本形態のＰＬＬ周波数シンセサ
イザ４０においても、第１の形態のＰＬＬ周波数シンセ
サイザ１０と同様の作用及び効果があるとともに、比較
分周器４１，４５の分周比の変化を小さくすることによ
って、周波数信号ｆｖのステップ周波数を細分化でき、
所定の範囲の周波数帯域においてチャネル数を増加させ
ることができる。
Ｒも、ＤＲ＝Ｐ×Ｎ＋Ａ×Ｘ＝Ｐ×（Ｎ−Ａ）＋（Ｐ＋
Ｘ）×Ａとなる。さて、本形態のＰＬＬ周波数シンセサ
イザ４０においても、第１の形態のＰＬＬ周波数シンセ
サイザ１０と同様の作用及び効果があるとともに、比較
分周器４１，４５の分周比の変化を小さくすることによ
って、周波数信号ｆｖのステップ周波数を細分化でき、
所定の範囲の周波数帯域においてチャネル数を増加させ
ることができる。
【００７３】なお、本発明は次のように任意に変更して
具体化することも可能である。 （１）上記の各形態ではＡＮＤ回路２８，３８を信号供
給回路として用いたが、第３及び第４の位相差信号φＲ
１，φＰ１の出力レベルに応じて他の論理回路を用いる
ようにしてもよい。この場合にも、上記各形態と同様の
効果がある。
具体化することも可能である。 （１）上記の各形態ではＡＮＤ回路２８，３８を信号供
給回路として用いたが、第３及び第４の位相差信号φＲ
１，φＰ１の出力レベルに応じて他の論理回路を用いる
ようにしてもよい。この場合にも、上記各形態と同様の
効果がある。
【００７４】（２）第２の形態のＰＬＬ周波数シンセサ
イザ３０における比較分周器３３に代えて、パルススワ
ロウ方式の比較分周器を用いてもよい。この場合には、
第２の形態と同様の効果があるとともに、周波数信号ｆ
ｖのステップ周波数を細分化して所定の範囲の周波数帯
域においてチャネル数を増加させることができる。
イザ３０における比較分周器３３に代えて、パルススワ
ロウ方式の比較分周器を用いてもよい。この場合には、
第２の形態と同様の効果があるとともに、周波数信号ｆ
ｖのステップ周波数を細分化して所定の範囲の周波数帯
域においてチャネル数を増加させることができる。
【００７５】
【発明の効果】以上詳述したように、本発明は、制御電
圧信号のリンギングを抑制することによりロックアップ
タイムを短縮し、チューニングスピードの高速化を図る
ことができる。
圧信号のリンギングを抑制することによりロックアップ
タイムを短縮し、チューニングスピードの高速化を図る
ことができる。
【図１】第１の形態のＰＬＬ周波数シンセサイザを示す
ブロック図
ブロック図
【図２】図１のＰＬＬ周波数シンセサイザのタイムチャ
ート
ート
【図３】第１の形態の作用を示す波形図
【図４】第２の形態のＰＬＬ周波数シンセサイザを示す
ブロック図
ブロック図
【図５】図４のＰＬＬ周波数シンセサイザのタイムチャ
ート
ート
【図６】第３の形態のＰＬＬ周波数シンセサイザを示す
ブロック図
ブロック図
【図７】従来のＰＬＬ周波数シンセサイザを示すブロッ
ク図
ク図
【図８】従来例の作用を示す波形図
１２ 基準分周器 １５，４１ 第１の比較分周器 １８，４５ 第２の比較分周器 ２１ 第１の位相比較器 ２２，３６ 第２の位相比較器 ２３ ロック検出器 ２４，３７ 選択回路としてのマルチプレクサ ２５ チャージポンプ（Ｃ／Ｐ）回路 ２７ 電圧制御発振器（ＶＣＯ） ２８ 信号供給回路としてのＡＮＤ回路 ３１ 第１の基準分周器 ３２ 第２の基準分周器 ３３ 比較分周器 Ｄｏ 電圧信号 ｆｐ 比較信号 ｆｐ１ 第１の比較信号 ｆｐ２ 第２の比較信号 ｆｒ 基準信号 ｆｒ１ 第１の基準信号 ｆｒ２ 第１の基準信号 ｆｖ 周波数信号 φＰ 第２の位相差信号 φＰ１ 第４の位相差信号 φＲ 第１の位相差信号 φＲ１ 第３の位相差信号 ＶT 制御電圧信号
Claims (5)
- 【請求項１】 外部からの設定周波数と出力する周波数
信号の周波数とを一致させるようにしたＰＬＬ周波数シ
ンセサイザであって、 前記周波数信号を分周することにより第１の比較信号を
出力する第１の比較分周器と、 供給される信号を前記第１の比較分周器の分周比と同一
の分周比にて分周することにより第２の比較信号を出力
する第２の比較分周器と、 所定の周波数の基準信号と第２の比較信号との周波数が
一致していないときには前記第１の比較信号を選択し、
該基準信号と第２の比較信号の周波数が一致したときに
は前記第２の比較信号を選択し、その選択した信号を比
較信号として出力する選択回路と、 前記基準信号と前記選択回路から出力される比較信号と
の位相差に応じた周波数信号を出力する発振器と、 前記周波数信号を前記第２の比較分周器に供給するため
の回路であって、前記基準信号と前記第２の比較信号と
の位相差分の時間だけ前記周波数信号を無効化する信号
供給回路とを備えるＰＬＬ周波数シンセサイザ。 - 【請求項２】 外部からの設定周波数と出力する周波数
信号の周波数とを一致させるようにしたＰＬＬ周波数シ
ンセサイザであって、 前記周波数信号を分周することにより第１の比較信号を
出力する第１の比較分周器と、 供給される信号を前記第１の比較分周器の分周比と同一
の分周比にて分周することにより第２の比較信号を出力
する第２の比較分周器と、 所定の周波数の基準信号と第２の比較信号とに基づいて
前記周波数信号の周波数が前記設定周波数と一致したか
どうかを検出するためのロック検出器と、 前記第１の比較信号及び第２の比較信号を入力し、前記
ロック検出器によってロックが検出されていないときに
は第１の比較信号を選択し、ロックが検出されたときに
は第２の比較信号を選択し、その選択した信号を比較信
号として出力する選択回路と、 前記基準信号と前記選択回路から出力される比較信号と
を入力し、基準信号及び比較信号に基づいて第１の位相
差信号及び第２の位相差信号を出力する第１の位相比較
器と、 前記第１及び第２の位相差信号に基づく電圧信号を出力
するチャージポンプ回路と、 前記電圧信号に基づく制御電圧信号の電圧値に応じた周
波数信号を出力する電圧制御発振器と、 前記基準信号と前記第２の比較信号とを入力し、基準信
号及び第２の比較信号の位相差に基づいて第３の位相差
信号及び第４の位相差信号を出力する第２の位相比較器
と、 前記周波数信号を前記第２の比較分周器に供給するため
の回路であって、前記第４の位相差信号が出力されてい
る時間だけ前記周波数信号を無効化する信号供給回路と
を備えるＰＬＬ周波数シンセサイザ。 - 【請求項３】 外部からの設定周波数と出力する周波数
信号の周波数とを一致させるようにしたＰＬＬ周波数シ
ンセサイザであって、 所定の周波数の発振信号を分周することにより第１の基
準信号を出力する第１の基準分周器と、 供給される信号を前記第１の基準分周器の分周比と同一
の分周比にて分周することにより第２の基準信号を出力
する第２の基準分周器と、 前記周波数信号を分周することにより比較信号を出力す
る比較分周器と、 前記第２の基準信号の周波数と前記比較信号の周波数と
が一致していないときは前記第１の基準信号を選択し、
前記第２の基準信号の周波数と比較信号の周波数とが一
致したときには第２の基準信号を選択し、その選択した
信号を基準信号として出力する選択回路と、 前記選択回路から出力される基準信号と前記比較信号と
の位相差に応じた周波数信号を出力する発振器と、 前記発振信号を前記第２の基準分周器に供給するための
回路であって、前記第２の基準信号と前記比較信号との
位相差分の時間だけ前記発振信号を無効化する信号供給
回路とを備えるＰＬＬ周波数シンセサイザ。 - 【請求項４】 外部からの設定周波数と出力する周波数
信号の周波数とを一致させるようにしたＰＬＬ周波数シ
ンセサイザであって、 所定の周波数の発振信号を分周することにより第１の基
準信号を出力する第１の基準分周器と、 供給される信号を前記第１の基準分周器の分周比と同一
の分周比にて分周することにより第２の基準信号を出力
する第２の基準分周器と、 前記周波数信号を分周することにより比較信号を出力す
る比較分周器と、 前記第２の基準信号と前記比較信号とに基づいて前記周
波数信号の周波数が前記設定周波数と一致したかどうか
を検出するためのロック検出器と、 前記第１の基準信号及び第２の基準信号を入力し、前記
ロック検出器によってロックが検出されていないときに
は第１の基準信号を選択し、ロックが検出されたときに
は第２の基準信号を選択し、その選択した信号を基準信
号として出力する選択回路と、 前記選択回路から出力される基準信号と前記比較信号と
を入力し、基準信号及び比較信号に基づいて第１の位相
差信号及び第２の位相差信号を出力する第１の位相比較
器と、 前記第１及び第２の位相差信号に基づく電圧信号を出力
するチャージポンプ回路と、 前記電圧信号に基づく制御電圧信号の電圧値に応じた周
波数信号を出力する電圧制御発振器と、 前記第２の基準信号と前記比較信号とを入力し、第２の
基準信号及び比較信号の位相差に基づいて第３の位相差
信号及び第４の位相差信号を出力する第２の位相比較器
と、 前記発振信号を前記第２の基準分周器に供給するための
回路であって、前記第３の位相差信号が出力されている
時間だけ前記発振信号を無効化する信号供給回路とを備
えるＰＬＬ周波数シンセサイザ。 - 【請求項５】 前記ロック検出器は、前記第３の位相差
信号及び第４の位相差信号に基づいて前記周波数信号の
周波数が前記設定周波数と一致したかどうかを検出する
ものである請求項２又は４に記載のＰＬＬ周波数シンセ
サイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8063332A JPH09261046A (ja) | 1996-03-19 | 1996-03-19 | Ｐｌｌ周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8063332A JPH09261046A (ja) | 1996-03-19 | 1996-03-19 | Ｐｌｌ周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09261046A true JPH09261046A (ja) | 1997-10-03 |
Family
ID=13226195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8063332A Withdrawn JPH09261046A (ja) | 1996-03-19 | 1996-03-19 | Ｐｌｌ周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09261046A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011211394A (ja) * | 2010-03-29 | 2011-10-20 | Casio Electronics Co Ltd | クロック信号生成装置及び電子装置 |
| US8612794B2 (en) | 2009-12-03 | 2013-12-17 | Casio Electronics Manufacturing Co., Ltd. | Clock signal generating device and electronic device |
-
1996
- 1996-03-19 JP JP8063332A patent/JPH09261046A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8612794B2 (en) | 2009-12-03 | 2013-12-17 | Casio Electronics Manufacturing Co., Ltd. | Clock signal generating device and electronic device |
| JP2011211394A (ja) * | 2010-03-29 | 2011-10-20 | Casio Electronics Co Ltd | クロック信号生成装置及び電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005934B1 (ko) | 위상차 검출회로 | |
| JP3587818B2 (ja) | 位相制御回路 | |
| KR100337998B1 (ko) | 위상동기루프회로 | |
| US5831483A (en) | PLL frequency synthesizer having circuit for controlling gain of charge pump circuit | |
| EP0777333B1 (en) | Power saving PLL circuit | |
| JP2000174616A (ja) | 半導体集積回路 | |
| JPH09270704A (ja) | 位相同期回路 | |
| US6373912B1 (en) | Phase-locked loop arrangement with fast lock mode | |
| JP4343246B2 (ja) | 周波数シンセサイザおよびこれに用いるチャージポンプ回路 | |
| US6700446B2 (en) | Phase-locked loop frequency synthesizer including controllable synchronous frequency dividers controlled by a common frequency dividing control signal | |
| KR20020027229A (ko) | 피엘엘 회로 | |
| JPH09261046A (ja) | Ｐｌｌ周波数シンセサイザ | |
| US6628153B2 (en) | PLL circuit and frequency division method reducing spurious noise | |
| JP3375770B2 (ja) | プリスケーラ及びｐｌｌ周波数シンセサイザ回路 | |
| JPH1022824A (ja) | 位相同期回路 | |
| JPH0758636A (ja) | 周波数シンセサイザ | |
| JPH09200048A (ja) | Ｐｌｌ周波数シンセサイザ | |
| KR100345397B1 (ko) | 고속 동작이 가능한 주파수 합성기 | |
| US6559725B1 (en) | Phase noise reduction system for frequency synthesizer and method thereof | |
| JP3596172B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3070076B2 (ja) | 位相同期発振回路 | |
| JP3267945B2 (ja) | 周波数シンセサイザ装置と周波数生成方法 | |
| JP2002217721A (ja) | Ｐｌｌ制御方法及びｐｌｌ回路 | |
| JPH11195982A (ja) | Ｐｌｌ回路 | |
| JPH04183118A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030603 |