JP3375770B2 - プリスケーラ及びｐｌｌ周波数シンセサイザ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は出力信号を負帰還させ、
出力信号の周波数を設定された周波数に一致させるよう
に動作するＰＬＬ周波数シンセサイザ回路に関する。

【０００２】近年、ＰＬＬ周波数シンセサイザ回路は、
例えば携帯電話、コードレス電話等の移動体通信機器に
使用されており、その高速チューニング、すなわち、出
力信号の周波数が設定周波数に固定されるまでに要する
時間を短縮することが要求されている。

【０００３】

【従来の技術】図６は従来のＰＬＬ周波数シンセサイザ
回路の一例を示す。水晶発振器４１は水晶振動子の発振
に基づく固有周波数の発振信号ｆosc を基準分周器４２
に出力する。基準分周器４２は発振信号ｆosc を所定の
分周比で分周することにより基準信号ｆｒを生成し、同
基準信号ｆｒを位相比較器４７に出力する。比較分周器
４３は外部から設定される設定周波数に基づく分周比で
入力信号ｆvco を分周することにより比較信号ｆｐを生
成し、同比較信号ｆｐを位相比較器４７に出力する。

【０００４】位相比較器４７は前記基準信号ｆｒと比較
信号ｆｐとの周波数差及び位相差に応じてパルス幅が増
減する位相差信号φＲ，φＰをチャージポンプ４８に出
力する。

【０００５】チャージポンプ回路４８は前記位相差信号
φＲ，φＰに基づいた電圧信号Ｄｏをローパスフィルタ
（ＬＰＦ）４９に出力する。この電圧信号Ｄｏは直流成
分にパルス成分が含まれたものである。ＬＰＦ４９は前
記電圧信号Ｄｏを平滑して高周波成分を除去した制御電
圧信号ＶＴをＶＣＯ５０に出力する。そして、ＶＣＯ５
０は前記制御電圧信号ＶＴの電圧値に応じた周波数の周
波数信号ｆvco を出力し、この周波数信号ｆvco は比較
分周器４３にも帰還される。

【０００６】このような動作が繰り返し実行されること
によって、基準信号ｆｒと比較信号ｆｐの周波数及び位
相がそれぞれ一致し、ＶＣＯ５０の周波数信号ｆvco は
最終的に基準信号ｆｒの逓倍にロックされる。

【０００７】このように構成されたＰＬＬ周波数シンセ
サイザ回路では、ロック状態から比較分周器４３の設定
周波数を例えば引き下げるとその分周比も小さくなり、
基準信号ｆｒと比較信号ｆｐの周波数及び位相にずれが
生じ、位相比較器４７から位相差信号φＲ，φＰが出力
される。

【０００８】そして、チャージポンプ４８の電圧信号Ｄ
ｏの直流成分が変動するとともにパルス成分が生じ、そ
の電圧信号Ｄｏの電圧レベルに基づいて制御電圧信号Ｖ
Ｔの電圧レベルが下降する。やがて、ＬＰＦ４９の制御
電圧信号ＶＴの電圧レベルが新たな設定周波数に対応し
た電圧レベルに収束して周波数信号ｆvco はロック状態
に復帰する。

【０００９】上記のようなＰＬＬ周波数シンセサイザ回
路では、比較分周器４３の設定周波数が変更されてから
周波数信号ｆvco の周波数が収束するまでのロックアッ
プ時間を短縮するには基準信号ｆｒの周波数を高くする
必要があり、基準信号ｆｒの周波数を高くした状態でチ
ャネルセパレーションを向上させる必要がある。

【００１０】このような要求を満足するために、前記比
較分周器４３をパルススワロウ方式としたものがある。
すなわち、パルススワロウ方式の比較分周器４３はプリ
スケーラ４４、プログラムカウンタ４５及びスワロウカ
ウンタ４６を備える。プリスケーラ４４は入力された信
号を分周比Ｐと分周比（Ｐ＋Ｘ）とで分周する２モジュ
ラス動作を行う。なお、分周比Ｘは正の整数又は負の整
数である。また、分周比Ｐは正の整数であり、分周比Ｐ
は外部からの選択信号によって変更可能である。プリス
ケーラ４４は前記周波数信号ｆvco を入力し、周波数信
号ｆvco の周波数を分周比Ｐと分周比（Ｐ＋Ｘ）とで分
周した分周信号ＰＤ０をプログラムカウンタ４５及びス
ワロウカウンタ４６に出力する。

【００１１】プログラムカウンタ４５はプリスケーラ４
４の分周信号ＰＤ０を入力する。プログラムカウンタ４
５は外部から分周比Ｎを任意に設定可能であり、分周信
号ＰＤ０を設定された分周比Ｎで分周することにより比
較信号ｆｐを生成する。プログラムカウンタ４５は比較
信号ｆｐを位相比較器４７に出力するとともに、比較信
号ｆｐをスワロウカウンタ４６に起動信号として出力す
る。

【００１２】スワロウカウンタ４６はプリスケーラ４４
のモジュラス動作の切り換えを制御するためのモジュー
ル信号ＭＤをプリスケーラ４４に出力するものである。
スワロウカウンタ４６はプリスケーラ４４の分周信号Ｐ
Ｄ０のパルスをカウントしている間はＬレベルのモジュ
ール信号ＭＤを出力する。プリスケーラ４４はＬレベル
のモジュール信号ＭＤに基づいて分周比（Ｐ＋Ｘ）で周
波数信号ｆvco を分周する。

【００１３】また、スワロウカウンタ４６が分周信号Ｐ
Ｄ０のＡ（正の整数）個のパルスをカウントすると、Ｈ
レベルのモジュール信号ＭＤを出力するとともに、カウ
ント動作を停止する。プリスケーラ４４はＨレベルのモ
ジュール信号ＭＤに基づいて分周比Ｐで周波数信号ｆvc
o を分周する。

【００１４】すなわち、上記ＰＬＬ周波数シンセサイザ
回路では、プログラムカウンタ４５がプリスケーラ４４
の分周信号ＰＤ０をＮ分周する毎にスワロウカウンタ４
６が動作してプリスケーラ４４の分周信号ＰＤ０のパル
スをＡ個カウントする。従って、プリスケーラ４４、プ
ログラムカウンタ４５及びスワロウカウンタ４６を合わ
せた比較分周器４３の分周比ＤＲは、

【００１５】

【数１】ＤＲ＝Ｐ×Ｎ＋Ａ×Ｘ で表される。これは、

【００１６】

【数２】ＤＲ＝Ｐ×（Ｎ−Ａ）＋（Ｐ＋Ｘ）×Ａ と等価である。すなわち、プリスケーラ４４はスワロウ
カウンタのカウント中には分周比（Ｐ＋Ｘ）で分周動作
を行い、それ以外の期間には分周比Ｐで分周動作を行
う。

【００１７】図７には前記分周比Ｘを１としたプリスケ
ーラ４４の詳細が示されている。プリスケーラ４４はカ
ウンタ部５１、エクステンダ部５２及びＯＲ回路５３を
備える。カウンタ部５１はバイポーラトランジスタで構
成されたフリップフロップ（以下、フリップフロップを
単にＦＦという）５５〜５７、ＯＲ回路５４及びバッフ
ァ５８を備える。ＦＦ５５のデータ端子ＤにはＯＲ回路
５４の出力信号が入力され、ＦＦ５５のクロック端子Ｃ
Ｋにはバッファ５８を介して前記周波数信号ｆvco が入
力されている。ＦＦ５５の出力端子バーＱの出力信号Ｓ
１１はエクステンダ部５２に出力されている。

【００１８】ＦＦ５６のデータ端子Ｄには出力信号Ｓ１
１が入力され、クロック端子ＣＫには前記バッファ５８
を介して周波数信号ｆvco が入力されている。ＦＦ５６
の出力端子Ｑの出力信号Ｓ１２は通常のデータＦＦの出
力信号であり、出力信号Ｓ１２は前記ＯＲ回路５４に出
力されている。出力信号Ｓ１２は前記出力信号Ｓ１１か
ら周波数信号ｆvco の１パルス分遅れた信号となる。

【００１９】ＦＦ５７のデータ端子Ｄには前記出力信号
Ｓ１２が入力され、クロック端子ＣＫには前記バッファ
５８を介して周波数信号ｆvco が入力されている。ＦＦ
５７の制御端子Ｍにはモジュール制御信号ＭＤＣ０が入
力されている。ＦＦ５７の出力端子Ｑの出力信号Ｓ１３
は前記ＯＲ回路５４に出力されている。モジュール制御
信号ＭＤＣ０がＨレベルのとき、出力信号Ｓ１３はＬレ
ベルとなり、モジュール制御信号ＭＤＣ０がＬレベルの
とき、出力信号Ｓ１３は通常のデータＦＦの出力とな
る。

【００２０】エクステンダ部５２はトグルＦＦ５９，６
０、制御端子付きのトグルＦＦ６１，６２及びバッファ
６３を備えている。トグルＦＦ５９，６０，６１，６２
はバイポーラトランジスタ構成のマスタ−スレーブ型で
あり、それぞれクロック端子ＣＫへの入力信号が変化し
てから出力信号が変化するまでに遅延時間Ｔｄ１を有す
る。

【００２１】トグルＦＦ５９のデータ端子Ｄはその出力
端子バーＱに接続され、クロック端子ＣＫには前記出力
信号Ｓ１１が入力されている。トグルＦＦ５９は前記出
力信号Ｓ１１の周波数を２分周し、出力信号Ｓ１１のパ
ルスを２つカウントする毎に１つのパルスを持つ出力信
号Ｓ１４を出力端子Ｑから出力する。

【００２２】トグルＦＦ６０のデータ端子Ｄはその出力
端子バーＱに接続され、クロック端子ＣＫには前記出力
信号Ｓ１４が入力されている。トグルＦＦ６０は前記出
力信号Ｓ１４の周波数を２分周し、出力信号Ｓ１４のパ
ルスを２つカウントする毎に１つのパルスを持つ出力信
号Ｓ１５を出力端子Ｑから出力する。

【００２３】トグルＦＦ６１のデータ端子Ｄはその出力
端子バーＱに接続され、クロック端子ＣＫには前記出力
信号Ｓ１５が入力されている。トグルＦＦ６１は制御端
子ＳＷを備え、その端子ＳＷには外部から選択信号ＳＷ
０が入力されている。選択信号ＳＷ０がＨレベルのと
き、トグルＦＦ６１はクロック端子ＣＫへの入力信号Ｓ
１５と同相の信号を出力する。選択信号ＳＷ０がＬレベ
ルのとき、トグルＦＦ６１は通常のトグルＦＦとして動
作し、前記出力信号Ｓ１５の周波数を２分周し、出力信
号Ｓ１５のパルスを２つカウントする毎に１つのパルス
を持つ出力信号Ｓ１６を出力端子Ｑから出力する。

【００２４】トグルＦＦ６２のデータ端子Ｄはその出力
端子バーＱに接続され、クロック端子ＣＫには前記出力
信号Ｓ１６が入力されている。トグルＦＦ６２は制御端
子ＳＷを備え、その端子ＳＷには外部から選択信号ＳＷ
０が入力されている。選択信号ＳＷ０がＨレベルのと
き、トグルＦＦ６２はクロック端子ＣＫへの入力信号Ｓ
１６と同相の信号を出力する。選択信号ＳＷ０がＬレベ
ルのとき、トグルＦＦ６２は通常のトグルＦＦとして動
作し、前記出力信号Ｓ１６の周波数を２分周し、出力信
号Ｓ１６のパルスを２つカウントする毎に１つのパルス
を持つ出力信号Ｓ１７を出力端子Ｑからバッファ６３に
出力する。

【００２５】バッファ６３は出力信号Ｓ１７を分周信号
ＰＤ０として前記スワロウカウンタ４６及びプログラム
カウンタ４５に出力する。ＯＲ回路５３は前記出力信号
Ｓ１４，Ｓ１５，Ｓ１６，Ｓ１７及び前記モジュール信
号ＭＤを入力し、これらの信号の論理和を取ったモジュ
ール制御信号ＭＤＣ０を前記ＦＦ５７の制御端子Ｍに出
力する。従って、出力信号Ｓ１４，Ｓ１５，Ｓ１６，Ｓ
１７及びモジュール信号ＭＤの少なくとも１つがＨレベ
ルである間にはモジュール制御信号ＭＤＣ０はＨレベル
となる。すべての出力信号Ｓ１４，Ｓ１５，Ｓ１６，Ｓ
１７及びモジュール信号ＭＤがＬレベルになったときの
み、モジュール制御信号ＭＤＣ０はＬレベルとなる。

【００２６】上記のように構成されたプリスケーラ４４
では、選択信号ＳＷ０がＨレベルであると、出力信号Ｓ
１７は出力信号Ｓ１５をトグルＦＦ６１，６２の遅延時
間だけ遅らせたものとなり、エクステンダ部５２の分周
比は４となる。このとき、スワロウカウンタ４６からＨ
レベルのモジュール信号ＭＤが出力されていると、モジ
ュール制御信号ＭＤＣ０がＨレベルとなり、ＦＦ５７の
出力信号Ｓ１３はＬレベルとなる。そのため、周波数信
号ｆvco はカウンタ部５１により４分周され、周波数信
号ｆvco のパルスが４つカウントされる毎に１つのパル
スを持つ出力信号Ｓ１１が出力される。

【００２７】この出力信号Ｓ１１はエクステンダ部５２
により４分周されて分周信号ＰＤ０として出力される。
すなわち、分周信号ＰＤ０は周波数信号ｆvco の周波数
を１６分周したものとなる。

【００２８】また、選択信号ＳＷ０がＨレベルのとき、
前記スワロウカウンタ４６により分周信号ＰＤ０のパル
スがカウントされている間はＬレベルのモジュール信号
ＭＤが出力される。従って、出力信号Ｓ１４，Ｓ１５，
Ｓ１６，Ｓ１７がＬレベルになると、モジュール制御信
号ＭＤＣ０はＬレベルとなる。プリスケーラ４４が分周
を開始してから周波数信号ｆvco の１５個目のパルスで
は出力信号Ｓ１１はＬレベルであり、出力信号Ｓ１２は
Ｈレベルであり、出力信号Ｓ１３はＨレベルである。従
って、周波数信号ｆvco の１６個目のパルスの立ち上が
りエッジに基づいて出力信号Ｓ１２はＬレベルとなり、
出力信号Ｓ１３はＨレベルに保持される。よって、ＯＲ
回路５４の出力はＨレベルとなる。そのため、プリスケ
ーラ４４に周波数信号ｆvco の１７個目のパルスが入力
されると、出力信号Ｓ１１，Ｓ１２，Ｓ１３はすべてＬ
レベルとなる。すわなち、モジュール制御信号ＭＤＣ０
がＬレベルになると、分周信号ＰＤ０は周波数信号ｆvc
o の周波数を１７分周したものとなる。

【００２９】一方、選択信号ＳＷ０がＬレベルである
と、トグルＦＦ６１，６２はトグルＦＦとして動作する
ため、エクステンダ部５２の分周比は１６となる。この
とき、スワロウカウンタ４６からＨレベルのモジュール
信号ＭＤが出力されていると、モジュール制御信号ＭＤ
Ｃ０がＨレベルとなり、ＦＦ５７の出力信号Ｓ１３はＬ
レベルとなる。そのため、周波数信号ｆvco はカウンタ
部５１により４分周され、周波数信号ｆvco のパルスが
４つカウントされる毎に１つのパルスを持つ出力信号Ｓ
１１が出力される。

【００３０】この出力信号Ｓ１１はエクステンダ部５２
により１６分周されて分周信号ＰＤ０として出力され
る。すなわち、分周信号ＰＤ０は周波数信号ｆvco の周
波数を６４分周したものとなる。

【００３１】また、選択信号ＳＷ０がＬレベルのとき、
前記スワロウカウンタ４６により分周信号ＰＤ０のパル
スがカウントされている間はＬレベルのモジュール信号
ＭＤが出力される。従って、出力信号Ｓ１４，Ｓ１５，
Ｓ１６，Ｓ１７がＬレベルになると、モジュール制御信
号ＭＤＣ０はＬレベルとなる。プリスケーラ４４が分周
を開始してから周波数信号ｆvco の６３個目のパルスで
は出力信号Ｓ１１はＬレベルであり、出力信号Ｓ１２は
Ｈレベルであり、出力信号Ｓ１３はＨレベルである。従
って、周波数信号ｆvco の６４個目のパルスの立ち上が
りエッジに基づいて出力信号Ｓ１２はＬレベルとなり、
出力信号Ｓ１３はＨレベルに保持される。よって、ＯＲ
回路５４の出力はＨレベルとなる。そのため、プリスケ
ーラ４４に周波数信号ｆvco の６５個目のパルスが入力
されると、出力信号Ｓ１１，Ｓ１２，Ｓ１３はすべてＬ
レベルとなる。すわなち、モジュール制御信号ＭＤＣ０
がＬレベルになると、分周信号ＰＤ０は周波数信号ｆvc
o の周波数を６５分周したものとなる。

【００３２】

【発明が解決しようとする課題】ところで、図８に示す
ようにプリスケーラ４４の１６分周から１７分周への切
り換わり時において、出力信号Ｓ１４〜Ｓ１７がＬレベ
ルのときにモジュール信号ＭＤがＨレベルからＬレベル
に変化していないと、ＯＲ回路５３からはＬレベルのモ
ジュール制御信号ＭＤＣ０が出力されない。この場合に
は、プリスケーラ４４の分周比は１６のままとなり、分
周比が１７となることはない。また、図９に示すように
プリスケーラ４４の１７分周から１６分周への切り換わ
り時において、出力信号Ｓ１４〜Ｓ１７がＬレベルのと
きにモジュール信号ＭＤがＬレベルからＨレベルに変化
していないと、ＯＲ回路５３からはＨレベルのモジュー
ル制御信号ＭＤＣ０が出力されない。この場合には、プ
リスケーラ４４の分周比は１７のままとなり、分周比が
１６となることはない。

【００３３】ところが、上記プリスケーラ４４では１６
分周及び１７分周を行う場合にもエクステンダ部５２の
すべてのトグルＦＦ５９〜６２を通過した信号を分周信
号ＰＤ０としているため、分周信号ＰＤ０の変化は出力
信号Ｓ１１よりも４つ分のトグルＦＦの遅延時間４×Ｔ
ｄ１だけ遅れることとなる。また、モジュール信号ＭＤ
はプリスケーラ４４の外部に形成されたスワロウカウン
タ４６から比較的長い配線によりＯＲ回路５３に入力さ
れるため、その配線による分周信号ＰＤ０の変化からの
モジュール信号ＭＤの遅延時間Ｔｄ２が大きい。

【００３４】従って、図８に示すようにプリスケーラ４
４の１６分周から１７分周への切り換わり時において、
モジュール信号ＭＤがＨレベルからＬレベルに変化して
からすべての出力信号Ｓ１４〜Ｓ１７がＬレベルとなる
時点までの動作マージンが小さくなる。また、図９に示
すようにプリスケーラ４４の１７分周から１６分周への
切り換わり時において、モジュール信号ＭＤがＬレベル
からＨレベルに変化してからすべての出力信号Ｓ１４〜
Ｓ１７がＬレベルとなる時点までの動作マージンが小さ
くなる。トグルＦＦ５９〜６２の各遅延時間Ｔｄ１及び
遅延時間Ｔｄ２は周波数信号ｆvco の周波数に関係なく
ほぼ一定である。そのため、周波数信号ｆvco の周波数
が高くなると、この動作マージンがなくなって１６分周
から１７分周への切り換わり及び１７分周から１６分周
への切り換わりが行われなくなり、ＰＬＬ周波数シンセ
サイザ回路の動作の高速化を図る上で大きな問題とな
る。

【００３５】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、プリスケーラの分周比
を切り換えるためのモジュール信号の遅延時間を低減で
きるプリスケーラを提供することにある。

【００３６】また、本発明の別の目的は、より高速に動
作するＰＬＬ周波数シンセサイザ回路を提供することに
ある。

【００３７】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、図１に示すように分周回路１
１，１２と、マルチプレクサ２３と、モジュール制御回
路１３とを備える。分周回路１１，１２は外部から入力
される入力信号ｆvco をそれぞれ異なる分周比で分周し
た複数の信号を出力するとともに、各分周比及び各分周
比に対して所定値を加えた分周比による２モジュラス動
作が可能である。マルチプレクサ２３は外部から入力さ
れる選択信号ＳＷ１に基づいて、複数の出力信号のうち
いずれか１つを選択して分周信号ＰＤ１として出力す
る。モジュール制御回路１３は分周信号ＰＤ１に基づい
て外部から入力されるモジュール信号ＭＤに応答して分
周回路１１，１２のモジュラス動作を切り換える。

【００３８】また、分周回路は、複数段のフリップフロ
ップ１５〜１７を有し、入力信号ｆvco を分周した信号
Ｓ１を出力するとともに、モジュール信号ＭＤに応答し
て分周比が所定値だけ変更されるカウンタ部１１と、カ
ウンタ部１１の出力信号Ｓ１を順次２分周した信号を出
力する複数段のフリップフロップ１９〜２２を有するエ
クステンダ部１２とを備える。

【００３９】請求項３の発明は、ＰＬＬ制御部の出力信
号をプリスケーラ４に入力信号ｆvco として入力し、プ
リスケーラ４は入力信号ｆvco を分周した分周信号ＰＤ
１をＰＬＬ制御部に出力し、プリスケーラ４はＰＬＬ制
御部から出力されるモジュール信号ＭＤに応答して分周
比を変更した分周信号ＰＤ１をＰＬＬ制御部に出力する
ＰＬＬ周波数シンセサイザ回路である。プリスケーラ４
は、入力信号ｆvco をそれぞれ異なる分周比で分周した
複数の信号を出力するとともに、各分周比及び各分周比
に対して所定値を加えた分周比による２モジュラス動作
が可能な分周回路１１，１２と、外部から入力される選
択信号ＳＷ１に基づいて、複数の出力信号のうちいずれ
か１つを選択して分周信号ＰＤ１として出力するマルチ
プレクサ２３と、分周信号ＰＤ１に基づいて外部から入
力されるモジュール信号ＭＤに応答して分周回路１１，
１２のモジュラス動作を切り換えるためのモジュール制
御回路１３とを備える。

【００４０】また、プリスケーラ４とＰＬＬ制御部とは
別チップで構成される。

【００４１】

【作用】請求項１及び２の発明では、入力信号ｆvco を
異なる分周比で分周した複数の信号のうちいずれか１つ
がマルチプレクサ２３によって選択されて分周信号ＰＤ
１として出力され、この分周信号ＰＤ１に基づいて外部
からモジュール信号ＭＤが入力される。そのため、モジ
ュール信号ＭＤには最小限の遅延時間のみが含まれるこ
ととなり、このモジュール信号ＭＤに応答してプリスケ
ーラ４の分周比は確実に切り換えられる。

【００４２】請求項３の発明では、ＰＬＬ制御部の出力
信号がプリスケーラ４に入力信号ｆvco として入力され
る。プリスケーラ４からは入力信号ｆvco を異なる分周
比で分周した複数の信号のうちいずれか１つがマルチプ
レクサ２３によって選択されて分周信号ＰＤ１として出
力され、この分周信号ＰＤ１に基づいてＰＬＬ制御部か
らモジュール信号ＭＤが入力される。そのため、モジュ
ール信号ＭＤには最小限の遅延時間のみが含まれること
となり、このモジュール信号ＭＤに応答してプリスケー
ラ４の分周比は確実に切り換えられる。その結果、ＰＬ
Ｌ周波数シンセサイザ回路の動作の高速化が可能とな
る。

【００４３】

【実施例】以下、本発明を具体化した一実施例を図１〜
図５に従って説明する。図２には本実施例のＰＬＬ周波
数シンセサイザ回路が示されている。このＰＬＬ周波数
シンセサイザ回路は水晶発振器１、基準分周器２、比較
分周器３、位相比較器７、チャージポンプ回路８、ロー
パスフィルタ（ＬＰＦ）９及び電圧制御発振器（ＶＣ
Ｏ）１０を備える。比較分周器３はパルススワロウ方式
であり、プリスケーラ４、プログラムカウンタ５及びス
ワロウカウンタ６を備える。本実施例では比較分周器３
を構成するプリスケーラ４以外の他の回路によってＰＬ
Ｌ制御部が構成されている。ＰＬＬ制御部の基準分周器
２、プログラムカウンタ５、スワロウカウンタ６、位相
比較器７、チャージポンプ回路８、ＶＣＯ１０は１つの
チップＴｉ１上に形成され、プリスケーラ４は別の独立
したチップＴｉ２上に形成されている。水晶発振器１及
びＬＰＦ９はチップＴｉ１に対して外付けされる。ま
た、基準分周器２、プログラムカウンタ５、スワロウカ
ウンタ６、位相比較器７及びチャージポンプ回路８は１
つのチップ上に形成されるとともに、プリスケーラ４は
別の独立したチップ上に形成され、水晶発振器１、ＬＰ
Ｆ９及びＶＣＯ１０が外付けされる場合もある。また、
基準分周器２、プログラムカウンタ５、スワロウカウン
タ６、位相比較器７、チャージポンプ回路８及びプリス
ケーラ４は１つのチップ上に形成され、水晶発振器１、
ＬＰＦ９及びＶＣＯ１０が外付けされる場合もある。ま
た、基準分周器２、プログラムカウンタ５、スワロウカ
ウンタ６、位相比較器７及びチャージポンプ回路８は１
つのチップ上に形成されるとともに、プリスケーラ４及
びＶＣＯ１０が別のチップ上に形成され、水晶発振器１
及びＬＰＦ９が外付けされる場合もある。さらに、基準
分周器２、プログラムカウンタ５、スワロウカウンタ
６、位相比較器７、チャージポンプ回路８、ＶＣＯ１０
及びプリスケーラ４は１つのチップ上に形成され、水晶
発振器１及びＬＰＦ９が外付けされる場合もある。

【００４４】水晶発振器１は水晶振動子の発振に基づく
固有周波数の発振信号ｆosc を基準分周器２に出力す
る。基準分周器２は発振信号ｆosc を所定の分周比で分
周することにより基準信号ｆｒを生成し、同基準信号ｆ
ｒを位相比較器７に出力する。比較分周器３は外部から
設定される設定周波数に基づく分周比で入力信号ｆvco
を分周することにより比較信号ｆｐを生成し、同比較信
号ｆｐを位相比較器７に出力する。

【００４５】位相比較器７は前記基準信号ｆｒと比較信
号ｆｐとの周波数差及び位相差に応じてパルス幅が増減
する位相差信号φＲ，φＰをチャージポンプ８に出力す
る。チャージポンプ回路８は前記位相差信号φＲ，φＰ
に基づいた電圧信号ＤｏをＬＰＦ９に出力する。この電
圧信号Ｄｏは直流成分にパルス成分が含まれたものであ
る。ＬＰＦ９は前記電圧信号Ｄｏを平滑して高周波成分
を除去した制御電圧信号ＶＴをＶＣＯ１０に出力する。
そして、ＶＣＯ１０は前記制御電圧信号ＶＴの電圧値に
応じた周波数の周波数信号ｆvco を出力し、この周波数
信号ｆvco は比較分周器３にも帰還される。

【００４６】このような動作が繰り返し実行されること
によって、基準信号ｆｒと比較信号ｆｐの周波数及び位
相がそれぞれ一致し、ＶＣＯ１０の周波数信号ｆvco は
最終的に基準信号ｆｒの逓倍にロックされる。

【００４７】比較分周器３はパルススワロウ方式であ
り、プリスケーラ４、プログラムカウンタ５及びスワロ
ウカウンタ６を備える。プリスケーラ４は入力された信
号を分周比Ｐと分周比（Ｐ＋Ｘ）とで分周する２モジュ
ラス動作を行う。なお、分周比Ｘは正の整数又は負の整
数である。また、分周比Ｐは正の整数であり、分周比Ｐ
は外部からの選択信号によって変更可能である。プリス
ケーラ４は前記周波数信号ｆvco を入力し、周波数信号
ｆvco の周波数を分周比Ｐと分周比（Ｐ＋Ｘ）とで分周
した分周信号ＰＤ１をプログラムカウンタ５及びスワロ
ウカウンタ６に出力する。

【００４８】プログラムカウンタ５はプリスケーラ４の
分周信号ＰＤ１を入力する。プログラムカウンタ５は外
部から分周比Ｎを任意に設定可能であり、分周信号ＰＤ
１を設定された分周比Ｎで分周することにより比較信号
ｆｐを生成する。プログラムカウンタ５は比較信号ｆｐ
を位相比較器７に出力するとともに、比較信号ｆｐをス
ワロウカウンタ６に起動信号として出力する。

【００４９】スワロウカウンタ６はプリスケーラ４のモ
ジュラス動作の切り換えを制御するためのモジュール信
号ＭＤをプリスケーラ４に出力するものである。スワロ
ウカウンタ６はプリスケーラ４の分周信号ＰＤ１のパル
スをカウントしている間はＬレベルのモジュール信号Ｍ
Ｄを出力する。プリスケーラ４はＬレベルのモジュール
信号ＭＤに基づいて分周比（Ｐ＋Ｘ）で周波数信号ｆvc
o を分周する。

【００５０】また、スワロウカウンタ６が分周信号ＰＤ
１のＡ（正の整数）個のパルスをカウントすると、Ｈレ
ベルのモジュール信号ＭＤを出力するとともに、カウン
ト動作を停止する。プリスケーラ４はＨレベルのモジュ
ール信号ＭＤに基づいて分周比Ｐで周波数信号ｆvco を
分周する。

【００５１】すなわち、上記ＰＬＬ周波数シンセサイザ
回路では、プログラムカウンタ５がプリスケーラ４の分
周信号ＰＤ１をＮ分周する毎にスワロウカウンタ６が動
作してプリスケーラ４の分周信号ＰＤ１のパルスをＡ個
カウントする。従って、プリスケーラ４、プログラムカ
ウンタ５及びスワロウカウンタ６を合わせた比較分周器
３の分周比ＤＲは、

【００５２】

【数３】ＤＲ＝Ｐ×Ｎ＋Ａ×Ｘ で表される。これは、

【００５３】

【数４】ＤＲ＝Ｐ×（Ｎ−Ａ）＋（Ｐ＋Ｘ）×Ａ と等価である。すなわち、プリスケーラ４はスワロウカ
ウンタのカウント中には分周比（Ｐ＋Ｘ）で分周動作を
行い、それ以外の期間には分周比Ｐで分周動作を行う。

【００５４】図１には前記分周比Ｘを１としたプリスケ
ーラ４の詳細が示されている。プリスケーラ４はカウン
タ部１１、エクステンダ部１２及びモジュール制御回路
１３を備える。カウンタ部１１はバイポーラトランジス
タで構成されたフリップフロップ（以下、フリップフロ
ップを単にＦＦという）１５〜１７、ＯＲ回路１４及び
バッファ１８を備える。ＦＦ１５のデータ端子ＤにはＯ
Ｒ回路１４の出力信号が入力され、ＦＦ１５のクロック
端子ＣＫにはバッファ１８を介して前記周波数信号ｆvc
o が入力されている。ＦＦ１５の出力端子バーＱの出力
信号Ｓ１はエクステンダ部１２に出力されている。

【００５５】ＦＦ１６のデータ端子Ｄには出力信号Ｓ１
が入力され、クロック端子ＣＫには前記バッファ１８を
介して周波数信号ｆvco が入力されている。ＦＦ１６の
出力端子Ｑの出力信号Ｓ２は通常のデータＦＦの出力信
号であり、出力信号Ｓ２は前記ＯＲ回路１４に出力され
ている。出力信号Ｓ２は前記出力信号Ｓ１から周波数信
号ｆvco の１パルス分遅れた信号となる。

【００５６】ＦＦ１７のデータ端子Ｄには前記出力信号
Ｓ２が入力され、クロック端子ＣＫには前記バッファ１
８を介して周波数信号ｆvco が入力されている。ＦＦ１
７の制御端子Ｍにはモジュール制御信号ＭＤＣ１が入力
されている。ＦＦ１７の出力端子Ｑの出力信号Ｓ３は前
記ＯＲ回路１４に出力されている。モジュール制御信号
ＭＤＣ１がＨレベルのとき、出力信号Ｓ３はＬレベルと
なり、モジュール制御信号ＭＤＣ１がＬレベルのとき、
出力信号Ｓ３は通常のデータＦＦの出力となる。

【００５７】エクステンダ部１２はトグルＦＦ１９，２
０，２１，２２、マルチプレクサ２３及びバッファ２４
を備えている。トグルＦＦ１９〜２２はバイポーラトラ
ンジスタ構成のマスタ−スレーブ型であり、それぞれク
ロック端子ＣＫへの入力信号が変化してから出力信号が
変化するまでに遅延時間Ｔｄ１を有する。

【００５８】トグルＦＦ１９のデータ端子Ｄはその出力
端子バーＱに接続され、クロック端子ＣＫには前記出力
信号Ｓ１が入力されている。トグルＦＦ１９は前記出力
信号Ｓ１の周波数を２分周し、出力信号Ｓ１のパルスを
２つカウントする毎に１つのパルスを持つ出力信号Ｓ４
を出力端子Ｑから出力する。

【００５９】トグルＦＦ２０のデータ端子Ｄはその出力
端子バーＱに接続され、クロック端子ＣＫには前記出力
信号Ｓ４が入力されている。トグルＦＦ２０は前記出力
信号Ｓ４の周波数を２分周し、出力信号Ｓ４のパルスを
２つカウントする毎に１つのパルスを持つ出力信号Ｓ５
を出力端子Ｑから出力する。

【００６０】トグルＦＦ２１のデータ端子Ｄはその出力
端子バーＱに接続され、クロック端子ＣＫには前記出力
信号Ｓ５が入力されている。トグルＦＦ６１は前記出力
信号Ｓ５の周波数を２分周し、出力信号Ｓ５のパルスを
２つカウントする毎に１つのパルスを持つ出力信号Ｓ６
を出力端子Ｑから出力する。

【００６１】トグルＦＦ２２のデータ端子Ｄはその出力
端子バーＱに接続され、クロック端子ＣＫには前記出力
信号Ｓ６が入力されている。トグルＦＦ２２は前記出力
信号Ｓ６の周波数を２分周し、出力信号Ｓ６のパルスを
２つカウントする毎に１つのパルスを持つ出力信号Ｓ７
を出力端子Ｑからマルチプレクサ２３に出力する。

【００６２】マルチプレクサ２３の入力端子Ｄ１には前
記出力信号Ｓ７が入力され、入力端子Ｄ２には前記出力
信号Ｓ５が入力されている。マルチプレクサ２３は制御
端子ＳＷを備え、その端子ＳＷには外部から選択信号Ｓ
Ｗ１が入力されている。マルチプレクサ２３は選択信号
ＳＷ１のレベルに基づいて出力信号Ｓ５又はＳ７を選択
してその出力端子Ｑからバッファ２４に出力する。すな
わち、選択信号ＳＷ１がＨレベルのとき、マルチプレク
サ２３は前記出力信号Ｓ５を選択して出力する。選択信
号ＳＷ１がＬレベルのとき、マルチプレクサ２３は前記
出力信号Ｓ７を選択して出力する。マルチプレクサ２３
は選択した入力信号が変化してからその出力信号が変化
するまでに遅延時間Ｔｄ３を有し、この遅延時間Ｔｄ３
は前記トグルＦＦ１９〜２２の遅延時間Ｔｄ１に比較し
て、約２分の１である。

【００６３】バッファ２４はマルチプレクサ２３から入
力した信号を分周信号ＰＤ１として前記スワロウカウン
タ６及びプログラムカウンタ５に出力する。モジュール
制御回路１３はＮＯＲ回路２５，２６及びＯＲ回路２７
を備える。ＮＯＲ回路２５は前記選択信号ＳＷ１を入力
するとともに、前記トグルＦＦ２１の出力端子Ｑバーの
出力信号Ｓ６バーを入力している。従って、選択信号Ｓ
Ｗ１がＨレベルのとき、ＮＯＲ回路２５の出力信号は出
力信号Ｓ６バーのレベルに係わらずＬレベルとなる。選
択信号ＳＷ１がＬレベルのとき、ＮＯＲ回路２５の出力
信号は出力信号Ｓ６バーのレベルを反転したレベル、す
なわち、前記出力信号Ｓ６となる。ＮＯＲ回路２６は前
記選択信号ＳＷ１を入力するとともに、前記トグルＦＦ
２２の出力端子Ｑバーの出力信号Ｓ７バーを入力してい
る。従って、選択信号ＳＷ１がＨレベルのとき、ＮＯＲ
回路２６の出力信号は出力信号Ｓ７バーのレベルに係わ
らずＬレベルとなる。選択信号ＳＷ１がＬレベルのと
き、ＮＯＲ回路２６の出力信号は出力信号Ｓ７バーのレ
ベルを反転したレベル、すなわち、前記出力信号Ｓ７と
なる。

【００６４】ＯＲ回路２７は前記出力信号Ｓ４，Ｓ５、
前記モジュール信号ＭＤ及びＮＯＲ回路２５，２６の出
力信号を入力し、これらの信号の論理和を取ったモジュ
ール制御信号ＭＤＣ１を前記ＦＦ１７の制御端子Ｍに出
力する。従って、出力信号Ｓ４，Ｓ５、モジュール信号
ＭＤ及びＮＯＲ回路２５，２６の出力信号の少なくとも
１つがＨレベルである間にはモジュール制御信号ＭＤＣ
１はＨレベルとなる。これらすべての信号がＬレベルに
なったときのみ、モジュール制御信号ＭＤＣ１はＬレベ
ルとなる。

【００６５】上記のように構成されたプリスケーラ４で
は、選択信号ＳＷ１がＨレベルであると、マルチプレク
サ２３によってトグルＦＦ２０の出力信号Ｓ５が選択さ
れてバッファ２４から分周信号ＰＤ１として出力され
る。そのため、エクステンダ部１２の分周比は４とな
る。このとき、スワロウカウンタ６からＨレベルのモジ
ュール信号ＭＤが出力されていると、モジュール制御信
号ＭＤＣ１がＨレベルとなり、ＦＦ１７の出力信号Ｓ３
はＬレベルとなる。そのため、周波数信号ｆvco はカウ
ンタ部１１により４分周され、周波数信号ｆvco のパル
スが４つカウントされる毎に１つのパルスを持つ出力信
号Ｓ１が出力される。

【００６６】この出力信号Ｓ１はエクステンダ部１２に
より４分周されて分周信号ＰＤ１として出力される。す
なわち、分周信号ＰＤ１は周波数信号ｆvco の周波数を
１６分周したものとなる。

【００６７】また、選択信号ＳＷ１がＨレベルのとき、
前記スワロウカウンタ６により分周信号ＰＤ１のパルス
がカウントされている間はＬレベルのモジュール信号Ｍ
Ｄが出力される。選択信号ＳＷ１がＨレベルであるた
め、ＮＯＲ回路２５，２６の出力信号はＬレベルに固定
される。従って、出力信号Ｓ４，Ｓ５がＬレベルになる
と、モジュール制御信号ＭＤＣ１はＬレベルとなる。プ
リスケーラ４が分周を開始してから周波数信号ｆvco の
１５個目のパルスでは出力信号Ｓ１はＬレベルであり、
出力信号Ｓ２はＨレベルであり、出力信号Ｓ３はＨレベ
ルである。従って、周波数信号ｆvco の１６個目のパル
スの立ち上がりエッジに基づいて出力信号Ｓ２はＬレベ
ルとなり、出力信号Ｓ３はＨレベルに保持される。よっ
て、ＯＲ回路１４の出力はＨレベルとなる。そのため、
プリスケーラ４に周波数信号ｆvcoの１７個目のパルス
が入力されると、出力信号Ｓ１，Ｓ２，Ｓ３はすべてＬ
レベルとなる。すわなち、モジュール制御信号ＭＤＣ１
がＬレベルになると、分周信号ＰＤ１は周波数信号ｆvc
o の周波数を１７分周したものとなる。

【００６８】一方、選択信号ＳＷ１がＬレベルである
と、マルチプレクサ２３によってトグルＦＦ２２の出力
信号Ｓ７が選択されてバッファ２４から分周信号ＰＤ１
として出力される。そのため、エクステンダ部１２の分
周比は１６となる。このとき、スワロウカウンタ６から
Ｈレベルのモジュール信号ＭＤが出力されていると、モ
ジュール制御信号ＭＤＣ１がＨレベルとなり、ＦＦ１７
の出力信号Ｓ３はＬレベルとなる。そのため、周波数信
号ｆvco はカウンタ部１１により４分周され、周波数信
号ｆvco のパルスが４つカウントされる毎に１つのパル
スを持つ出力信号Ｓ１が出力される。

【００６９】この出力信号Ｓ１はエクステンダ部１２に
より１６分周されて分周信号ＰＤ１として出力される。
すなわち、分周信号ＰＤ１は周波数信号ｆvco の周波数
を６４分周したものとなる。

【００７０】また、選択信号ＳＷ１がＬレベルのとき、
前記スワロウカウンタ６により分周信号ＰＤ１のパルス
がカウントされている間はＬレベルのモジュール信号Ｍ
Ｄが出力される。選択信号ＳＷ１がＬレベルであるた
め、ＮＯＲ回路２５，２６の出力信号はトグルＦＦ２
１，２２の出力信号Ｓ６，Ｓ７と同相となる。従って、
出力信号Ｓ４，Ｓ５，Ｓ６，Ｓ７がＬレベルになると、
モジュール制御信号ＭＤＣ１はＬレベルとなる。プリス
ケーラ４が分周を開始してから周波数信号ｆvco の６３
個目のパルスでは出力信号Ｓ１はＬレベルであり、出力
信号Ｓ２はＨレベルであり、出力信号Ｓ３はＨレベルで
ある。従って、周波数信号ｆvco の６４個目のパルスの
立ち上がりエッジに基づいて出力信号Ｓ２はＬレベルと
なり、出力信号Ｓ３はＨレベルに保持される。よって、
ＯＲ回路１４の出力はＨレベルとなる。そのため、プリ
スケーラ４に周波数信号ｆvco の６５個目のパルスが入
力されると、出力信号Ｓ１，Ｓ２，Ｓ３はすべてＬレベ
ルとなる。すわなち、モジュール制御信号ＭＤＣ１がＬ
レベルになると、分周信号ＰＤ１は周波数信号ｆvco の
周波数を６５分周したものとなる。このように本実施例
では、選択信号ＳＷ１のレベルに基づいてトグルＦＦ２
０，２２の出力信号Ｓ５，Ｓ７のいずれかを選択するマ
ルチプレクサ２３をエクステンダ部１２に設けた。そし
て、プリスケーラ４の１６分周及び１７分周において出
力信号Ｓ５をマルチプレクサ２３によって選択して分周
信号ＰＤ１として出力している。そのため、分周信号Ｐ
Ｄ１の変化は、出力信号Ｓ１よりもトグルＦＦ１９，２
０の遅延時間２×Ｔｄ１とマルチプレクサ２３の遅延時
間Ｔｄ３との合計だけ遅れることとなり、図７に示すプ
リスケーラ４４の１６分周及び１７分周における分周信
号ＰＤ０の遅延時間４×Ｔｄ１と比較して低減すること
ができる。このとき、モジュール信号ＭＤはプリスケー
ラ４の外部に形成されたスワロウカウンタ６から比較的
長い配線によりＯＲ回路２７に入力され、分周信号ＰＤ
１の変化からのモジュール信号ＭＤの遅延時間Ｔｄ２が
ある。

【００７１】従って、図３に示すようにプリスケーラ４
の１６分周から１７分周への切り換わり時において、モ
ジュール信号ＭＤがＨレベルからＬレベルに変化してか
らモジュール制御信号ＭＤＣ１がＬレベルとなる時点、
すなわち、出力信号Ｓ４，Ｓ５がＬレベルとなる時点ま
での動作マージンを、前記プリスケーラ４４の動作マー
ジンと比較して大きくすることができる。また、図４に
示すようにプリスケーラ４の１７分周から１６分周への
切り換わり時において、モジュール信号ＭＤがＬレベル
からＨレベルに変化してからモジュール制御信号ＭＤＣ
１がＬレベルとなる時点までの動作マージンを、前記プ
リスケーラ４４のそれと比較して大きくすることができ
る。そのため、周波数信号ｆvco の周波数を高くして
も、モジュール制御信号ＭＤＣ１の動作マージンを確保
でき、プリスケーラ４の誤動作を防止して１６分周から
１７分周への切り換わり及び１７分周から１６分周への
切り換わりを確実に行うことができる。よって、ＰＬＬ
周波数シンセサイザ回路の動作の高速化を図ることが可
能となる。

【００７２】なお、プリスケーラ４の６４分周及び６５
分周において出力信号Ｓ７をマルチプレクサ２３によっ
て選択して分周信号ＰＤ１として出力している。そのた
め、分周信号ＰＤ１の変化は、出力信号Ｓ１よりも４つ
のトグルＦＦ１９〜２２の遅延時間４×Ｔｄ１とマルチ
プレクサ２３の遅延時間Ｔｄ３との合計だけ遅れること
となる。この場合にはプリスケーラ４の分周信号ＰＤ１
の遅延時間は、図７のプリスケーラ４４の分周信号ＰＤ
０の遅延時間よりも遅延時間Ｔｄ３だけ長くなる。とこ
ろが、図５に示すようにトグルＦＦ１９〜２２の出力信
号Ｓ４〜Ｓ７が共にＬレベルのとき、出力信号Ｓ４〜Ｓ
７がＨレベルからＬレベルに変化するのは後段のＦＦの
出力信号ほど先であり、出力信号Ｓ４〜Ｓ７がＬレベル
からＨレベルに変化するのは後段のＦＦの出力信号ほど
後である。そのため、プリスケーラ４の６４分周及び６
５分周においてモジュール制御信号ＭＤＣ１がＬレベル
となるまでの動作マージンは既に十分にある。

【００７３】なお、本発明は次のように任意に変更して
具体化することも可能である。 （１）選択信号のレベルに基づいて選択する複数の分周
比の組み合わせを、１６と６４以外の任意の組み合わせ
とすること。例えば、前記実施例におけるエクステンダ
部のトグルＦＦを５つとし、１６分周である２段目のト
グルＦＦの出力信号と１２８分周である５段目のトグル
ＦＦの出力信号とを選択するようにする。この場合にも
前記実施例と同様の効果がある。

【００７４】（２）上記実施例ではプリスケーラにおけ
る分周比Ｐと分周比（Ｐ＋Ｘ）の２モジュラス動作にお
いて分周比Ｘを１としたが、分周比Ｘを１以外の正の整
数又は負の整数としてもよい。

【００７５】上記の実施例から把握できる請求項以外の
技術的思想について、以下にその効果とともに記載す
る。 （イ）前記モジュール信号ＭＤは前記分周信号ＰＤ１に
基づいて前記ＰＬＬ制御部から出力される請求項３又は
請求項４に記載のＰＬＬ周波数シンセサイザ回路。

【００７６】（ロ）前記ＰＬＬ制御部は、発振信号（ｆ
osc ）を出力する水晶発振器（１）と、前記発振信号
（ｆosc ）を分周して基準信号（ｆｒ）を出力する基準
分周器（２）と、前記基準信号（ｆｒ）と比較分周器
（３）から出力される比較信号（ｆｐ）との位相差に応
じた位相差信号（φＲ，φＰ）を出力する位相比較器
（７）と、前記位相差信号（φＲ，φＰ）に応じた電圧
信号（ＶＴ）の電圧値に応じた周波数の信号（ｆvco ）
を出力する電圧制御発振器（１０）とを備える上記
（イ）に記載のＰＬＬ周波数シンセサイザ回路。

【００７７】

【発明の効果】以上詳述したように、請求項１及び２の
発明によれば、モジュール信号の遅延時間を低減でき、
このモジュール信号に応答してプリスケーラの分周比を
確実に切り換えることができる。

【００７８】請求項３の発明によれば、ＰＬＬ周波数シ
ンセサイザ回路の動作の高速化が可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるプリスケーラを示す
回路図

【図２】一実施例のＰＬＬ周波数シンセサイザ回路を示
すブロック図

【図３】図１のプリスケーラの作用を示すタイムチャー
ト

【図４】図１のプリスケーラの作用を示すタイムチャー
ト

【図５】図１のプリスケーラの作用を示すタイムチャー
ト

【図６】従来のＰＬＬ周波数シンセサイザ回路を示すブ
ロック図

【図７】図６のプリスケーラを示す回路図

【図８】図６のプリスケーラの作用を示すタイムチャー
ト

【図９】図６のプリスケーラの作用を示すタイムチャー
ト

【符号の説明】

１ ＰＬＬ制御部を構成する水晶発振器 ２ ＰＬＬ制御部を構成する基準分周器 ４ プリスケーラ ７ ＰＬＬ制御部を構成する位相比較器 ８ ＰＬＬ制御部を構成するチャージポンプ回路 ９ ＰＬＬ制御部を構成するローパスフィルタ（ＬＰ
Ｆ） １０ ＰＬＬ制御部を構成する電圧制御発振器（ＶＣ
Ｏ） １１ 分周回路を構成するカウント部 １２ 分周回路を構成するエクステンダ部 １３ モジュール制御回路 １５〜１７，１９〜２２ フリップフロップ ２３ マルチプレクサ ｆvco 入力信号としての周波数信号 ＭＤ モジュール信号 ＰＤ１ 分周信号 Ｓ１〜Ｓ７ 出力信号 ＳＷ１ 選択信号 Ｔｉ１，Ｔｉ２ チップ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−162839（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03L 7/06 - 7/23 H03K 23/00 - 29/06

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 外部から入力される入力信号をそれぞれ
   異なる分周比で分周した複数の信号を出力するととも
   に、各分周比及び各分周比に対して所定値を加えた分周
   比による２モジュラス動作が可能な分周回路と、 外部から入力される選択信号に基づいて、前記複数の出
   力信号のうちいずれか１つを選択して分周信号として出
   力するマルチプレクサと、 前記分周信号に基づいて外部から入力されるモジュール
   信号に応答して前記分周回路のモジュラス動作を切り換
   えるためのモジュール制御回路とを備えるプリスケー
   ラ。
2. 【請求項２】 前記分周回路は、複数段のフリップフロ
   ップを有し、前記入力信号を分周した信号を出力すると
   ともに、前記モジュール信号に応答して分周比が前記所
   定値だけ変更されるカウンタ部と、 前記カウンタ部の出力信号を順次２分周した信号を出力
   する複数段のフリップフロップを有するエクステンダ部
   とを備える請求項１に記載のプリスケーラ。
3. 【請求項３】 ＰＬＬ制御部の出力信号をプリスケーラ
   に入力信号として入力し、前記プリスケーラは前記入力
   信号を分周した分周信号を前記ＰＬＬ制御部に出力し、
   前記プリスケーラは前記ＰＬＬ制御部から出力されるモ
   ジュール信号に応答して分周比を変更した前記分周信号
   を前記ＰＬＬ制御部に出力するＰＬＬ周波数シンセサイ
   ザ回路であって、 前記プリスケーラは、前記入力信号をそれぞれ異なる分
   周比で分周した複数の信号を出力するとともに、各分周
   比及び各分周比に対して所定値を加えた分周比による２
   モジュラス動作が可能な分周回路と、 外部から入力される選択信号に基づいて、前記複数の出
   力信号のうちいずれか１つを選択して分周信号として出
   力するマルチプレクサと、 前記分周信号に基づいて外部から入力されるモジュール
   信号に応答して前記分周回路のモジュラス動作を切り換
   えるためのモジュール制御回路とを備えるＰＬＬ周波数
   シンセサイザ回路。
4. 【請求項４】 前記プリスケーラと前記ＰＬＬ制御部と
   は別チップで構成した請求項３に記載のＰＬＬ周波数シ
   ンセサイザ回路。