JP3468964B2 - Ｐｌｌ周波数シンセサイザ回路、比較分周器、及び、スワロウカウンタ - Google Patents

Ｐｌｌ周波数シンセサイザ回路、比較分周器、及び、スワロウカウンタ

Info

Publication number
JP3468964B2
JP3468964B2 JP01332996A JP1332996A JP3468964B2 JP 3468964 B2 JP3468964 B2 JP 3468964B2 JP 01332996 A JP01332996 A JP 01332996A JP 1332996 A JP1332996 A JP 1332996A JP 3468964 B2 JP3468964 B2 JP 3468964B2
Authority
JP
Japan
Prior art keywords
signal
circuit
set value
counter
value data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01332996A
Other languages
English (en)
Other versions
JPH09205364A (ja
Inventor
哲也 相坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP01332996A priority Critical patent/JP3468964B2/ja
Priority to US08/763,402 priority patent/US5878101A/en
Priority to DE19700017A priority patent/DE19700017C2/de
Priority to KR1019970002481A priority patent/KR100210251B1/ko
Publication of JPH09205364A publication Critical patent/JPH09205364A/ja
Priority to US09/196,324 priority patent/US5982840A/en
Application granted granted Critical
Publication of JP3468964B2 publication Critical patent/JP3468964B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/665—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＰＬＬ周波数シンセ
サイザ回路、比較分周器、及び、スワロウカウンタに係
り、詳しくはスワロウカウンタの誤動作防止に関する。
【０００２】近年、携帯電話等の移動体通信のデジタル
化に伴い、通信機器に搭載されるＰＬＬ周波数シンセサ
イザ回路は高速動作が要求されている。この高速動作を
図る上で、このＰＬＬ周波数シンセサイザ回路内の論理
ゲートの動作遅れは、誤動作につながることから種々の
対策が求められている。
【０００３】
【従来の技術】一般に、ＰＬＬ周波数シンセサイザ回路
における位相比較器は、プリスケーラ、スワロウカウン
タ及びプログラムカウンタを有している。プリスケーラ
は、電圧制御発振器（ＶＣＯ）からの周波数信号を所定
の分周比で分周し、その分周した分周信号をスワロウカ
ウンタ及びプログラムカウンタに供給する。プログラム
カウンタは、プリスケーラからの分周信号を予め設定さ
れた分周比で分周し、その分周した分周信号を比較信号
として位相比較器に供給する。
【０００４】一方、スワロウカウンタは、プリスケーラ
の分周比Ｐから分周比（Ｐ＋Ｘ）に変更（但し、Ｘは正
又は負の整数、Ｐは正の整数）する回路であって、プリ
スケーラからの分周信号をカウントする。スワロウカウ
ンタは、外部装置から供給されるセット値をカウントす
るとプリスケーラに低電位（以下、Ｌレベルという）の
モジュラス信号MDC を出力する。プリスケーラは、Ｌレ
ベルのモジュラス信号MDC に応答して分周比を変更す
る。
【０００５】又、スワロウカウンタは、プログラムカウ
ンタからのロード信号LOADに応答してプリセットされ、
再びセット値からカウント動作を再開する。スワロウカ
ウンタは、プリセットされると高電位（以下、Ｈレベル
という）のモジュラス信号MDC を出力する。プリスケー
ラは、Ｈレベルのモジュラス信号MDC に応答して分周比
を元の分周比に戻す。
【０００６】このようにスワロウカウンタは、プリスケ
ーラに対してモジュラス動作の切り換え制御を行う上で
必要なカウンタである。図８には、従来のスワロウカウ
ンタの回路が示されている。スワロウカウンタは、アッ
プカウンタ部５０を有している。アップカウンタ部５０
は７個のフリップフロップ（以下、ＦＦという）５１〜
５７を備えている。第１〜第７ＦＦ５１〜５７は、それ
ぞれ図示しないシフトレジスタからのセット値データＡ
１〜Ａ７がセットされる。セット値データＡ１〜Ａ７は
バイナリコードデータであって、０〜１２７の範囲で適
宜セット値が設定されるようになっている。そして、ア
ップカウンタ部５０はプリスケーラから供給される前記
分周信号の相補信号CK,XCKをカウントする。アップカウ
ンタ部５０は相補信号CK,XCKをカウントしセットされた
セット値までカウントすると、第１〜第７ＦＦ５１〜５
７の相補出力端子から出力される出力信号は全てＨレベ
ルとなる。
【０００７】例えば、セット値データＡ１〜Ａ７が
「０，０，１，０，０，０，０」（１０進法で１６）の
とき、即ち、第５ＦＦ５５のセット値データＡ５が
「１」で、第１〜第４、第６及び第７ＦＦ５１〜５４、
５６，５７のセット値データＡ１〜Ａ４、Ａ６，Ａ７が
「０」のとき、アップカウンタ部５０は相補信号CK,XCK
を１６個カウントすると、第１〜第７ＦＦ５１〜５７の
相補出力端子から出力される出力信号は全てＨレベルと
なる。
【０００８】第１〜第７ＦＦ５１〜５７の相補出力端子
は、ナンド回路部５８に接続される。ナンド回路部５８
は、３個のナンド回路５８ａ〜５８ｃと１個のノア回路
５８ｄを有している。３個のナンド回路５８ａ〜５８ｃ
と１個のノア回路５８ｄから明らかなように、ナンド回
路部５８は第１〜第７ＦＦ５１〜５７の相補出力端子の
出力が全てＨレベルのときのみＬレベルの第１出力信号
Ａを出力する。即ち、アップカウンタ部５０がセット値
のカウントを完了すると、ナンド回路部５８はＬレベル
の第１出力信号Ａを出力する。
【０００９】ナンド回路部５８はＬレベルの第１出力信
号ＡをＲＳフリップフロップ５９に供給する。ＲＳフリ
ップフロップ５９は、２個のナンド回路にて構成され、
そのセット入力端子に第１出力信号Ａが入力される。
又、ＲＳフリップフロップ５９のリセット入力端子には
前記プログラムカウンタからのＬレベルのロード信号LO
ADが入力される。尚、プログラムカウンタは、例えば分
周比が１６とき、相補信号CK,XCKを１６分周して比較信
号として位相比較器に出力する回路であって、１６個の
相補信号CK,XCKをカウントする毎に、即ち１６分周する
毎にＬレベルとなり、次の相補信号CK,XCKに応答してＨ
レベルとなるロード信号LOADを生成している。従って、
このロード信号LOADがＬレベルとなつている期間は、相
補信号CK,XCKの周波数が高いほど短いことになる。又、
このＬレベルのロード信号LOADは、アップカウンタ部５
０にも供給される。アップカウンタ部５０はこのＬレベ
ルのロード信号LOADに応答して第１〜第７ＦＦ５１〜５
７がセット値データＡ１〜Ａ７にプリセットされる。
【００１０】ＲＳフリップフロップ５９は、Ｌレベルの
第１出力信号Ａに応答してＨレベルの出力信号を出力す
る。又、ＲＳフリップフロップ５９は、Ｌレベルのロー
ド信号LOADに応答してＬレベルの出力信号をインバータ
６０に供給する。インバータ６０は、ＲＳフリップフロ
ップ５９のＨレベルの出力信号に応答してＬレベルの第
２出力信号Ｂを次段のナンド回路６１に供給する。又、
インバータ６０は、ＲＳフリップフロップ５９のＬレベ
ルの出力信号に応答してＨレベルの第２出力信号Ｂを次
段のナンド回路６１に供給する。
【００１１】ナンド回路６１は２入力端子を有し、他方
の入力端子には前記ロード信号LOADが入力される。ナン
ド回路６１の第３出力信号Ｃは、次段のＤ型フリップフ
ロップ６２のデータ入力端子に供給される。Ｄ型フリッ
プフロップ６２は、前記相補信号CK,XCKに応答して相補
出力端子からデータ入力端子に供給される第３出力信号
Ｃを反転させたレベルの出力信号を次段のインバータ６
３に供給する。インバータ６３は、その出力端子が前記
プリスケーラに接続されている。従って、このインバー
タ６３から出力される出力信号は、モジュラス信号MDC
としてプリスケーラに供給される。
【００１２】そして、モジュラス信号MDC がＨレベルが
Ｌレベルに変化したとき、プリスケーラの分周比が変更
される。プログラムカウンタからＬレベルのロード信号
が出力されると、スワロウカウンタのＲＳフリップフロ
ップ５９の出力信号はＬレベルとなりモジュラス信号MD
C がＬレベルからＨレベルとなる。このモジュラス信号
MDC がＬレベルからＨレベルになると、プリスケーラの
分周比が元の分周比に戻り、以後同様な動作を繰り返す
ことになる。
【００１３】
【発明が解決しようとする課題】ところで、上記したス
ワロウカウンタにおいて、プリスケーラから出力される
相補信号CK,XCKの周波数が高くなるにつれて以下のよう
な問題が生ずる。特に、セット値データＡ１〜Ａ７が全
て「０」（１０進法で０）のとき、問題が大きくなる。
尚、セット値データＡ１〜Ａ７が全て「０」の場合と
は、プリスケーラの分周比を変更させないで動作させる
場合である。
【００１４】図９は、相補信号CK,XCKの周波数が低い場
合であって、プログラムカウンタの分周比が１６で動作
しているときのスワロウカウンタのタイムチャートを示
す。プログラムカウンタからＬレベルのロード信号LOAD
がスワロウカウンタに供給されると、そのロード信号LO
ADに応答してアップカウンタ部５０がプリセットされ
る。詳しくは、第１〜第７ＦＦ５１〜５７は、第１ＦＦ
５１から第７ＦＦ５７まで順番にプリセットされてい
く。第１〜第７ＦＦ５１〜５７が全てプリセットされる
と、セット値データＡ１〜Ａ７が全て「０」であるた
め、第１〜第７ＦＦ５１〜５７の相補出力端子から出力
される各出力信号は、全てＨレベルとなる。その結果、
次段のナンド回路部５８の第１出力信号ＡはＬレベルと
なる。そして、次の相補信号CK,XCKからカウント動作を
開始し、そのカウントとともに次段のナンド回路部５８
の第１出力信号ＡはＨレベルとなる。
【００１５】又、Ｌレベルのロード信号LOADはＲＳフリ
ップフロップ５９及びナンド回路６１に供給される。Ｒ
Ｓフリップフロップ５９は、まずＬレベルのロード信号
LOADに応答してＬレベルの出力信号をインバータ６０に
供給する。インバータ６０は、ＲＳフリップフロップ５
９のＬレベルの出力信号に応答してＨレベルの第２出力
信号Ｂを次段のナンド回路６１に供給する。続いて、Ｒ
Ｓフリップフロップ５９は、前記ナンド回路部５８から
のＬレベルの第１出力信号Ａに応答してＨレベルの出力
信号をインバータ６０に供給する。従って、インバータ
６０は、Ｌレベルのロード信号LOADに応答してＨレベル
となり、次にＬレベルの第１出力信号Ａに応答してＬレ
ベルとなる第２出力信号Ｂを出力する。
【００１６】ナンド回路６１は、一方の入力端子にＬレ
ベルのロード信号LOADを入力するとき、他方の入力端子
にＨレベルの第２出力信号Ｂを入力している。従って、
Ｌレベルのロード信号LOADを入力した時点では、ナンド
回路６１はＨレベルの第３出力信号Ｃを出力している。
続いて、ロード信号LOADがＬレベルの状態で第２出力信
号ＢがＬレベルとなると、ナンド回路６１の第３出力信
号Ｃは依然Ｈレベルのままである。やがて、ロード信号
LOADがＨレベルの状態になると、ナンド回路６１の第３
出力信号Ｃは第２出力信号ＢがＬレベルになっているた
め、Ｈレベルを保持する。
【００１７】つまり、第３出力信号ＣがＨレベルになっ
ている間、Ｌレベルのロード信号LOADが出力されている
ため、ナンド回路６１の第３出力信号ＣはＨレベルのま
まである。
【００１８】従って、Ｄ型フリップフロップ６２は、常
にＨレベルのモジュラス信号MDC をプリスケーラに供給
することになり、プリスケーラは分周比が変更されない
状態で動作し続けることになる。
【００１９】しかしながら、相補信号CK,XCKの周波数が
高くなると、その周波数に応じて前記Ｌレベルのロード
信号LOADの期間が短くなる。その結果、第２出力信号Ｂ
はＨレベルからＬレベルに立ち下がる前にＬレベルのロ
ード信号LOADがＨレベルになる場合が発生する。図１０
は、相補信号CK,XCKの周波数が高くなったときのスワロ
ウカウンタのタイムチャートを示す。
【００２０】従って、ロード信号LOADがＬレベルからＨ
レベルになると、ナンド回路６１の第３出力信号Ｃは第
２出力信号ＢがＬレベルに立ち下がるまでＬレベルとな
る。Ｄ型フリップフロップ６２は、このＬレベルの第３
出力信号Ｃに応答してＬレベルのモジュラス信号MDC を
プリスケーラに供給することになり、プリスケーラは分
周比が変更されて動作することになる。つまり、分周比
を変えないでプリスケーラをモジュラス制御すべきはず
が分周比が変更されてしまうという問題が発生する。
【００２１】この原因は、相補信号CK,XCKの周波数が高
くなってＬレベルのロード信号LOADの期間が短くなっ
も、Ｌレベルのロード信号LOADに応答してアップカウン
タ部５０がプリセットされナンド回路部５８の第１出力
信号ＡがＬレベルとなるタイミングは変わらないからで
ある。つまり、アップカウンタ部５０を構成する第１〜
第７ＦＦ５１〜５７の負荷が大きいため、第１〜第７Ｆ
Ｆ５１〜５７の全てがプリセットされるのに相補信号C
K,XCKの周波数に関係なく遅れるからである。その結
果、ナンド回路部５８の第１出力信号ＡがＬレベルとな
るタイミングはその遅れ分だけ時間を要する。
【００２２】この遅れは、セット値データＡ１〜Ａ７が
全て「０」のときが特に大きい。これは、Ｌレベルのロ
ード信号LOADに応答して全ての第１〜第７ＦＦ５１〜５
７を反転動作させるためである。その結果、第１〜第７
ＦＦ５１〜５７の相補出力端子の出力信号が全てＨレベ
ルになる時間は、最も遅れる。
【００２３】本発明は上記問題点を解決するためになさ
れたものであって、スワロウカウンタの動作遅れに対す
るプリスケーラの誤動作を未然に防止し高速動作を可能
にするＰＬＬ周波数シンセサイザ回路、比較分周器、及
び、スワロウカウンタを提供することにある。
【００２４】
【課題を解決するための手段】請求項１の発明は、電圧
制御発振器からの出力信号を分周し生成した比較信号を
位相比較器に対して出力する比較分周器を有し、前記比
較分周器は、前記電圧制御発振器からの出力信号を分周
するための分周比を異なる複数の分周比との間で変更す
るためのモジュラス動作を行うためのプリスケーラと、
前記プリスケーラからの分周信号を予め定めた分周比に
て分周して位相比較器に比較信号として出力するととも
に、分周するたび毎にロード信号を出力するためのプロ
グラムカウンタと、前記ロード信号に応答してセット値
データをプリセットして前記プリスケーラからの分周信
号をカウントしそのカウント値が前記セット値に到達し
た時、前記プリスケーラの分周比を変更させるモジュラ
ス信号を生成するためのスワロウカウンタとを備えてな
るＰＬＬ周波数シンセサイザ回路において、前記スワロ
ウカウンタに、そのスワロウカウンタが前記ロード信号
に応答して動作する際の動作遅れに起因して誤発生する
前記プリスケーラの分周比を変更させる誤モジュラス信
号を前記プリスケーラに供給しない誤動作防止回路を設
け、前記誤動作防止回路は、前記セット値データが前記
プリスケーラに対してモジュラス動作を行わせない固定
の分周動作を行わせるためのセット値データであるかを
判定し、前記セット値データが固定の分周動作を行わせ
るためのデータである時、前記誤モジュラス信号を前記
プリスケーラに供給しないようにした。
【００２５】
【００２６】請求項２の発明は、請求項１に記載のＰＬ
Ｌ周波数シンセサイザ回路において、前記誤動作防止回
路を設けたスワロウカウンタは、外部装置から出力され
る前記セット値データを保持するためのシフトレジスタ
と、前記プログラムカウンタからのロード信号に応答し
て前記セット値データがプリセットされ、そのセット値
を前記プリスケーラからの分周信号に応答してカウント
するためのカウンタ部と、前記カウンタ部のその時々の
カウント値を入力し前記カウンタ部が前記セット値をカ
ウントしたかどうかを検出するカウントアップ検出回路
と、前記カウントアップ検出回路からの検出信号に応答
して前記プリスケーラの分周比を変更させるためのモジ
ュラス信号を生成するためのモジュラス信号生成回路部
とを備えた。
【００２７】請求項３の発明は、請求項２に記載のＰＬ
Ｌ周波数シンセサイザ回路において、前記セット値デー
タは複数個のビットデータであって、前記プリスケーラ
に対して２モジュラス動作を行わせない固定の分周動作
を行わせるためのそのセット値データの各ビットの内容
は全て「０」であり、前記カウンタ部は、複数個のフリ
ップフロップからなるアップカウンタであって、外部装
置からのストローブ信号に応答して前記セット値データ
を各フリップフロップにラッチさせ、ロード信号に応答
して前記セット値データをプリセットするものであり、
前記カウントアップ検出回路は、ナンド回路であり、前
記アップカウンタの各フリップフロップの相補出力端子
からの出力信号を入力するものであり、前記誤動作防止
回路は、前記各フリップフロップにラッチされるセット
値データを入力し、そのセット値データの各ビットの内
容が全て「０」であるかどうかを判定するノア回路と、
前記ノア回路から内容が全て「０」の判定信号を保持し
外部装置からのストローブ信号に応答して出力する第１
の保持回路と、その第１の保持回路が保持した判定信号
を前記ロード信号に応答して前記モジュラス信号生成回
路部から出力される誤モジュラス信号を阻止するための
阻止信号として出力する第２の保持回路とからなる。
【００２８】請求項４の発明は、請求項３に記載のＰＬ
Ｌ周波数シンセサイザ回路において、前記阻止信号は、
モジュラス信号生成回路部に設けたモジュラス信号を保
持する保持用フリップフロップに出力される。
【００２９】請求項５の発明は、請求項３に記載のＰＬ
Ｌ周波数シンセサイザ回路において、前記阻止信号は、
モジュラス信号生成回路部に設けたモジュラス信号を入
力し出力する阻止用ナンド回路に出力される。
【００３０】請求項６の発明は、電圧制御発振器からの
出力信号を分周するための分周比を異なる複数の分周比
の間で変更するためのモジュラス動作を行うプリスケー
ラと、前記プリスケーラからの分周信号を予め定めた分
周比にて分周して位相比較器に比較信号として出力する
とともに、分周するたび毎にロード信号を出力するため
のプログラムカウンタと、前記ロード信号に応答してセ
ット値データをプリセットして前記プリスケーラからの
分周信号をカウントしそのカウント値が前記セット値に
到達した時、前記プリスケーラの分周比を変更させるた
めのモジュラス信号を生成するためのスワロウカウンタ
とを備えてなる比較分周器において、前記スワロウカウ
ンタに、そのスワロウカウンタが前記ロード信号に応答
して動作する際の動作遅れに起因して誤発生する前記プ
リスケーラの分周比を変更させる誤モジュラス信号を前
記プリスケーラに供給しない誤動作防止回路を設け、前
記誤動作防止回路は、前記セット値データが前記プリス
ケーラに対してモジュラス動作を行わせない固定の分周
動作を行わせるためのセット値データであるかを判定
し、前記セット値データが固定の分周動作を行わせるた
めのデータである時、前記誤モジュラス信号を前記プリ
スケーラに供給しないようにした。
【００３１】請求項７の発明は、請求項６に記載の比較
分周器において、前記誤動作防止回路を設けたスワロウ
カウンタは、外部装置から出力される前記セット値デー
タを保持するためのシフトレジスタと、前記プログラム
カウンタからのロード信号に応答して前記セット値デー
タがプリセットされ、そのセット値を前記プリスケーラ
からの分周信号に応答してカウントするためのカウンタ
部と、前記カウンタ部のその時々のカウント値を入力し
前記カウンタ部が前記セット値をカウントしたかどうか
を検出するカウントアップ検出回路と、前記カウントア
ップ検出回路からの検出信号に応答して前記プリスケー
ラの分周比を変更させるためのモジュラス信号を生成す
るためのモジュラス信号生成回路部とを備えた。
【００３２】請求項８の発明は、請求項７に記載の比較
分周器において、前記セット値データは複数個のビット
データであって、前記プリスケーラに対して２モジュラ
ス動作を行わせない固定の分周動作を行わせるためのそ
のセット値データの各ビットの内容は全て「０」であ
り、前記カウンタ部は、複数個のフリップフロップから
なるアップカウンタであって、外部装置からのストロー
ブ信号に応答して前記セット値データを各フリップフロ
ップにラッチさせ、ロード信号に応答して前記セット値
データをプリセットするものであり、前記カウントアッ
プ検出回路は、ナンド回路であり、前記アップカウンタ
の各フリップフロップの相補出力端子からの出力信号を
入力するものであり、前記誤動作防止回路は、前記各フ
リップフロップにラッチされるセット値データを入力
し、そのセット値データの各ビットの内容が全て「０」
であるかどうかを判定するノア回路と、前記ノア回路か
ら内容が全て「０」の判定信号を保持し外部装置からの
ストローブ信号に応答して出力する第１の保持回路と、
その第１の保持回路が保持した判定信号を前記ロード信
号に応答して前記モジュラス信号生成回路部から出力さ
れる誤モジュラス信号を阻止するための阻止信号として
出力する第２の保持回路とからなる。
【００３３】請求項９の発明は、外部装置から出力され
るセット値データを保持するためのシフトレジスタと、
プログラムカウンタからのロード信号に応答して前記セ
ット値データがプリセットされ、そのセット値を前記プ
リスケーラからの分周信号に応答してカウントするため
のカウンタ部と、前記カウンタ部のその時々のカウント
値を入力し前記カウンタ部が前記セット値をカウントし
たかどうかを検出するカウントアップ検出回路と、前記
カウントアップ検出回路からの検出信号に応答してプリ
スケーラの分周比を変更させるためのモジュラス信号を
生成するためのモジュラス信号生成回路部とを備えたス
ワロウカウンタにおいて、そのスワロウカウンタが前記
ロード信号に応答して動作する際の動作遅れに起因して
誤発生する前記プリスケーラの分周比を変更させる誤モ
ジュラス信号を前記プリスケーラに供給しない誤動作防
止回路を設けた。
【００３４】請求項１０の発明は、請求項９に記載のス
ワロウカウンタにおいて、前記セット値データは複数個
のビットデータであって、前記プリスケーラに対して２
モジュラス動作を行わせない固定の分周動作を行わせる
ためのそのセット値データの各ビットの内容は全て
「０」であり、前記カウンタ部は、複数個のフリップフ
ロップからなるアップカウンタであって、外部装置から
のストローブ信号に応答して前記セット値データを各フ
リップフロップにラッチさせ、ロード信号に応答して前
記セット値データをプリセットするものであり、前記カ
ウントアップ検出回路は、ナンド回路であり、前記アッ
プカウンタの各フリップフロップの相補出力端子からの
出力信号を入力するものであり、前記誤動作防止回路
は、前記各フリップフロップにラッチされるセット値デ
ータを入力し、そのセット値データの各ビットの内容が
全て「０」であるかどうかを判定するノア回路と、前記
ノア回路から内容が全て「０」の判定信号を保持し外部
装置からのストローブ信号に応答して出力する第１の保
持回路と、その第１の保持回路が保持した判定信号を前
記ロード信号に応答して前記モジュラス信号生成回路部
から出力される誤モジュラス信号を阻止するための阻止
信号として出力する第２の保持回路とからなる。
【００３５】（作用） 請求項１の発明によれば、前記スワロウカウンタに設け
た誤動作防止回路は、前記セット値データが前記プリス
ケーラに対してモジュラス動作を行わせない固定の分周
動作を行わせるためのセット値データであるかを判定
し、前記セット値データが固定の分周動作を行わせるた
めのデータである時、ロード信号に応答して動作するス
ワロウカウンタの動作遅れに起因して誤発生する誤モジ
ュラス信号をプリスケーラに供給しないようにする。従
って、ＰＬＬ周波数シンセサイザ回路の高速動作にとも
ない高速動作が求められるスワロウカウンタに対して該
スワロウカウンタの動作遅れに基づいて発生する誤モジ
ュラス信号はプリスケーラには供給されない。その結
果、高速動作に基づくスワロウカウンタの誤動作に起因
するＰＬＬ周波数シンセサイザ回路の誤動作は軽減され
ることになる。
【００３６】
【００３７】請求項２の発明によれば、請求項１に記載
のＰＬＬ周波数シンセサイザ回路に設けたスワロウカウ
ンタにおいて、シフトレジスタは外部装置から出力され
るセット値データを保持する。カウンタ部はプログラム
カウンタからのロード信号に応答して前記セット値デー
タがプリセットされ、そのセット値を前記プリスケーラ
からの分周信号に応答してカウントする。カウントアッ
プ検出回路は前記カウンタ部のその時々のカウント値を
入力し前記カウンタ部が前記セット値をカウントしたか
どうかを検出する。モジュラス信号生成回路部は前記カ
ウントアップ検出回路からの検出信号に応答して前記プ
リスケーラの分周比を変更させるためのモジュラス信号
を生成する。従って、スワロウカウンタは、外部装置か
ら出力されるセット値データに基づいてプリスケーラの
分周比の切り替えを適宜変更することができる。
【００３８】請求項３の発明によれば、誤動作防止回路
のノア回路は、アップカウンタの各フリップフロップに
ラッチされるセット値データを入力し、そのセット値デ
ータの各ビットの内容は全て「０」であるかどうかを判
定する。第１の保持回路は前記ノア回路から内容が全て
「０」の判定信号を保持し外部装置からのストローブ信
号に応答して出力する。第２の保持回路は第１の保持回
路が保持した判定信号をロード信号に応答して前記モジ
ュラス信号生成回路部から出力される誤モジュラス信号
を阻止するための阻止信号として出力する。従って、ノ
ア回路は、ストローブ信号が出力される毎にセット値デ
ータの各ビットの内容は全て「０」であるかどうかを判
定する。第１の保持回路はセット値データが変更される
までその判定結果を保持する。そして、第２の保持回路
はロード信号が出力される時に阻止信号として出力す
る。その結果、ロード信号に応答してモジュラス信号生
成回路部から出力される誤モジュラス信号はこの阻止信
号によってプリスケーラへの供給が阻止される。
【００３９】請求項４の発明によれば、モジュラス信号
を保持する保持用フリップフロップは、阻止信号により
誤モジュラス信号を保持しない。従って、ロード信号に
応答してモジュラス信号生成回路部から出力される誤モ
ジュラス信号はプリスケーラへの供給が阻止される。
【００４０】請求項５の発明によれば、モジュラス信号
を入力し出力する阻止用ナンド回路は、阻止信号により
誤モジュラス信号を出力しない。従って、ロード信号に
応答してモジュラス信号生成回路部から出力される誤モ
ジュラス信号はプリスケーラへの供給が阻止される。
【００４１】請求項６の発明によれば、比較分周器のス
ワロウカウンタに設けた誤動作防止回路は、前記セット
値データが前記プリスケーラに対してモジュラス動作を
行わせない固定の分周動作を行わせるためのセット値デ
ータであるかを判定し、前記セット値データが固定の分
周動作を行わせるためのデータである時、ロード信号に
応答して動作するスワロウカウンタの動作遅れに起因し
て誤発生する誤モジュラス信号をプリスケーラに供給し
ないようにする。従って、比較分周器の高速動作にとも
ない高速動作が求められるスワロウカウンタに対して該
スワロウカウンタの動作遅れに基づいて発生する誤モジ
ュラス信号はプリスケーラには供給されない。その結
果、高速動作に基づくスワロウカウンタの誤動作に起因
する比較分周器の誤動作は軽減されることになる。
【００４２】請求項７の発明によれば、請求項６に記載
の比較分周器において、スワロウカウンタのシフトレジ
スタは外部装置から出力されるセット値データを保持す
る。カウンタ部はプログラムカウンタからのロード信号
に応答して前記セット値データがプリセットされ、その
セット値を前記プリスケーラからの分周信号に応答して
カウントする。カウントアップ検出回路は前記カウンタ
部のその時々のカウント値を入力し前記カウンタ部が前
記セット値をカウントしたかどうかを検出する。モジュ
ラス信号生成回路部は前記カウントアップ検出回路から
の検出信号に応答して前記プリスケーラの分周比を変更
させるためのモジュラス信号を生成する。従って、スワ
ロウカウンタは、外部装置から出力されるセット値デー
タに基づいてプリスケーラの分周比の切り替えを適宜変
更することができる。
【００４３】請求項８の発明によれば、請求項７に記載
の比較分周器において、誤動作防止回路のノア回路は、
アップカウンタの各フリップフロップにラッチされるセ
ット値データを入力し、そのセット値データの各ビット
の内容は全て「０」であるかどうかを判定する。第１の
保持回路は前記ノア回路から内容が全て「０」の判定信
号を保持し外部装置からのストローブ信号に応答して出
力する。第２の保持回路は第１の保持回路が保持した判
定信号をロード信号に応答してモジュラス信号生成回路
部から出力される誤モジュラス信号を阻止するための阻
止信号として出力する。従って、ノア回路は、ストロー
ブ信号が出力される毎にセット値データの各ビットの内
容は全て「０」であるかどうかを判定する。第１の保持
回路はセット値データが変更されるまでその判定結果を
保持する。そして、第２の保持回路はロード信号が出力
される時に阻止信号として出力する。その結果、ロード
信号に応答してモジュラス信号生成回路部から出力され
る誤モジュラス信号はこの阻止信号によってプリスケー
ラへの供給が阻止される。
【００４４】請求項９の発明によれば、スワロウカウン
タに設けた誤動作防止回路は、ロード信号に応答して動
作するスワロウカウンタの動作遅れに起因して誤発生す
る誤モジュラス信号をプリスケーラに供給しないように
する。従って、高速動作が求められているスワロウカウ
ンタに対して該スワロウカウンタの動作遅れに基づいて
発生する誤モジュラス信号はプリスケーラには供給され
ない。その結果、高速動作に基づくスワロウカウンタの
誤動作に起因するプリスケーラの誤動作は軽減されるこ
とになる。請求項１０の発明によれば、誤動作防止回路
のノア回路は、アップカウンタの各フリップフロップに
ラッチされるセット値データを入力し、そのセット値デ
ータの各ビットの内容は全て「０」であるかどうかを判
定する。第１の保持回路は前記ノア回路から内容が全て
「０」の判定信号を保持し外部装置からのストローブ信
号に応答して出力する。第２の保持回路は第１の保持回
路が保持した判定信号をロード信号に応答してモジュラ
ス信号生成回路部から出力される誤モジュラス信号を阻
止するための阻止信号として出力する。従って、ノア回
路は、ストローブ信号が出力される毎にセット値データ
の各ビットの内容は全て「０」であるかどうかを判定す
る。第１の保持回路はセット値データが変更されるまで
その判定結果を保持する。そして、第２の保持回路はロ
ード信号が出力される時に阻止信号として出力する。そ
の結果、ロード信号に応答してモジュラス信号生成回路
部から出力される誤モジュラス信号はこの阻止信号によ
ってプリスケーラへの供給が阻止される。
【００４５】
【発明の実施の形態】以下、本発明を具体化した一実施
の形態を図１〜図５に従って説明する。図１には、ＰＬ
Ｌ周波数シンセサイザ回路が示されている。このＰＬＬ
周波数シンセサイザ回路は、水晶発振器１、基準分周器
２、比較分周器３、位相比較器４、チャージポンプ５、
ローパスフィルタ（ＬＰＦ）６、及び、電圧制御発振器
（ＶＣＯ）７を備えている。そして、本実施の形態で
は、基準分周器２、比較分周器３、位相比較器４、及
び、チャージポンプ５は、１つの半導体チップ８上に形
成されている。従って、水晶発振器１、ＬＰＦ６、及
び、ＶＣＯ７は、半導体チップ８に対してそれぞれ外付
け回路にて形成されている。又、基準分周器２、比較分
周器３、位相比較器４、チャージポンプ５、及び、ＶＣ
Ｏ７は、１つの半導体チップ上に形成され、水晶発振器
１、及び、ＬＰＦ６が半導体チップ８に対してそれぞれ
外付けされる場合もある。
【００４６】基準分周器２は、水晶発振器１からの所定
の発振信号を分周して基準周波数の基準信号ｆr を生成
する。基準分周器２は、この基準信号ｆr を位相比較器
４に供給する。比較分周器３は、ＶＣＯ７からの出力信
号ｆVCO を分周して比較信号ｆp を生成する。比較分周
器３は、この比較信号ｆp を位相比較器４に供給する。
又、比較分周器３は、出力信号ｆVCO の周波数を切り替
える、いわゆるチャネル切り替えが行われるときには分
周比が外部装置としてのマイクロプロセッサユニット
（ＭＰＵ）９からの各種データＮ1 〜Ｎ11、Ａ1 〜Ａ7
及び各種信号STB、CLK 等によって変更制御される。
【００４７】位相比較器４は、前記基準信号ｆr と比較
信号ｆp との位相差に応じてパルス幅が増減する位相差
信号φＲ，φＰをチャージポンプ５に供給する。チャー
ジポンプ５は、前記位相差信号φＲ，φＰに基づいた電
圧信号ＤO をＬＰＦ６に供給する。この電圧信号ＤO
は、直流成分にパルス成分が含まれたものである。ＬＰ
Ｆ６は、前記電圧信号ＤO を平滑にして高周波成分を除
去した制御電圧ＶＴをＶＣＯ１０に供給する。ＶＣＯ１
０は、前記制御電圧ＶＴの電圧値に応じた周波数の出力
信号ｆVCO を出力する。この出力信号ｆVCO は、前記比
較分周器３にも帰還される。
【００４８】図２には、比較分周器３のブロック回路が
示されている。比較分周器３は、プリスケーラ１１、プ
ログラムカウンタ１２、及び、スワロウカウンタ１３を
備えている。プリスケーラ１１は、入力した出力信号ｆ
VCO を分周比Ｐと分周比（Ｐ＋Ｘ）とで分周する２モジ
ュラス動作を行う。尚、Ｘは正の整数又は負の整数であ
る。又、Ｐは正の整数であって、前記ＭＰＵ９からの選
択信号によって、変更することができる。そして、プリ
スケーラ１１、出力信号ｆVCO を分周した分周信号の相
補信号CK,XCKをプログラムカウンタ１２及びスワロウカ
ウンタ１３に供給する。
【００４９】プログラムカウンタ１２は、ＭＰＵ９から
のセット値データＮ1 〜Ｎ11によって、分周比Ｎが任意
に設定できるようになっている。プログラムカウンタ１
２は、相補信号CK,XCKを設定された分周比Ｎで分周し前
記比較信号ｆp を生成する。プログラムカウンタ１２
は、この比較信号ｆp を前記位相比較器４に供給する。
又、プログラムカウンタ１２は、Ｎ個の相補信号CK,XCK
を入力した時、次のＮ＋１個目の相補信号CK,XCKが入力
されるまでの間だけＬレベルとなるロード信号LOADを生
成する。
【００５０】図４には、ロード信号LOADを生成するプロ
グラムカウンタ１２の回路が示されている。プログラム
カウンタ１２は、シフトレジスタ１５、アップカウンタ
回路部１６、及び、ナンド回路部１７とを備えている。
シフトレジスタ１５は、１１ビットのシフトレジスタで
あって、前記ＭＰＵ９から供給される１１ビットのセッ
ト値データＮ1 〜Ｎ11を入力する。セット値データＮ1
〜Ｎ11は１１ビットのシリアルデータであって、ＭＰＵ
９からのクロックCLK に同期してシフトレジスタ１５に
供給される。セット値データＮ1 〜Ｎ11は１１ビットの
バイナリコードであって、０〜２０４７の範囲で適宜分
周比Ｎが設定される。尚、セット値データＮ1 〜Ｎ11
は、クロックCLK に同期して最下位ビットのデータＮ1
から供給され最上位ビットのデータＮ11まで順に供給さ
れるようになっている。
【００５１】アップカウンタ回路部１６は、１１個のフ
リップフロップ（以下、ＦＦという）２１〜３１を備え
ている。第１〜第１１ＦＦ２１〜３１は、ラッチ回路付
きＦＦであって、ＭＰＵ９からのストローブ信号ＳＴＢ
に応答して対応するシフトレジスタ１５のセット値デー
タＮ1 〜Ｎ11がそれぞれラッチされプリセットされる。
又、第１〜第１１ＦＦ２１〜３１は、ナンド回路部１７
からのＬレベルのロード信号LOADを入力する。第１〜第
１１ＦＦ２１〜３１は、Ｌレベルのロード信号LOADに応
答してラッチしているセット値データＮ1 〜Ｎ11をプリ
セットする。そして、第１ＦＦ２１は、クロック入力端
子にプリスケーラ１１からの相補信号CKを、反転クロッ
ク入力端子にプリスケーラ１１からの相補信号XCK を入
力する。又、第１ＦＦ２１は、その出力端子が次段の第
２ＦＦ２２のクロック入力端子に、その相補出力端子が
次段の第２ＦＦ２２の反転クロック入力端子に接続され
ている。同様に、各ＦＦ２２〜３０もそれぞれ出力端子
及び相補出力端子が次段のＦＦ２３〜３１のクロック入
力端子及び反転クロック入力端子に接続されている。
【００５２】そして、アップカウンタ部１６は相補信号
CK,XCKをカウントしプリセットされたセット値、即ちＮ
個までカウントすると、第１〜第１１ＦＦ２１〜３１の
相補出力端子から出力される出力信号は全てＨレベルと
なる。
【００５３】例えば、セット値データＮ1 〜Ｎ11が
「０，０，０，０，０，０，１，０，０，０，０」のと
き（１０進法で１６であって、分周比Ｎが１６）、即
ち、第５ＦＦ２５のセット値データＮ5 が「１」で、第
１〜第４、第６〜第１１ＦＦ２１〜２４、２６，３１の
セット値データＮ1 〜Ｎ4 、Ｎ6 〜Ｎ11が「０」のと
き、アップカウンタ部１６は相補信号CK,XCKを１６個カ
ウントすると、第１〜第１１ＦＦ２１〜３１の相補出力
端子から出力される出力信号は全てＨレベルとなる。
【００５４】第１〜第７ＦＦ２１〜３１の相補出力端子
は、ナンド回路部１７に接続される。ナンド回路部１７
は、４個のナンド回路３２ａ〜３２ｄと２個のノア回路
３２ｅ，３２ｆを有している。第１ナンド回路３２ａは
３入力端子を有し、第５〜第７ＦＦ２５〜２７の相補出
力端子からの出力を入力する。第２ナンド回路３２ｂは
４入力端子を有し、第８〜第１１ＦＦ２８〜３１の相補
出力端子からの出力を入力する。第１ノア回路３２ｅは
２入力端子を有し、第１及び第２ナンド回路３２ａ，３
２ｂからの信号を入力する。第３ナンド回路３２ｃは３
入力端子を有し、第３及び４ＦＦ２３，２４の相補出力
端子からの出力及び第１ノア回路３２ｅからの出力信号
を入力する。第２ノア回路３２ｆは２入力端子を有し、
第２ＦＦ２２の相補出力端子からの出力及び第３ナンド
回路３２ｃからの出力信号を入力する。第４ナンド回路
３２ｄは２入力端子を有し、第１ＦＦ２１の相補出力端
子からの出力、並びに、第２ノア回路３２ｆの出力端子
からの出力を入力する。
【００５５】４個のナンド回路３２ａ〜３２ｄと２個の
ノア回路３２ｅ，３２ｆから明らかなように、このナン
ド回路部１７は第１〜第１１ＦＦ２１〜３１の相補出力
端子から供給される出力が全てＨレベルのときのみＬレ
ベルのロード信号ＬOAD を出力する。即ち、アップカウ
ンタ部１６がセット値のカウントを完了すると、ナンド
回路部１７はＬレベルのロード信号ＬOAD を出力する。
【００５６】ナンド回路部３２（ナンド回路３２ｄ）か
ら生成されるロード信号ＬOAD は、前記アップカウンタ
部１６に供給される。前記アップカウンタ部１６は、こ
のロード信号ＬOAD に応答して各第１〜第１１ＦＦ２１
〜３１がセット値データＮ1〜Ｎ11をプリセットする。
又、ロード信号ＬOAD は、スワロウカウンタ１３に供給
される。
【００５７】スワロウカウンタ１３は、ＭＰＵ９からの
セット値データＡ1 〜Ａ7 によって、分周比Ａが任意に
設定できるようになっている。スワロウカウンタ１３
は、前記相補信号CK,XCKを設定された分周比Ａで分周し
モジュラス信号MDC を生成する。スワロウカウンタ１３
は、このモジュラス信号MDC を前記プリスケーラ１１に
供給する。
【００５８】図３には、スワロウカウンタ１３の回路が
示されている。スワロウカウンタ１３は、シフトレジス
タ３３、カウンタ部としてのアップカウンタ部３４、カ
ウントアップ検出回路としてのナンド回路部３５、モジ
ュラス信号生成回路部３６、及び、誤動作防止回路部４
２を有している。スワロウカウンタ１３は、シフトレジ
スタ３３を有している。シフトレジスタ３３は、７ビッ
トのシフトレジスタであって、前記ＭＰＵ９から供給さ
れる７ビットのセット値データＡ1 〜Ａ7 を入力する。
セット値データＡ1 〜Ａ7 は７ビットのシリアルデータ
であって、ＭＰＵ９からのクロックCLK に同期してシフ
トレジスタ３３に供給される。セット値データＡ1 〜Ａ
7 は１１ビットのバイナリコードであって、０〜１２７
の範囲で適宜分周比Ａが設定される。尚、セット値デー
タＡ1 〜Ａ7 は、クロックCLK に同期して最下位ビット
のデータＡ1 から供給され最上位ビットのデータＡ7 ま
で順に供給されるようになっている。シフトレジスタ３
３に供給されたセット値データＡ1 〜Ａ7 は、アップカ
ウンタ部３４に供給される。
【００５９】アップカウンタ部３４は、７個のフリップ
フロップ（以下、ＦＦという）３４ａ〜３４ｇを備えて
いる。第１〜第７ＦＦ３４ａ〜３４ｇは、ラッチ回路付
きＦＦであって、ＭＰＵ９からのストローブ信号ＳＴＢ
に応答して対応するシフトレジスタ３４のセット値デー
タＡ1 〜Ａ7 がそれぞれラッチされプリセットされる。
又、第１〜第７ＦＦ３４ａ〜３４ｇは、プログラムカウ
ンタ１２からのＬレベルのロード信号LOADを入力する。
第１〜第７ＦＦ３４ａ〜３４ｇは、Ｌレベルのロード信
号LOADに応答してラッチしているセット値データＡ1 〜
Ａ7 をプリセットする。そして、第１ＦＦ３４ａは、ク
ロック入力端子にプリスケーラ１１からの相補信号CK,X
CKを、反転クロック入力端子にプリスケーラ１１からの
相補信号CK,XCKを入力する。又、第１ＦＦ３４ａは、そ
のセット出力端子が次段の第２ＦＦ３４ｂのクロック入
力端子に、その相補出力端子が次段の第２ＦＦ３４ｂの
反転クロック入力端子に接続されている。同様に、各３
４ｂ〜３４ｆもそれぞれセット出力端子及び相補出力端
子が次段の各ＦＦ３４ｃ〜３４ｇのクロック入力端子及
び反転クロック入力端子に接続されている。
【００６０】そして、アップカウンタ部３４は相補信号
CK,XCKをカウントしプリセットされたセット値、即ちＡ
個までカウントすると、第１〜第７ＦＦ３４ａ〜３４ｇ
の相補出力端子から出力される出力信号は全てＨレベル
となる。
【００６１】例えば、セット値データＡ1 〜Ａ7 が
「０，０，１，０，０，０，０」（１０進法で１６）の
とき、即ち、第５ＦＦ３４ｅのセット値データＡ5 が
「１」で、第１〜第４、第６及び第７ＦＦ３４ａ〜３４
ｄ、３４ｆ，３４ｇのセット値データＡ1 〜Ａ4 、Ａ6
，Ａ7 が「０」のとき、アップカウンタ部３４は相補
信号CK,XCKを１６個カウントすると、第１〜第７ＦＦ３
４ａ〜３４ｇの相補出力端子から出力される出力信号は
全てＨレベルとなる。
【００６２】第１〜第７ＦＦ３４ａ〜３４ｇの相補出力
端子は、ナンド回路部３５に接続される。ナンド回路部
３５は、３個のナンド回路３５ａ〜３５ｃと１個のノア
回路３５ｄを有している。第１ナンド回路３５ａは３入
力端子を有し、第２〜第４ＦＦ３４ｂ〜３４ｄの相補出
力端子からの出力を入力する。第２ナンド回路３５ｂは
３入力端子を有し、第５〜第７ＦＦ３４ｅ〜３４ｇの相
補出力端子からの出力を入力する。ノア回路３５ｄは２
入力端子を有し、第１及び第２ナンド回路３５ａ，３５
ｂからの信号を入力する。第３ナンド回路３５ｃは２入
力端子を有し、第１ＦＦ３４ａの相補出力端子からの出
力及びノア回路３５ｄからの出力信号を入力する。
【００６３】３個のナンド回路３５ａ〜３５ｃと１個の
ノア回路３５ｄから明らかなように、ナンド回路部３５
は第１〜第７ＦＦ３４ａ〜３４ｇの相補出力端子の出力
が全てＨレベルのときのみＬレベルの第１出力信号Ａを
出力する。即ち、アップカウンタ部３４がセット値Ａ1
〜Ａ7 のカウントを完了すると、ナンド回路部３５は検
出信号としてのＬレベルの第１出力信号Ａを出力する。
【００６４】ナンド回路部３５はＬレベルの第１出力信
号ＡをＲＳフリップフロップ３６に供給する。ＲＳフリ
ップフロップ３６は、２個のナンド回路にて構成され、
そのセット入力端子に第１出力信号Ａが入力される。
又、ＲＳフリップフロップ３６のリセット入力端子には
前記プログラムカウンタ１２からのＬレベルのロード信
号LOADが入力される。
【００６５】モジュラス信号生成回路部３６は、ＲＳフ
リップフロップ３７、２個のインバータ３８，４１、ナ
ンド回路３９、及び、保持用フリップフロップとしての
Ｄ型フリップフロップ４０を有している。ＲＳフリップ
フロップ３７は、Ｌレベルの第１出力信号Ａに応答して
Ｈレベルの出力信号を出力する。又、ＲＳフリップフロ
ップ３７は、Ｌレベルのロード信号LOADに応答してＬレ
ベルの出力信号をインバータ３８に供給する。インバー
タ３８は、ＲＳフリップフロップ３７のＨレベルの出力
信号に応答してＬレベルの第２出力信号Ｂを次段のナン
ド回路３９に供給する。又、インバータ３８は、ＲＳフ
リップフロップ３７のＬレベルの出力信号に応答してＨ
レベルの第２出力信号Ｂを次段のナンド回路３９に供給
する。
【００６６】ナンド回路３９は２入力端子を有し、他方
の入力端子には前記ロード信号LOADが入力される。ナン
ド回路３９の第３出力信号Ｃは、次段のＤ型フリップフ
ロップ４０のデータ入力端子に供給される。Ｄ型フリッ
プフロップ４０は、前記相補信号CK,XCKに応答して相補
出力端子からデータ入力端子に供給される第３出力信号
Ｃを反転させたレベルの出力信号を次段のインバータ４
１に供給する。Ｄ型フリップフロップ４０は、セット端
子を有し、セット端子にＬレベルの信号が入力される
と、相補信号CK,XCK及びデータ入力端子に入力される出
力信号に関係なくセット状態が保持される。つまり、セ
ット状態（セット端子にＨレベルの信号が入力されてい
る）時のみ、Ｄ型フリップフロップ４０の相補出力端子
から出力される出力信号は、データ入力端子に入力され
る出力信号に基づく信号を相補信号CK,XCKに応答して出
力する。インバータ４１は、その出力端子が前記プリス
ケーラ１１に接続されている。従って、インバータ４１
から出力される出力信号は、モジュラス信号MDC として
プリスケーラ１１に供給される。
【００６７】そして、モジュラス信号MDC がＨレベルが
Ｌレベルに変化したとき、プリスケーラ１１の分周比が
変更される。プログラムカウンタ１２からＬレベルのロ
ード信号LOADが出力されると、スワロウカウンタ１３の
ＲＳフリップフロップ３７の出力信号はＬレベルとなり
モジュラス信号MDC がＬレベルからＨレベルとなる。こ
のモジュラス信号MDC がＬレベルからＨレベルになる
と、プリスケーラ１１の分周比が元の分周比に戻り、以
後同様な動作を繰り返すことになる。
【００６８】スワロウカウンタ１３は、誤動作防止回路
４２を有している。誤動作防止回路４２は、前記シフト
レジスタ３３から供給されたセット値データＡ1 〜Ａ7
が「０，０，０，０，０，０，０」の時、プログラムカ
ウンタ１２からＬレベルのロード信号LOADが出力されて
もＨレベルがＬレベルに変化するモジュラス信号MDC
（誤モジュラス信号）を出力しないようにする回路であ
る。誤動作防止回路４２は、ノア回路４３、第１及び第
２の保持回路としての２個のＤ型フリップフロップ（Ｄ
ＦＦ）４４，４５及びインバータ４６とを備えている。
【００６９】ノア回路４３は７入力端子を有し、前記シ
フトレジスタ３３からのセット値データＡ1 〜Ａ7 を入
力する。ノア回路４３はセット値データＡ1 〜Ａ7 が全
て「０」の時のみＨレベルの判定信号ＳＧを第１の保持
回路としての第１ＤＦＦ４４のデータ入力端子に供給す
る。第１ＤＦＦ４４は、クロック入力端子に前記ＭＰＵ
９からのストローブ信号ＳＴＢを入力する。第１ＤＦＦ
４４は、ストローブ信号ＳＴＢに応答してその時のデー
タ入力端子に供給されている前記判定信号ＳＧのレベル
と同じレベルの第４出力信号ＳＧ１をセット出力端子か
ら次段の第２の保持回路としての第２ＤＦＦ４５のデー
タ入力端子に供給する。
【００７０】第２ＤＦＦ４５は、クロック入力端子に前
記Ｌレベルのロード信号LOADをインバータ４６を介して
入力する。第２ＤＦＦ４５は、このロード信号LOADに応
答してその時のデータ入力端子に供給されている第１Ｄ
ＦＦ４４からの第４出力信号ＳＧ１のレベルと反転した
阻止信号としてのレベルの第５出力信号ＳＧ２を相補出
力端子から前記セット付きのＤ型フリップフロップ４０
のセット端子に供給する。
【００７１】つまり、セット値データＡ1 〜Ａ7 が全て
「０」の時、第２ＤＦＦ４５の相補出力端子からＬレベ
ルの出力信号ＳＧ２がＤ型フリップフロップ３９のセッ
ト端子に供給される。従って、Ｄ型フリップフロップ４
０は、セット状態に保持され、相補信号CK,XCK及びデー
タ入力端子に入力される出力信号に関係なくインバータ
４０にＬレベルの出力信号を出力する。その結果、モジ
ュラス信号MDC のレベルはＨレベルが保持される。
【００７２】次に、上記のよう構成した比較分周器３の
作用について説明する。分周比Ｎが１６となるセット値
データＮ1 〜Ｎ11に基づいてプログラムカウンタ１２に
動作しているとともに、全て「０」となるセット値デー
タＡ１〜Ａ７に基づいてスワロウカウンタ１３が動作す
る場合について説明する。
【００７３】前記プログラムカウンタ１２は、プリスケ
ーラ１１からの相補信号CK,XCKに応答して減算動作を行
い、１６個の相補信号CK,XCKをカウントすると、Ｌレベ
ルのロード信号LOADを生成するとともに、該Ｌレベルの
ロード信号LOADに応答して前記セット値データＮ1 〜Ｎ
11をプリセットする。以後、同様な動作を行い、１６個
の相補信号CK,XCKをカウントする毎にＬレベルのロード
信号LOADをスワロウカウンタ１３に供給する。
【００７４】また、スワロウカウンタ１３のアップカウ
ンタ部３４はＬレベルのロード信号LOADをスワロウカウ
ンタ１３に応答してセット値データＡ1 〜Ａ7 をプリセ
ットし再び相補信号CK,XCKに応答してカウント動作を行
う。このＬレベルのロード信号LOADに応答してアップカ
ウンタ部３４の各ＦＦ３４ａ〜３４ｇがプリセットされ
た時、各ＦＦ３４ａ〜３４ｇの相補出力端子の出力は全
てＨレベルとなる。各ＦＦ３４ａ〜３４ｇの相補出力端
子の出力は全てＨレベルとなると、次段のナンド回路部
３５は、Ｌレベルの第１出力信号Ａをモジュラス信号生
成回路部３６に供給される。Ｌレベルの第１出力信号Ａ
は、アップカウンタ部３４が新たな相補信号CK,XCKをカ
ウントすると、Ｈレベルとなる。
【００７５】ＲＳフリップフロップ３７は、Ｌレベルの
第１出力信号Ａ及びＬレベルのロード信号LOADを入力す
る。この時、プリスケーラ１１の分周信号（相補信号C
K,XCK）の周波数が高いと、アップカウンタ部３４及び
ナンド回路部３５の動作遅れが無視できなくなって顕著
になると、ＲＳフリップフロップ３７に対して先にＬレ
ベルのロード信号LOADが供給される。
【００７６】ＲＳフリップフロップ３７は、このロード
信号LOADに応答して次段のインバータ３８にＬレベルの
出力信号を出力する。従って、インバータ３８は、Ｈレ
ベルの第２出力信号Ｂを出力する。続いて、ＲＳフリッ
プフロップ３７が第１出力信号Ａに応答して次段のイン
バータ３８にＨレベルの出力信号を出力すると、インバ
ータ３８はそのＨレベルの出力信号に応答してＬレベル
の第２出力信号Ｂを出力する。この第２出力信号Ｂは、
ロード信号LOADがＬレベルからＨレベルに立ち上がった
後でもＨレベルである。つまり、第１出力信号ＡがＬレ
ベルに立ち下がるまで第２出力信号ＢはＨレベルのまま
である。
【００７７】この第２出力信号Ｂはナンド回路３９に供
給される。ナンド回路３９は、この第２出力信号Ｂとロ
ード信号LOADとに基づいて第３出力信号をＤ型フリップ
フロップ４０に供給する。ナンド回路３９は、先にＬレ
ベルのロード信号LOADを入力し、やがてロード信号LOAD
がＨレベルに立ち上がると、Ｌレベルの第３出力信号Ｃ
を出力する。このＬレベルの第３出力信号Ｃは、第２出
力信号ＢのＬレベルの立ち下がりに応答してＨレベルと
なる。
【００７８】このＬレベルの第３出力信号Ｃは、Ｄ型フ
リップフロップ４０のデータ入力端子に供給される。こ
のＬレベルの第３出力信号Ｃが供給された状態でＤ型フ
リップフロップ４０は、相補信号CK,XCKに応答して相補
出力端子からＨレベルの出力信号を出力しようとする。
つまり、Ｌレベルの誤モジュラス信号が生成されて出力
されることになる。
【００７９】しかし、この時、誤動作防止回路４２から
のＬレベルの第５出力信号ＳＧ２がＤ型フリップフロッ
プ４０のセット端子に供給されているため、Ｄ型フリッ
プフロップ４０はセット状態に保持されたままとなる。
従って、誤モジュラス信号が発生しても、プリスケーラ
１１に供給されるモジュラス信号MDC はＨレベルのまま
である。つまり、プリスケーラ１１は、セット値データ
Ａ１〜Ａ７通りの固定した分周比ＰにてＶＣＯ７からの
出力信号ｆVCO を分周する。
【００８０】尚、セット値データＡ１〜Ａ７が全て
「０」でない場合には、誤動作防止回路４２からのＨレ
ベルの第５出力信号ＳＧ２がＤ型フリップフロップ４０
に出力される。Ｌレベルのモジュラス信号MDC はプリス
ケーラ１１に供給される。プリスケーラ１１は、セット
値データＡ１〜Ａ７に対応して分周比をＰから（Ｐ＋
Ｘ）に変更してＶＣＯ７からの出力信号ｆVCO を分周す
る。
【００８１】次に、誤動作防止回路４２の作用について
詳述する。今、ＭＰＵ９から全て「０」となるセット値
データＡ１〜Ａ７がシフトレジスタ３３に入力されと、
そのセット値データＡ１〜Ａ７は、ノア回路４３に供給
される。ノア回路４３は、セット値データＡ１〜Ａ７が
全て「０」、即ちＬレベルであるため、Ｈレベルの判定
信号ＳＧを第１ＤＦＦ４４のデータ入力端子に供給す
る。この状態において、ＭＰＵ９からストローブ信号Ｓ
ＴＢが出力されると、第１ＤＦＦ４４はストローブ信号
ＳＴＢに応答してＨレベルの判定信号ＳＧに対応するＨ
レベルの第４出力信号ＳＧ１を次段の第２ＤＦＦ４５の
データ入力端子に供給する。
【００８２】この状態において、プログラムカウンタ１
２からＬレベルのロード信号LOADが出力されると、第２
ＤＦＦ４５はこのロード信号LOADに応答してＨレベルの
第４出力信号ＳＧ１に対応するＬレベルの第５出力信号
ＳＧ２をＤ型フリップフロップ４０のセット端子に供給
する。従って、Ｌレベルのロード信号LOADに応答して出
力される第５出力信号ＳＧ２に応答して、Ｄ型フリップ
フロップ４０はセット状態が保持される。その結果、Ｌ
レベルのロード信号LOADの後に、Ｄ型フリップフロップ
４０に供給されるＬレベルの第３出力信号Ｃに基づいて
Ｄ型フリップフロップ４０は動作されることはない。プ
リスケーラ１１は、セット値データＡ１〜Ａ７の通り
の、即ち分周比をＰから（Ｐ＋Ｘ）に変更しないで、分
周比ＰのみでＶＣＯ７からの出力信号ｆVCO を分周する
ことになる。
【００８３】次に、上記のよう構成した実施の形態の特
徴を以下に述べる。 （１）本実施の形態によれば、アップカウンタ部３４に
プリセットされるセット値データＡ1 〜Ａ7 が全て
「０」の場合において、プリスケーラ１１の分周信号
（相補信号CK,XCK）の周波数が高くなるにつれて、アッ
プカウンタ部３４、及び、ナンド回路部３５の動作遅れ
に基づいてスワロウカウンタ１３は誤モジュラス信号を
発生する。この時、スワロウカウンタ１３に設けた誤動
作防止回路４２によって、発生した誤モジュラス信号を
プリスケーラ１１に供給しないようした。従って、この
誤モジュラス信号に基づいてプリスケーラ１１は、誤動
作することなくセット値データＡ1 〜Ａ7 通りの固定の
分周比Ｐで電圧制御発振（ＶＣＯ）７の出力信号ｆVCO
を分周することができる。
【００８４】その結果、高速動作に伴う上記したスワロ
ウカウンタ１３の誤動作は未然に防止され、該スワロウ
カウンタ１３を含む比較分周器３の高速動作に伴う誤動
作、ひいては該比較分周器３を含むＰＬＬ周波数シンセ
サイザ回路の高速動作に伴う誤動作も低減される。
【００８５】（２）又、本実施の形態では、セット値デ
ータＡ1 〜Ａ7 が全て「０」以外の場合、誤動作防止回
路４２は、プリスケーラ１１へのモジュラス信号MDC の
供給を可能にしている。従って、内容が全て「０」でな
いセット値データＡ1 〜Ａ7には、該データＡ1 〜Ａ7
通りのタイミングでプリスケーラ１１に対してモジュラ
ス動作させることができる。
【００８６】（３）又、本実施の形態では、誤動作防止
回路４２に設けたノア回路４３が判定した判定したセッ
ト値データＡ1 〜Ａ7 は、ＭＰＵ９からのストローブ信
号ＳＴＢに応答して第１ＤＦＦ４４にラッチさせるよう
にした。つまり、新たなセット値データＡ1 〜Ａ7 がシ
フトレジスタ３３に入力され、アップカウンタ部３４に
ラッチされる決まった時にだけに、セット値データＡ1
〜Ａ7 の内容に基づく判定結果を第２ＤＦＦ４５に出力
する。その結果、シフトレジスタ３３への新たなセット
値データＡ1 〜Ａ7 の転送途中において誤動作防止回路
４２がシフトレジスタ３３の未確定のデータに基づいて
判定することことなく、誤動作防止回路４２は確実に且
つ精度よくセット値データＡ1 〜Ａ7 を判定することが
できる。
【００８７】尚、本発明は上記実施の形態に限定される
ものではなく、以下の態様で実施してもよい。 （１）上記実施の形態では、第２ＤＦＦ４５からの阻止
信号としての第５出力信号ＳＧ２をＤ型フリップフロッ
プ４０のセット端子に供給するようにした。これを図６
に示すように変更して実施してもよい。
【００８８】図６に示すように、図３に示すＤ型フリッ
プフロップ４０の出力段に設けたインバータ４１に代え
て、Ｄ型フリップフロップ４０の出力段に阻止用ナンド
回路４８を接続する。阻止用ナンド回路４８は、２入力
端子を有し、一方の入力端子はＤ型フリップフロップ４
０の相補出力端子に接続され、他方の入力端子は第２Ｄ
ＦＦ４５の相補出力端子に接続されている。そして、阻
止用ナンド回路４８の出力端子はプリスケーラ１１に接
続され、Ｌレベルのモジュラス信号MDC を供給するよう
になっている。
【００８９】従って、第２ＤＦＦ４５から阻止信号とし
てのＬレベルの第５出力信号ＳＧ２が阻止用ナンド回路
４８に入力されると、Ｄ型フリップフロップ４０からの
出力信号がいかなる信号であっても、阻止用ナンド回路
４８は、Ｌレベルのモジュラス信号MDC を出力すること
はない。従って、上記した実施の形態と同様な作用効果
をうることができる。しかも、この場合、Ｄ型フリップ
フロップ４０の次段に阻止用ナンド回路４８を設けたの
で、Ｄ型フリップフロップ４０の動作遅れの分だけ、余
裕を持って誤モジュラス信号を阻止することができる。
【００９０】（２）上記実施の形態では、比較分周器３
は基準分周器２、位相比較器４、及び、チャージポンプ
５とともに１つの半導体チップ８上に形成したが、これ
らと適宜組み合わせて１つの半導体チップ上に形成して
もよい。又、比較分周器３のみを１つの半導体チップ上
に形成してもよい。この場合、分周器として汎用性が広
くなり種々の装置に利用されることが可能となる。
【００９１】（３）上記実施の形態では、スワロウカウ
ンタ１３を比較分周器３のなかの１つとしてプリスケー
ラ１１及びプログラムカウンタ１２とともに１つの半導
体チップ８上に形成した。これをスワロウカウンタ１３
のみを１つの半導体チップ上に形成してもよい。又、ス
ワロウカウンタ１３とプログラムカウンタ１２、又は、
スワロウカウンタ１３とプリケーラ１１をそれぞれ１つ
の半導体チップ上に形成してもよい。この場合、カウン
タとして汎用性が広くなり種々の装置に利用されること
が可能となる。
【００９２】
【発明の効果】請求項１の発明によれば、高速動作に基
づきプリスケーラを固定の分周動作を行わせる時に発生
するスワロウカウンタの誤動作に起因するＰＬＬ周波数
シンセサイザ回路の誤動作を軽減させることができる。
【００９３】
【００９４】請求項２の発明によれば、請求項１に記載
のＰＬＬ周波数シンセサイザ回路の効果に加えて、スワ
ロウカウンタに対しては外部装置から出力されるセット
値データに基づいてプリスケーラの分周比の切り替えを
適宜変更することができる。
【００９５】請求項３から請求項５の発明によれば、ス
トローブ信号が出力される毎にセット値データの各ビッ
トの内容が全て「０」であるかどうかを確実にかつ精度
よく判定することができる。
【００９６】請求項６の発明によれば、比較分周器の高
速動作にともない高速動作が求められるスワロウカウン
タに対してプリスケーラを固定の分周動作を行わせる時
に発生するスワロウカウンタの動作遅れに基づいて発生
する誤モジュラス信号はプリスケーラには供給されず、
高速動作に基づくスワロウカウンタの誤動作に起因する
比較分周器の誤動作を軽減させることができる。
【００９７】請求項７の発明によれば、請求項６の発明
の効果に加え、外部装置から出力されるセット値データ
に基づいてプリスケーラの分周比の切り替えを適宜変更
することができる。
【００９８】請求項８の発明によれば、請求項７の発明
に加え、ストローブ信号が出力される毎にセット値デー
タの各ビットの内容が全て「０」であるかどうかを確実
にかつ精度よく判定することができる。
【００９９】請求項９の発明によれば、高速動作に基づ
くスワロウカウンタの誤動作に起因するプリスケーラの
誤動作を軽減させることができる。請求項１０の発明に
よれば、請求項９の発明に加え、ストローブ信号が出力
される毎にセット値データの各ビットの内容が全て
「０」であるかどうかを確実にかつ精度よく判定するこ
とができる。
【図面の簡単な説明】
【図１】一実施の形態のＰＬＬ周波数シンセサイザ回路
を示すブロック図
【図２】一実施の形態における比較分周器を示すブロッ
ク図
【図３】一実施の形態におけるスワロウカウンタの回路
図
【図４】一実施の形態におけるプログラムカウンタの回
路図
【図５】図３のスワロウカウンタの作用を示すタイムチ
ャート
【図６】別の実施の形態を説明するためのスワロウカウ
ンタの要部回路図
【図７】図６のスワロウカウンタの作用を示すタイムチ
ャート
【図８】従来のスワロウカウンタを示す回路図
【図９】図８のスワロウカウンタの作用を示すタイムチ
ャート
【図１０】図８のスワロウカウンタの作用を示すタイム
チャート
【符号の説明】
３ 比較分周器 ４ 位相比較器 ６ 電圧制御発振器（ＶＣＯ） ９ 外部装置としてのマイクロプロセッサユニット（Ｍ
ＰＵ） １１ プリスケーラ １２ プログラムカウンタ １３ スワロウカウンタ ３３ シフトレジスタ ３４ カウンタ部としてのアップカウンタ部 ３５ カウントアップ検出回路としてのナンド回路部 ３６ モジュラス信号生成回路部 ３９ａ〜３９ｇ フリップフロップ ４０ 保持用フリップフロップとしてのＤ型フリップフ
ロップ ４２ 誤動作防止回路 ４３ ノア回路 ４４ 第１の保持回路としてのＤ型フリップフロップ
（第１ＤＦＦ） ４５ 第２の保持回路としてのＤ型フリップフロップ
（第２ＤＦＦ） ４８ 阻止用ナンド回路 Ａ1 〜Ａ7 セット値データ ｆp 比較信号 ｆvco 出力信号 CK,XCK 相補信号 LOAD ロード信号 MDC モジュラス信号 STB ストローブ信号 ＳＧ 判定信号
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 7/06 - 7/23 H03K 21/00 - 21/40 H03K 23/00 - 29/06 H03K 5/00 - 5/26

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 電圧制御発振器からの出力信号を分周し
    生成した比較信号を位相比較器に対して出力する比較分
    周器を有し、 前記比較分周器は、 前記電圧制御発振器からの出力信号を分周するための分
    周比を異なる複数の分周比の間で変更するためのモジュ
    ラス動作を行うプリスケーラと、 前記プリスケーラからの分周信号を予め定めた分周比に
    て分周して位相比較器に比較信号として出力するととも
    に、分周するたび毎にロード信号を出力するためのプロ
    グラムカウンタと、 前記ロード信号に応答してセット値データをプリセット
    して前記プリスケーラからの分周信号をカウントしその
    カウント値が前記セット値に到達した時、前記プリスケ
    ーラの分周比を変更させるモジュラス信号を生成するた
    めのスワロウカウンタとを備えてなるＰＬＬ周波数シン
    セサイザ回路において、 前記スワロウカウンタに、そのスワロウカウンタが前記
    ロード信号に応答して動作する際の動作遅れに起因して
    誤発生する前記プリスケーラの分周比を変更させる誤モ
    ジュラス信号を前記プリスケーラに供給しない誤動作防
    止回路を設け、 前記誤動作防止回路は、前記セット値データが前記プリ
    スケーラに対してモジュラス動作を行わせない固定の分
    周動作を行わせるためのセット値データであるかを判定
    し、前記セット値データが固定の分周動作を行わせるた
    めのデータである時、前記誤モジュラス信号を前記プリ
    スケーラに供給しないようにし たＰＬＬ周波数シンセサ
    イザ回路。
  2. 【請求項２】 請求項１に記載のＰＬＬ周波数シンセサ
    イザ回路において、 前記誤動作防止回路を設けたスワロウカウンタは、 外部装置から出力される前記セット値データを保持する
    ためのシフトレジスタと、 前記プログラムカウンタからのロード信号に応答して前
    記セット値データがプリセットされ、そのセット値を前
    記プリスケーラからの分周信号に応答してカウントする
    ためのカウンタ部と、 前記カウンタ部のその時々のカウント値を入力し前記カ
    ウンタ部が前記セット値をカウントしたかどうかを検出
    するカウントアップ検出回路と、 前記カウントアップ検出回路からの検出信号に応答して
    前記プリスケーラの分周比を変更させるためのモジュラ
    ス信号を生成するためのモジュラス信号生成回路部とを
    備えたＰＬＬ周波数シンセサイザ回路。
  3. 【請求項３】 請求項２に記載のＰＬＬ周波数シンセサ
    イザ回路において、 前記セット値データは複数個のビットデータであって、
    前記プリスケーラに対して２モジュラス動作を行わせな
    い固定の分周動作を行わせるためのそのセット値データ
    の各ビットの内容は全て「０」であり、 前記カウンタ部は、複数個のフリップフロップからなる
    アップカウンタであって、外部装置からのストローブ信
    号に応答して前記セット値データを各フリップフロップ
    にラッチさせ、ロード信号に応答して前記セット値デー
    タをプリセットするものであり、 前記カウントアップ検出回路は、ナンド回路であり、前
    記アップカウンタの各フリップフロップの相補出力端子
    からの出力信号を入力するものであり、 前記誤動作防止回路は、前記各フリップフロップにラッ
    チされるセット値データを入力し、そのセット値データ
    の各ビットの内容が全て「０」であるかどうかを判定す
    るノア回路と、前記ノア回路から内容が全て「０」の判
    定信号を保持し外部装置からのストローブ信号に応答し
    て出力する第１の保持回路と、その第１の保持回路が保
    持した判定信号を前記ロード信号に応答して前記モジュ
    ラス信号生成回路部から出力される誤モジュラス信号を
    阻止するための阻止信号として出力する第２の保持回路
    とからなるものであるＰＬＬ周波数シンセサイザ回路。
  4. 【請求項４】 請求項３に記載のＰＬＬ周波数シンセサ
    イザ回路において、 前記阻止信号は、モジュラス信号生成回路部に設けたモ
    ジュラス信号を保持する保持用フリップフロップに出力
    されるものであるＰＬＬ周波数シンセサイザ回路。
  5. 【請求項５】 請求項３に記載のＰＬＬ周波数シンセサ
    イザ回路において、 前記阻止信号は、モジュラス信号生成回路部に設けたモ
    ジュラス信号を入力し出力する阻止用ナンド回路に出力
    されるものであるＰＬＬ周波数シンセサイザ回路。
  6. 【請求項６】 電圧制御発振器からの出力信号を分周す
    るための分周比を異なる複数の分周比の間で変更するた
    めのモジュラス動作を行うプリスケーラと、 前記プリスケーラからの分周信号を予め定めた分周比に
    て分周して位相比較器に比較信号として出力するととも
    に、分周するたび毎にロード信号を出力するためのプロ
    グラムカウンタと、 前記ロード信号に応答してセット値データをプリセット
    して前記プリスケーラからの分周信号をカウントしその
    カウント値が前記セット値に到達した時、前記プリスケ
    ーラの分周比を変更させるモジュラス信号を生成するた
    めのスワロウカウンタとを備えてなる比較分周器におい
    て、 前記スワロウカウンタに、そのスワロウカウンタが前記
    ロード信号に応答して動作する際の動作遅れに起因して
    誤発生する前記プリスケーラの分周比を変更させる誤モ
    ジュラス信号を前記プリスケーラに供給しない誤動作防
    止回路を設け、 前記誤動作防止回路は、前記セット値データが前記プリ
    スケーラに対してモジュラス動作を行わせない固定の分
    周動作を行わせるためのセット値データであるかを判定
    し、前記セット値データが固定の分周動作を行わせるた
    めのデータである時、前記誤モジュラス信号を前記プリ
    スケーラに供給しないようにし た比較分周器。
  7. 【請求項７】 請求項６に記載の比較分周器において、 前記誤動作防止回路を設けたスワロウカウンタは、 外部装置から出力される前記セット値データを保持する
    ためのシフトレジスタと、 前記プログラムカウンタからのロード信号に応答して前
    記セット値データがプリセットされ、そのセット値を前
    記プリスケーラからの分周信号に応答してカウントする
    ためのカウンタ部と、 前記カウンタ部のその時々のカウント値を入力し前記カ
    ウンタ部が前記セット値をカウントしたかどうかを検出
    するカウントアップ検出回路と、 前記カウントアップ検出回路からの検出信号に応答して
    前記プリスケーラの分周比を変更させるためのモジュラ
    ス信号を生成するためのモジュラス信号生成回路部とを
    備えた比較分周器。
  8. 【請求項８】 請求項７に記載の比較分周器において、 前記セット値データは複数個のビットデータであって、
    前記プリスケーラに対して２モジュラス動作を行わせな
    い固定の分周動作を行わせるためのそのセット値データ
    の各ビットの内容は全て「０」であり、 前記カウンタ部は、複数個のフリップフロップからなる
    アップカウンタであって、外部装置からのストローブ信
    号に応答して前記セット値データを各フリップフロップ
    にラッチさせ、ロード信号に応答して前記セット値デー
    タをプリセットするものであり、 前記カウントアップ検出回路は、ナンド回路であり、前
    記アップカウンタの各フリップフロップの相補出力端子
    からの出力信号を入力するものであり、 前記誤動作防止回路は、前記各フリップフロップにラッ
    チされるセット値データを入力し、そのセット値データ
    の各ビットの内容が全て「０」であるかどうかを判定す
    るノア回路と、前記ノア回路から内容が全て「０」の判
    定信号を保持し外部装置からのストローブ信号に応答し
    て出力する第１の保持回路と、その第１の保持回路が保
    持した判定信号を前記ロード信号に応答して前記モジュ
    ラス信号生成回路部から出力される誤モジュラス信号を
    阻止するための阻止信号とした出力する第２の保持回路
    とからなるものである比較分周器。
  9. 【請求項９】 外部装置から出力されるセット値データ
    を保持するためのシフトレジスタと、 プログラムカウンタからのロード信号に応答して前記セ
    ット値データがプリセットされ、そのセット値を前記プ
    リスケーラからの分周信号に応答してカウントするため
    のカウンタ部と、 前記カウンタ部のその時々のカウント値を入力し前記カ
    ウンタ部が前記セット値をカウントしたかどうかを検出
    するカウントアップ検出回路と、 前記カウントアップ検出回路からの検出信号に応答して
    プリスケーラの分周比を変更させるためのモジュラス信
    号を生成するためのモジュラス信号生成回路部とを備え
    たスワロウカウンタにおいて、 そのスワロウカウンタが前記ロード信号に応答して動作
    する際の動作遅れに起因して誤発生する前記プリスケー
    ラの分周比を変更させる誤モジュラス信号を前記プリス
    ケーラに供給しない誤動作防止回路を設けたスワロウカ
    ウンタ。
  10. 【請求項１０】 請求項９に記載のスワロウカウンタに
    おいて、 前記セット値データは複数個のビットデータであって、
    前記プリスケーラに対して２モジュラス動作を行わせな
    い固定の分周動作を行わせるためのそのセット値データ
    の各ビットの内容は全て「０」であり、 前記カウンタ部は、複数個のフリップフロップからなる
    アップカウンタであって、外部装置からのストローブ信
    号に応答して前記セット値データを各フリップフロップ
    にラッチさせ、ロード信号に応答して前記セット値デー
    タをプリセットするものであり、 前記カウントアップ検出回路は、ナンド回路であり、前
    記アップカウンタの各フリップフロップの相補出力端子
    からの出力信号を入力するものであり、 前記誤動作防止回路は、前記各フリップフロップにラッ
    チされるセット値データを入力し、そのセット値データ
    の各ビットの内容が全て「０」であるかどうかを検出す
    るノア回路と、前記ノア回路から内容が全て「０」の判
    定信号を保持し外部装置からのストローブ信号に応答し
    て出力する第１の保持回路と、その第１の保持回路が保
    持した判定信号を前記ロード信号に応答して前記モジュ
    ラス信号生成回路部から出力される誤モジュラス信号を
    阻止するための阻止信号として出力する第２の保持回路
    とからなるものであるスワロウカウンタ。
JP01332996A 1996-01-29 1996-01-29 Ｐｌｌ周波数シンセサイザ回路、比較分周器、及び、スワロウカウンタ Expired - Fee Related JP3468964B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP01332996A JP3468964B2 (ja) 1996-01-29 1996-01-29 Ｐｌｌ周波数シンセサイザ回路、比較分周器、及び、スワロウカウンタ
US08/763,402 US5878101A (en) 1996-01-29 1996-12-11 Swallow counter with modulus signal output control
DE19700017A DE19700017C2 (de) 1996-01-29 1997-01-03 Swallowzähler mit Modulsignalausgabesteuerung, sowie Vergleichsfrequenzteiler und PLL-Freuqenz-Synthesizerschaltung
KR1019970002481A KR100210251B1 (ko) 1996-01-29 1997-01-28 Pll주파수 신시사이저회로, 비교분주기 및 스왈로우카운터
US09/196,324 US5982840A (en) 1996-01-29 1998-11-19 Swallow counter with modulus signal output control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01332996A JP3468964B2 (ja) 1996-01-29 1996-01-29 Ｐｌｌ周波数シンセサイザ回路、比較分周器、及び、スワロウカウンタ

Publications (2)

Publication Number Publication Date
JPH09205364A JPH09205364A (ja) 1997-08-05
JP3468964B2 true JP3468964B2 (ja) 2003-11-25

Family

ID=11830115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01332996A Expired - Fee Related JP3468964B2 (ja) 1996-01-29 1996-01-29 Ｐｌｌ周波数シンセサイザ回路、比較分周器、及び、スワロウカウンタ

Country Status (4)

Country Link
US (2) US5878101A (ja)
JP (1) JP3468964B2 (ja)
KR (1) KR100210251B1 (ja)
DE (1) DE19700017C2 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4015232B2 (ja) * 1997-07-25 2007-11-28 富士通株式会社 プリスケーラ、分周器及びｐｌｌ回路
JP3313318B2 (ja) * 1998-01-09 2002-08-12 富士通株式会社 Ｐｌｌ回路
US6157695A (en) * 1998-10-26 2000-12-05 Microchip Technology, Inc. Counter for performing multiple counts and method thereof
US6108393A (en) * 1999-02-25 2000-08-22 Rockwell Collins, Inc. Enhanced prescaler phase interface
DE19930168C2 (de) * 1999-06-30 2001-07-19 Infineon Technologies Ag Schaltungsanordnung für einen Frequenzteiler
US8363757B1 (en) * 1999-10-12 2013-01-29 Qualcomm Incorporated Method and apparatus for eliminating the effects of frequency offsets in a digital communication system
KR100346839B1 (ko) * 2000-10-10 2002-08-03 삼성전자 주식회사 시그마-델타 변조기를 이용한 분수-ｎ 주파수 합성 장치및 그 방법
JP2005508577A (ja) * 2001-05-17 2005-03-31 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ジッターを低減するべく改良された周波数分割器及びこれに基づく装置
US7171170B2 (en) 2001-07-23 2007-01-30 Sequoia Communications Envelope limiting for polar modulators
US6985703B2 (en) 2001-10-04 2006-01-10 Sequoia Corporation Direct synthesis transmitter
US7489916B1 (en) 2002-06-04 2009-02-10 Sequoia Communications Direct down-conversion mixer architecture
FR2851094B1 (fr) * 2003-02-07 2005-04-15 Thales Sa Diviseur de frequence a structure entonnoir
TWI233010B (en) * 2003-07-23 2005-05-21 Realtek Semiconductor Corp Phase swallow device and signal generator using the same
US6952121B1 (en) * 2003-11-20 2005-10-04 National Semiconductor Corporation Prescaling for dividing fast pulsed signal
US7609118B1 (en) 2003-12-29 2009-10-27 Sequoia Communications Phase-locked loop calibration system
US7496338B1 (en) 2003-12-29 2009-02-24 Sequoia Communications Multi-segment gain control system
US7522017B1 (en) 2004-04-21 2009-04-21 Sequoia Communications High-Q integrated RF filters
US7672648B1 (en) 2004-06-26 2010-03-02 Quintics Holdings System for linear amplitude modulation
KR100666475B1 (ko) * 2004-07-22 2007-01-09 삼성전자주식회사 고속 듀얼 모듈러스 프리스케일러를 구비한 분주기 및분주 방법
US7479815B1 (en) * 2005-03-01 2009-01-20 Sequoia Communications PLL with dual edge sensitivity
US7548122B1 (en) 2005-03-01 2009-06-16 Sequoia Communications PLL with switched parameters
US7675379B1 (en) 2005-03-05 2010-03-09 Quintics Holdings Linear wideband phase modulation system
US7595626B1 (en) 2005-05-05 2009-09-29 Sequoia Communications System for matched and isolated references
EP2267900A1 (en) 2005-11-04 2010-12-29 Skyworks Solutions, Inc. High resolution auto-tuning for a voltage controlled oscillator
US20070205200A1 (en) * 2006-03-02 2007-09-06 Brain Box Concepts Soap bar holder and method of supporting a soap bar
WO2007137094A2 (en) 2006-05-16 2007-11-29 Sequoia Communications A multi-mode vco for direct fm systems
US7522005B1 (en) 2006-07-28 2009-04-21 Sequoia Communications KFM frequency tracking system using an analog correlator
US7679468B1 (en) 2006-07-28 2010-03-16 Quintic Holdings KFM frequency tracking system using a digital correlator
US7894545B1 (en) 2006-08-14 2011-02-22 Quintic Holdings Time alignment of polar transmitter
US7920033B1 (en) 2006-09-28 2011-04-05 Groe John B Systems and methods for frequency modulation adjustment
US7795671B2 (en) * 2007-01-04 2010-09-14 Fairchild Semiconductor Corporation PN junction and MOS capacitor hybrid RESURF transistor
US7486145B2 (en) * 2007-01-10 2009-02-03 International Business Machines Corporation Circuits and methods for implementing sub-integer-N frequency dividers using phase rotators
WO2008121008A1 (en) * 2007-04-03 2008-10-09 Fonterra Co-Operative Group Limited Control of plant gene expression
US7899147B2 (en) * 2008-06-02 2011-03-01 Mediatek Singapore Pte. Ltd. Counter/divider, and phase locked loop including such counter/divider
EP2187524A1 (en) * 2008-11-14 2010-05-19 Fujitsu Microelectronics Limited Phase detector circuitry
US9965588B2 (en) * 2014-03-06 2018-05-08 Ricoh Co., Ltd. Film to DICOM conversion
US10177773B2 (en) 2016-10-19 2019-01-08 Stmicroelectronics International N.V. Programmable clock divider
TWI677190B (zh) * 2018-11-09 2019-11-11 瑞昱半導體股份有限公司 時脈產生裝置及時脈產生方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5940331B2 (ja) * 1977-10-26 1984-09-29 株式会社東芝 可変分周回路
US4184068A (en) * 1977-11-14 1980-01-15 Harris Corporation Full binary programmed frequency divider
JPS5566143A (en) * 1978-11-13 1980-05-19 Onkyo Corp Programmable divider
JPS58209230A (ja) * 1982-05-31 1983-12-06 Toshiba Corp プログラマブルカウンタ
JPH05122065A (ja) * 1991-10-29 1993-05-18 Fujitsu Ltd Ｐｌｌ周波数シンセサイザ誤動作防止方式
JP3260169B2 (ja) * 1992-08-24 2002-02-25 松下電器産業株式会社 パルススワロー方式可変分周器
JPH06120815A (ja) * 1992-10-07 1994-04-28 Matsushita Electric Ind Co Ltd パルススワロー方式可変分周器
JPH07143002A (ja) * 1993-09-20 1995-06-02 Fujitsu Ltd Ｐｌｌ周波数シンセサイザ回路
US5572168A (en) * 1995-08-09 1996-11-05 Lucent Technologies Inc. Frequency synthesizer having dual phase locked loops
US5790625A (en) * 1997-04-14 1998-08-04 International Business Machines Corporation Mechanism for enabling an array of numerous large high speed counters

Also Published As

Publication number Publication date
DE19700017C2 (de) 1998-04-09
US5982840A (en) 1999-11-09
KR970060711A (ko) 1997-08-12
DE19700017A1 (de) 1997-08-07
US5878101A (en) 1999-03-02
JPH09205364A (ja) 1997-08-05
KR100210251B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
JP3468964B2 (ja) Ｐｌｌ周波数シンセサイザ回路、比較分周器、及び、スワロウカウンタ
US5103192A (en) Phase-difference detecting circuit and method of reducing power consumption in a pll system
JP2845185B2 (ja) Ｐｌｌ回路
US6794944B2 (en) Lock detection circuit
JPH07202690A (ja) クロック信号発生回路
JP2729196B2 (ja) 高速５分周回路
US5945856A (en) Digital phase locked circuit with shortened lock time
US4951005A (en) Phase locked loop with reduced frequency/phase lock time
US5969553A (en) Digital delay circuit and digital PLL circuit with first and second delay units
US6097782A (en) Multi-modulus frequency divider
US8466720B2 (en) Frequency division of an input clock signal
JP3884553B2 (ja) クロック分周器
KR100299195B1 (ko) 가변분주기및위상동기루프회로
US5969548A (en) Frequency divider with low power consumption
US6531903B1 (en) Divider circuit, method of operation thereof and a phase-locked loop circuit incorporating the same
JP2000286703A (ja) リセット回路及びｐｌｌ周波数シンセサイザ
JP3375770B2 (ja) プリスケーラ及びｐｌｌ周波数シンセサイザ回路
US6094100A (en) PLL synthesizer apparatus
JPH09200048A (ja) Ｐｌｌ周波数シンセサイザ
JP2000349625A (ja) 位相比較器及び位相同期回路
KR20040009795A (ko) 프리스케일러를 포함하는 위상 제어 루프 회로
JP4668430B2 (ja) プリスケーラ及びｐｌｌ回路
JPH10150361A (ja) 分周器及びｐｌｌ回路
JPH0897717A (ja) 位相同期ループのロック検出回路
JP3517314B2 (ja) クロック供給装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030826

LAPS Cancellation because of no payment of annual fees