JP4343246B2 - 周波数シンセサイザおよびこれに用いるチャージポンプ回路 - Google Patents
周波数シンセサイザおよびこれに用いるチャージポンプ回路 Download PDFInfo
- Publication number
- JP4343246B2 JP4343246B2 JP2007501505A JP2007501505A JP4343246B2 JP 4343246 B2 JP4343246 B2 JP 4343246B2 JP 2007501505 A JP2007501505 A JP 2007501505A JP 2007501505 A JP2007501505 A JP 2007501505A JP 4343246 B2 JP4343246 B2 JP 4343246B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase comparator
- output
- signal
- signal output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 25
- 238000007599 discharging Methods 0.000 claims description 8
- 230000010355 oscillation Effects 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 11
- 230000007423 decrease Effects 0.000 description 9
- 238000013459 approach Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本発明は、周波数シンセサイザおよびこれに用いるチャージポンプ回路に関するものである。
一般に、無線通信機では、局部発振回路として、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）を用いた周波数シンセサイザが用いられる。図２は、ＰＬＬを用いた従来の周波数シンセサイザの構成を示す図である。図２に示すように、周波数シンセサイザは、水晶発振回路１、基準分周器２、位相比較器３、チャージポンプ回路４、ローパスフィルタ（ＬＰＦ）５、電圧制御発振器（ＶＣＯ）６、可変分周器７を備えて構成されている。
水晶発振回路１は、所定の周波数の信号を発生する。基準分周器２は、水晶発振回路１から出力される信号の周波数を固定の分周比で分周し、基準周波数の基準信号を発生する。位相比較器３は、基準分周器２から出力される基準信号と、可変分周器７から出力されるフィードバック信号との位相差を検出し、その結果に応じて、論理「Ｌ」または「Ｈ」の信号をＵｐ端子およびＤｏｗｎ端子より出力する。チャージポンプ回路４は、位相比較器３のＵｐ端子およびＤｏｗｎ端子より出力される信号に基づいてチャージ動作またはディスチャージ動作を行うことにより、位相比較器３にて検出された位相差に比例した信号を出力する。
ＬＰＦ５は、チャージポンプ回路４から出力される信号の高周波成分を除去してＶＣＯ６に出力する。ＶＣＯ６は、ＬＰＦ５から出力される信号の電圧に比例した周波数で発振し、局部発振信号として周波数シンセサイザの外部に出力するとともに、可変分周器７に出力する。可変分周器７は、ＶＣＯ４の出力周波数を指定された分周比で分周し、その結果をフィードバック信号として位相比較器３にフィードバックする。
次に、このように構成された従来の周波数シンセサイザの動作を説明する。位相比較器３は、基準分周器２から出力される基準信号と、可変分周器７から出力されるフィードバック信号との位相差を検出する。フィードバック信号の位相が基準信号の位相より遅れると、その位相差に応じたパルス幅を有する論理「Ｌ」の信号が位相比較器３のＵｐ端子から出力される。このとき位相比較器３のＤｏｗｎ端子には、論理「Ｈ」の信号が出力されている。
一方、フィードバック信号の位相が基準信号の位相より進むと、その位相差に応じたパルス幅を有する論理「Ｌ」の信号が位相比較器３のＤｏｗｎ端子から出力される。このとき位相比較器３のＵｐ端子には、論理「Ｈ」の信号が出力されている。また、フィードバック信号の位相が基準信号の位相と同期すると、位相比較器３のＵｐ端子およびＤｏｗｎ端子の両方から論理「Ｈ」の信号が出力される。
チャージポンプ回路４は、位相比較器３のＵｐ端子およびＤｏｗｎ端子がゲートに接続されたトランジスタ（スイッチング素子）と、当該トランジスタに接続された定電流源回路とを備えて構成されている。そして、位相比較器３のＵｐ端子から論理「Ｌ」の信号を受けると、定電流源を利用して自ら充電するように動作する。また、位相比較器３のＤｏｗｎ端子から論理「Ｌ」の信号を受けると、定電流源を利用して自ら放電するように動作する。
チャージポンプ回路４がチャージ動作をすることによって出力端子電圧が上昇すると、ＶＣＯ６の発振周波数は上昇する。一方、チャージポンプ回路４がディスチャージ動作をすることによって出力端子電圧が下降すると、ＶＣＯ６の発振周波数は下降する。ＶＣＯ６より出力される局部発振信号は、可変分周器７を介して位相比較器３にフィードバックされる。
フィードバック信号の周波数が基準信号の周波数よりも小さい場合（フィードバック信号の位相が基準信号の位相よりも遅れている場合）は、上述のようにＶＣＯ６の出力周波数が上昇するので、フィードバック信号の周波数は上昇し、基準信号との位相差が小さくなる。これにより、ＶＣＯ６より出力される局部発振信号の周波数は、基準信号の周波数に比例した所望の周波数に近づいていく。
また、フィードバック信号の周波数が基準信号の周波数よりも大きい場合（フィードバック信号の位相が基準信号の位相よりも進んでいる場合）は、上述のようにＶＣＯ６の出力周波数が下降するので、フィードバック信号の周波数は下降し、基準信号との位相差が小さくなる。これにより、ＶＣＯ６より出力される局部発振信号の周波数は、基準信号の周波数に比例した所望の周波数に近づいていく。
このように、周波数シンセサイザは、フィードバック信号の周波数（ＶＣＯ６の出力周波数に比例した周波数）が基準信号の周波数より大きくても小さくても、最終的には、フィードバック信号の周波数が基準信号の周波数に近づくように動作し、それによってＶＣＯ６の発振周波数は一定周波数にロックされる。このロック状態のときに、位相比較器３から出力される信号は、Ｕｐ端子およびＤｏｗｎ端子の両方とも論理「Ｈ」の信号とされる。
従来、このように構成された周波数シンセサイザにおいて、その消費電力を低減するための試みが成され、いくつかの手法が提案されている（例えば、特許文献１，２参照）。
特許文献１：特開平１０−２２４２１２号公報
特許文献２：特開平６−２８４０６９号公報
特許文献１に記載の技術では、位相比較器にパワーカット入力端子を設け、パワーカット信号が入力したときに位相比較器のＤｏｗｎ端子およびＵｐ端子から出力される信号を共に強制的に論理「Ｈ」とすることにより、チャージポンプ回路をハイインピーダンス状態（フローティング状態）にして、その中のトランジスタに流れる電流をなくすようにしている。
また、特許文献２に記載の技術では、待ち受け時における間欠信号がオフになったときに、基準分周器、可変分周器およびプリスケーラの動作を停止させて低消費電流状態にし、チャージポンプ回路をハイインピーダンス状態にして、その出力電圧を周波数シンセサイザのロック時における値に保持させるようにしている。
水晶発振回路１は、所定の周波数の信号を発生する。基準分周器２は、水晶発振回路１から出力される信号の周波数を固定の分周比で分周し、基準周波数の基準信号を発生する。位相比較器３は、基準分周器２から出力される基準信号と、可変分周器７から出力されるフィードバック信号との位相差を検出し、その結果に応じて、論理「Ｌ」または「Ｈ」の信号をＵｐ端子およびＤｏｗｎ端子より出力する。チャージポンプ回路４は、位相比較器３のＵｐ端子およびＤｏｗｎ端子より出力される信号に基づいてチャージ動作またはディスチャージ動作を行うことにより、位相比較器３にて検出された位相差に比例した信号を出力する。
ＬＰＦ５は、チャージポンプ回路４から出力される信号の高周波成分を除去してＶＣＯ６に出力する。ＶＣＯ６は、ＬＰＦ５から出力される信号の電圧に比例した周波数で発振し、局部発振信号として周波数シンセサイザの外部に出力するとともに、可変分周器７に出力する。可変分周器７は、ＶＣＯ４の出力周波数を指定された分周比で分周し、その結果をフィードバック信号として位相比較器３にフィードバックする。
次に、このように構成された従来の周波数シンセサイザの動作を説明する。位相比較器３は、基準分周器２から出力される基準信号と、可変分周器７から出力されるフィードバック信号との位相差を検出する。フィードバック信号の位相が基準信号の位相より遅れると、その位相差に応じたパルス幅を有する論理「Ｌ」の信号が位相比較器３のＵｐ端子から出力される。このとき位相比較器３のＤｏｗｎ端子には、論理「Ｈ」の信号が出力されている。
一方、フィードバック信号の位相が基準信号の位相より進むと、その位相差に応じたパルス幅を有する論理「Ｌ」の信号が位相比較器３のＤｏｗｎ端子から出力される。このとき位相比較器３のＵｐ端子には、論理「Ｈ」の信号が出力されている。また、フィードバック信号の位相が基準信号の位相と同期すると、位相比較器３のＵｐ端子およびＤｏｗｎ端子の両方から論理「Ｈ」の信号が出力される。
チャージポンプ回路４は、位相比較器３のＵｐ端子およびＤｏｗｎ端子がゲートに接続されたトランジスタ（スイッチング素子）と、当該トランジスタに接続された定電流源回路とを備えて構成されている。そして、位相比較器３のＵｐ端子から論理「Ｌ」の信号を受けると、定電流源を利用して自ら充電するように動作する。また、位相比較器３のＤｏｗｎ端子から論理「Ｌ」の信号を受けると、定電流源を利用して自ら放電するように動作する。
チャージポンプ回路４がチャージ動作をすることによって出力端子電圧が上昇すると、ＶＣＯ６の発振周波数は上昇する。一方、チャージポンプ回路４がディスチャージ動作をすることによって出力端子電圧が下降すると、ＶＣＯ６の発振周波数は下降する。ＶＣＯ６より出力される局部発振信号は、可変分周器７を介して位相比較器３にフィードバックされる。
フィードバック信号の周波数が基準信号の周波数よりも小さい場合（フィードバック信号の位相が基準信号の位相よりも遅れている場合）は、上述のようにＶＣＯ６の出力周波数が上昇するので、フィードバック信号の周波数は上昇し、基準信号との位相差が小さくなる。これにより、ＶＣＯ６より出力される局部発振信号の周波数は、基準信号の周波数に比例した所望の周波数に近づいていく。
また、フィードバック信号の周波数が基準信号の周波数よりも大きい場合（フィードバック信号の位相が基準信号の位相よりも進んでいる場合）は、上述のようにＶＣＯ６の出力周波数が下降するので、フィードバック信号の周波数は下降し、基準信号との位相差が小さくなる。これにより、ＶＣＯ６より出力される局部発振信号の周波数は、基準信号の周波数に比例した所望の周波数に近づいていく。
このように、周波数シンセサイザは、フィードバック信号の周波数（ＶＣＯ６の出力周波数に比例した周波数）が基準信号の周波数より大きくても小さくても、最終的には、フィードバック信号の周波数が基準信号の周波数に近づくように動作し、それによってＶＣＯ６の発振周波数は一定周波数にロックされる。このロック状態のときに、位相比較器３から出力される信号は、Ｕｐ端子およびＤｏｗｎ端子の両方とも論理「Ｈ」の信号とされる。
従来、このように構成された周波数シンセサイザにおいて、その消費電力を低減するための試みが成され、いくつかの手法が提案されている（例えば、特許文献１，２参照）。
特許文献１：特開平１０−２２４２１２号公報
特許文献２：特開平６−２８４０６９号公報
特許文献１に記載の技術では、位相比較器にパワーカット入力端子を設け、パワーカット信号が入力したときに位相比較器のＤｏｗｎ端子およびＵｐ端子から出力される信号を共に強制的に論理「Ｈ」とすることにより、チャージポンプ回路をハイインピーダンス状態（フローティング状態）にして、その中のトランジスタに流れる電流をなくすようにしている。
また、特許文献２に記載の技術では、待ち受け時における間欠信号がオフになったときに、基準分周器、可変分周器およびプリスケーラの動作を停止させて低消費電流状態にし、チャージポンプ回路をハイインピーダンス状態にして、その出力電圧を周波数シンセサイザのロック時における値に保持させるようにしている。
しかしながら、上記特許文献１，２に記載の技術では、パワーカット信号や間欠信号といった制御信号を外部で生成し、それを周波数シンセサイザに入力する必要がある。そして、外部より入力した制御信号に従ってチャージポンプ回路をハイインピーダンス状態にする必要がある。そのため、いったん制御信号を入力してハイインピーダンス状態にすると、その後で制御信号が切り替わらない限りハイインピーダンス状態が維持されてしまい、その間に基準信号とフィードバック信号の位相がずれても、ＰＬＬのロック状態を解除することができないという問題があった。
本発明は、このような問題を解決するために成されたものであり、パワーカット信号や間欠信号といった外部からの制御信号を用いることなく、チャージポンプ回路の中にある定電流回路の動作をスタンバイ状態にして、トランジスタに流れる電流をなくすことによって消費電流の低減を図ることができるようにすることを目的とする。
上記した課題を解決するために、本発明では、位相比較器より出力される信号に基づいて周波数シンセサイザがロック状態か否かを検出するロック検出回路と、ロック検出回路によるロック状態の検出結果に応じて、チャージポンプ回路を構成する定電流回路の接続の有無を切り替えるスイッチング回路とを備える。
上記のように構成した本発明によれば、周波数シンセサイザがロック状態になり、チャージポンプ回路がハイインピーダンス状態になったことがロック検出回路によって検出されると、スイッチング回路によって定電流回路の接続が切られることとなるので、パワーカット信号や間欠信号といった外部からの制御信号を用いることなく、ハイインピーダンス状態のときにチャージポンプ回路の中に流れる電流をなくすことができ、消費電流を低減することができる。
本発明は、このような問題を解決するために成されたものであり、パワーカット信号や間欠信号といった外部からの制御信号を用いることなく、チャージポンプ回路の中にある定電流回路の動作をスタンバイ状態にして、トランジスタに流れる電流をなくすことによって消費電流の低減を図ることができるようにすることを目的とする。
上記した課題を解決するために、本発明では、位相比較器より出力される信号に基づいて周波数シンセサイザがロック状態か否かを検出するロック検出回路と、ロック検出回路によるロック状態の検出結果に応じて、チャージポンプ回路を構成する定電流回路の接続の有無を切り替えるスイッチング回路とを備える。
上記のように構成した本発明によれば、周波数シンセサイザがロック状態になり、チャージポンプ回路がハイインピーダンス状態になったことがロック検出回路によって検出されると、スイッチング回路によって定電流回路の接続が切られることとなるので、パワーカット信号や間欠信号といった外部からの制御信号を用いることなく、ハイインピーダンス状態のときにチャージポンプ回路の中に流れる電流をなくすことができ、消費電流を低減することができる。
図１は、本実施形態によるチャージポンプ回路の構成例を示す図である。
図２は、周波数シンセサイザの全体構成例を示す図である。
図３は、本実施形態によるチャージポンプ回路の他の構成例を示す図である。
図４は、本実施形態によるチャージポンプ回路の他の構成例を示す図である。
図２は、周波数シンセサイザの全体構成例を示す図である。
図３は、本実施形態によるチャージポンプ回路の他の構成例を示す図である。
図４は、本実施形態によるチャージポンプ回路の他の構成例を示す図である。
以下、本発明の一実施形態を図面に基づいて説明する。図１は、本実施形態によるチャージポンプ回路４の構成例を示す図である。このチャージポンプ回路４を用いた周波数シンセサイザの全体構成は、図２と同様である。
図１に示すように、本実施形態のチャージポンプ回路４は、第１のカレントミラー回路１１と、第２のカレントミラー回路１２と、これらのカレントミラー回路１１，１２に接続された第１および第２の定電流源回路１４，１５とを備えている。第１のカレントミラー回路１１は、３つのｐＭＯＳトランジスタＴｒ１〜Ｔｒ３をカレントミラー接続して構成され、位相比較器３のＵｐ端子より出力される信号に基づき第１の定電流源回路１４を利用して充電動作を行う。第２のカレントミラー回路１２は、３つのｎＭＯＳトランジスタＴｒ４〜Ｔｒ６をカレントミラー接続して構成され、位相比較器３のＤｏｗｎ端子より出力される信号に基づき第２の定電流源回路１５を利用して放電動作を行う。
第１のカレントミラー回路１１の前段（位相比較器３のＵｐ端子と第１のカレントミラー回路１１との間）には、入力される信号の論理レベルを反転して出力する反転回路１３が設けられている。反転回路１３の出力ノードは、第１のカレントミラー回路１１を構成するｐＭＯＳトランジスタＴｒ１のゲートに接続されている。ｐＭＯＳトランジスタＴｒ１のソースは電源端子に接続され、ドレインはカレントミラー接続された２つのｐＭＯＳトランジスタＴｒ２，Ｔｒ３のゲートに接続されている。ｐＭＯＳトランジスタＴｒ２，Ｔｒ３のソースは共に電源端子に接続され、ｐＭＯＳトランジスタＴｒ２のドレインは第１の定電流源回路１４に、ｐＭＯＳトランジスタＴｒ３のドレインはチャージポンプ回路４の出力端子Ｏｕｔに接続されている。
第２のカレントミラー回路１２を構成するｎＭＯＳトランジスタＴｒ４のゲートは、位相比較器３のＤｏｗｎ端子に接続されている。当該ｎＭＯＳトランジスタＴｒ４のソースは接地端子に接続され、ドレインはカレントミラー接続された２つのｎＭＯＳトランジスタＴｒ５，Ｔｒ６のゲートに接続されている。ｎＭＯＳトランジスタＴｒ５，Ｔｒ６のソースは共に接地端子に接続され、ｎＭＯＳトランジスタＴｒ５のドレインは第２の定電流源回路１５に、ｎＭＯＳトランジスタＴｒ６のドレインはチャージポンプ回路４の出力端子Ｏｕｔに接続されている。
第１および第２のカレントミラー回路１１，１２とチャージポンプ回路４の出力端子Ｏｕｔとの間には、ループフィルタ１６が設けられている。ループフィルタ１６はコンデンサＣを備えている。本実施形態のチャージポンプ回路４は、位相比較器３のＵｐ端子およびＤｏｗｎ端子より出力される信号に基づいてループフィルタ１６のコンデンサＣに対して充電動作または放電動作を行うことにより、位相比較器３にて検出された位相差に比例した信号を出力するようになっている。
本実施形態のチャージポンプ回路４はさらに、ＡＮＤ回路１７と２つのｐＭＯＳトランジスタ１８，１９とを備えている。ＡＮＤ回路１７は、位相比較器３のＵｐ端子およびＤｏｗｎ端子から出力される信号を２入力とし、その論理レベルの積をとって出力する。
ＡＮＤ回路１７は、位相比較器３のＵｐ端子およびＤｏｗｎ端子から出力される信号の双方が論理「Ｈ」の信号のときにのみ、論理「Ｈ」の信号を出力する。Ｕｐ端子およびＤｏｗｎ端子の信号が双方とも「Ｈ」の場合とは、チャージポンプ回路４がハイインピーダンスの状態、つまり周波数シンセサイザがロック状態の場合である。したがって、ＡＮＤ回路１７は、位相比較器３より出力される信号に基づいて周波数シンセサイザがロック状態か否かを検出するロック検出回路として機能する。
ＡＮＤ回路１７の出力ノードは、２つのｐＭＯＳトランジスタ１８，１９のゲートに接続されている。第１のｐＭＯＳトランジスタ１８は、第１の定電流源回路１４と接地端子との間に接続されている。また、第２のｐＭＯＳトランジスタ１９は、第２の定電流源回路１５と第２のカレントミラー回路１２との間に接続されている。
これら２つのｐＭＯＳトランジスタ１８，１９は、ＡＮＤ回路１７から論理「Ｌ」の信号が出力されたときにはオンし、論理「Ｈ」の信号が出力されたときにはオフとなる。すなわち、ｐＭＯＳトランジスタ１８，１９は、周波数シンセサイザが非ロック状態のときにはオンとなり、ロック状態のときにはオフとなる。このように、２つのｐＭＯＳトランジスタ１８，１９は、ＡＮＤ回路１７によるロック状態の検出結果に応じて、定電流回路１４，１５の接続の有無を切り替えるスイッチング回路として機能する。
次に、図１のように構成したチャージポンプ回路４およびこれを含む図２のような周波数シンセサイザの動作を説明する。位相比較器３は、基準分周器２から出力される基準信号と、可変分周器７から出力されるフィードバック信号との位相差を検出する。フィードバック信号の位相が基準信号の位相より遅れると、その位相差に応じたパルス幅を有する論理「Ｌ」の信号が位相比較器３のＵｐ端子から出力される。このとき位相比較器３のＤｏｗｎ端子には、論理「Ｈ」の信号が出力されている。
チャージポンプ回路４は、位相比較器３のＵｐ端子から論理「Ｌ」の信号を受けると、第１の定電流源回路１４を利用してループフィルタ１６のコンデンサＣを充電するように動作する。すなわち、位相比較器３のＵｐ端子から出力された論理「Ｌ」の信号は、反転回路１３によって論理レベルが反転される。これにより、第１のカレントミラー回路１１を構成するｐＭＯＳトランジスタＴｒ１のゲートに論理「Ｈ」の信号が入力される。そのため、ｐＭＯＳトランジスタＴｒ１はオフとなる。ｐＭＯＳトランジスタＴｒ１がオフになると、カレントミラー接続された２つのｐＭＯＳトランジスタＴｒ２，Ｔｒ３のゲートには論理「Ｌ」の信号が入力されるので、ｐＭＯＳトランジスタＴｒ２，Ｔｒ３はオンとなる。
一方、位相比較器３のＵｐ端子から論理「Ｌ」の信号が出力されているので、ＡＮＤ回路１７の出力は「Ｌ」となり、第１のｐＭＯＳトランジスタ１８はオンとなる。これにより、電源端子からｐＭＯＳトランジスタＴｒ２、第１の定電流源回路１４、第１のｐＭＯＳトランジスタ１８を通じて接地端子に向かって定電流Ｉ１が流れる。
また、位相比較器３のＤｏｗｎ端子から出力された論理「Ｈ」の信号は、第２のカレントミラー回路１２を構成するｎＭＯＳトランジスタＴｒ４のゲートに入力される。これにより、ｎＭＯＳトランジスタＴｒ４はオンとなる。ｎＭＯＳトランジスタＴｒ４がオンになると、カレントミラー接続された２つのｎＭＯＳトランジスタＴｒ５，Ｔｒ６のゲートには「Ｌ」の信号が入力されるので、ｎＭＯＳトランジスタＴｒ５，Ｔｒ６はオフとなる。
以上のように、第１のカレントミラー回路１１のｐＭＯＳトランジスタＴｒ２，Ｔｒ３がオンになるとともに、第２のカレントミラー回路１２のｎＭＯＳトランジスタＴｒ５，Ｔｒ６がオフになることにより、ｐＭＯＳトランジスタＴｒ２を流れる定電流Ｉ１に起因して、これにカレントミラー接続されたｐＭＯＳトランジスタＴｒ３からチャージポンプ回路４の出力端子Ｏｕｔに向かって定電流ＩＣが流れる。そして、このように出力端子Ｏｕｔに向かって吐き出すように流れる定電流ＩＣによって、ループフィルタ１６のコンデンサＣが充電される。
このようなコンデンサＣの充電によって、当該コンデンサＣの端子電圧（チャージポンプ回路４の出力端子電圧）が上昇すると、ＶＣＯ６の発振周波数は上昇する。そのため、ＶＣＯ６から可変分周器７を介して位相比較器３にフィードバックされる信号の周波数が上昇する。これにより、基準信号の周波数よりも小さかったフィードバック信号の周波数が、当該基準信号の周波数に近づいていく。その結果、ＶＣＯ６より出力される局部発振信号の周波数は、基準信号の周波数に比例した所望の周波数に近づいていく。
一方、フィードバック信号の位相が基準信号の位相より進むと、その位相差に応じたパルス幅を有する論理「Ｌ」の信号が位相比較器３のＤｏｗｎ端子から出力される。このとき位相比較器３のＵｐ端子には、論理「Ｈ」の信号が出力されている。チャージポンプ回路４は、位相比較器３のＤｏｗｎ端子から論理「Ｌ」の信号を受けると、第２の定電流源回路１５を利用してループフィルタ１６のコンデンサＣを放電するように動作する。
すなわち、位相比較器３のＤｏｗｎ端子から出力された論理「Ｌ」の信号は、第２のカレントミラー回路１２を構成するｎＭＯＳトランジスタＴｒ４のゲートに入力される。これにより、ｎＭＯＳトランジスタＴｒ４はオフとなる。ｎＭＯＳトランジスタＴｒ４がオフになると、カレントミラー接続された２つのｎＭＯＳトランジスタＴｒ５，Ｔｒ６のゲートには「Ｈ」の信号が入力されるので、ｎＭＯＳトランジスタＴｒ５，Ｔｒ６はオンとなる。
一方、位相比較器３のＤｏｗｎ端子から論理「Ｌ」の信号が出力されているので、ＡＮＤ回路１７の出力は「Ｌ」となり、第２のｐＭＯＳトランジスタ１９はオンとなる。これにより、電源端子から第２の定電流源回路１５、第２のｐＭＯＳトランジスタ１９、ｎＭＯＳトランジスタＴｒ５を通じて接地端子に向かって定電流Ｉ２が流れる。
また、位相比較器３のＵｐ端子から出力された論理「Ｈ」の信号は、反転回路１３によって論理レベルが反転される。これにより、第１のカレントミラー回路１１を構成するｐＭＯＳトランジスタＴｒ１のゲートに論理「Ｌ」の信号が入力される。そのため、ｐＭＯＳトランジスタＴｒ１はオンとなる。ｐＭＯＳトランジスタＴｒ１がオンになると、カレントミラー接続された２つのｐＭＯＳトランジスタＴｒ２，Ｔｒ３のゲートには「Ｈ」の信号が入力されるので、ｐＭＯＳトランジスタＴｒ２，Ｔｒ３はオフとなる。
以上のように、第１のカレントミラー回路１１のｐＭＯＳトランジスタＴｒ２，Ｔｒ３がオフになるとともに、第２のカレントミラー回路１２のｎＭＯＳトランジスタＴｒ５，Ｔｒ６がオンになることにより、ｎＭＯＳトランジスタＴｒ５を流れる定電流Ｉ２に起因して、これにカレントミラー接続されたｎＭＯＳトランジスタＴｒ６を介して接地端子に向かってループフィルタ１６のコンデンサＣから引き込むように定電流ＩＤが流れ、コンデンサＣが放電される。
このようなコンデンサＣの放電によって、当該コンデンサＣの端子電圧（チャージポンプ回路４の出力端子電圧）が下降すると、ＶＣＯ６の発振周波数は下降する。そのため、ＶＣＯ６から可変分周器７を介して位相比較器３にフィードバックされる信号の周波数が下降する。これにより、基準信号の周波数よりも大きかったフィードバック信号の周波数が、当該基準信号の周波数に近づいていく。その結果、ＶＣＯ６より出力される局部発振信号の周波数は、基準信号の周波数に比例した所望の周波数に近づいていく。
このように、周波数シンセサイザは、フィードバック信号の周波数が基準信号の周波数より大きくても小さくても、最終的には、フィードバック信号の周波数が基準信号の周波数に近づくように動作し、それによってＶＣＯ６の発振周波数は一定周波数にロックされる。このロック状態のとき、すなわち、フィードバック信号の位相が基準信号の位相と同期したときに、位相比較器３から出力される信号は、Ｕｐ端子およびＤｏｗｎ端子の両方とも論理「Ｈ」の信号とされる。
チャージポンプ回路４は、位相比較器３のＵｐ端子およびＤｏｗｎ端子の両方から論理「Ｈ」の信号を受けると、ハイインピーダンスの状態になる。すなわち、Ｕｐ端子およびＤｏｗｎ端子の両方とも「Ｈ」になると、第１のカレントミラー回路１１のｐＭＯＳトランジスタＴｒ１および第２のカレントミラー回路１２のｎＭＯＳトランジスタＴｒ４は共にオンとなる。これにより、第１のカレントミラー回路１１のｐＭＯＳトランジスタＴｒ２，Ｔｒ３および第２のカレントミラー回路１２のｎＭＯＳトランジスタＴｒ５，Ｔｒ６は何れもオフとなり、定電流ＩＣ，ＩＤの何れも流れないハイインピーダンスの状態となる。
このとき、位相比較器３のＵｐ端子およびＤｏｗｎ端子から出力された論理「Ｈ」の信号がＡＮＤ回路１７に入力されることにより、ＡＮＤ回路１７の出力は「Ｈ」となり、第１および第２のｐＭＯＳトランジスタ１８，１９は共にオフとなる。これにより、電源端子から接地端子に向かう定電流Ｉ１，Ｉ２が何れも流れなくなる。
このように、本実施形態では、チャージポンプ回路４のハイインピーダンス状態をＡＮＤ回路１７によって検出し、ハイインピーダンス状態のときは第１および第２のｐＭＯＳトランジスタ１８，１９によって定電流回路１４，１５の接続の切るようにしているので、ハイインピーダンス状態のときにチャージポンプ回路４の中に流れる電流Ｉ１，Ｉ２をなくすことができ、消費電流を低減することができるようになる。
なお、上記実施形態では、第１のｐＭＯＳトランジスタ１８と第２のｐＭＯＳトランジスタ１９とに対して１つのＡＮＤ回路１７を共通に接続しているが、本発明はこれに限定されない。例えば、図３に示すように、ロック検出回路として２つのＡＮＤ回路２１，２２と２つのＯＲ回路２３，２４との組を設けるようにしても良い。
図３に示す構成において、第１のＡＮＤ回路２１は、位相比較器３のＵｐ端子およびＤｏｗｎ端子から出力される信号を２入力とし、その論理レベルの積をとって出力する。また、第１のＯＲ回路２３は、位相比較器３のＵｐ端子から出力される信号および第１のＡＮＤ回路２１から出力される信号を２入力とし、その論理レベルの和をとって出力する。この第１のＯＲ回路２３の出力ノードは、第１のｐＭＯＳトランジスタ１８のゲートに接続されている。
一方、第２のＡＮＤ回路２２は、位相比較器３のＵｐ端子およびＤｏｗｎ端子から出力される信号を２入力とし、その論理レベルの積をとって出力する。また、第２のＯＲ回路２４は、位相比較器３のＤｏｗｎ端子から出力される信号および第２のＡＮＤ回路２２から出力される信号を２入力とし、その論理レベルの和をとって出力する。この第２のＯＲ回路２４の出力ノードは、第２のｐＭＯＳトランジスタ１９のゲートに接続されている。
フィードバック信号の位相が基準信号の位相より遅れ、位相比較器３のＵｐ端子から論理「Ｌ」の信号、Ｄｏｗｎ端子から論理「Ｈ」の信号が出力されると、第１および第２のＡＮＤ回路２１，２２は共に論理「Ｌ」の信号を出力する。また、第１のＯＲ回路２３は論理「Ｌ」の信号、第２のＯＲ回路２４は論理「Ｈ」の信号をそれぞれ出力する。これにより、第２のｐＭＯＳトランジスタ１９はオフとなり、第１のｐＭＯＳトランジスタ１８だけがオンとなる。よって、非ロック状態のときでも、チャージポンプ回路４の中に流れる電流Ｉ２をなくすことができ、消費電流を低減することができるようになる。
また、フィードバック信号の位相が基準信号の位相より進み、位相比較器３のＵｐ端子から論理「Ｈ」の信号、Ｄｏｗｎ端子から論理「Ｌ」の信号が出力されると、第１および第２のＡＮＤ回路２１，２２は共に論理「Ｌ」の信号を出力する。また、第１のＯＲ回路２３は論理「Ｈ」の信号、第２のＯＲ回路２４は論理「Ｌ」の信号をそれぞれ出力する。これにより、第１のｐＭＯＳトランジスタ１８はオフとなり、第２のｐＭＯＳトランジスタ１９だけがオンとなる。よって、非ロック状態のときでも、チャージポンプ回路４の中に流れる電流Ｉ１をなくすことができ、消費電流を低減することができるようになる。
また、フィードバック信号の位相が基準信号の位相と同期し、位相比較器３のＵｐ端子およびＤｏｗｎ端子の双方から論理「Ｈ」の信号が出力されると、第１および第２のＡＮＤ回路２１，２２は共に論理「Ｈ」の信号を出力する。また、第１および第２のＯＲ回路２３，２４も共に論理「Ｈ」の信号を出力する。これにより、第１および第２のｐＭＯＳトランジスタ１８，１９は共にオフとなる。よって、ロック状態のときには、チャージポンプ回路４の中に流れる電流Ｉ１，Ｉ２を共になくすことができ、消費電流を大幅に低減することができる。
また、上記実施形態では、充電用および放電用にそれぞれ第１および第２の定電流回路１４，１５を設ける例について説明したが、本発明はこれに限定されない。例えば、図４に示すように、充電用および放電用に１つの定電流回路を兼用するようにしても良い。この場合、例えば第２の定電流回路１５と第２のｐＭＯＳトランジスタ１９とを不要とし、第２のカレントミラー回路１２を構成するｎＭＯＳトランジスタＴｒ５のドレインを第１のｐＭＯＳトランジスタ１８に接続するようにすることが可能である。
また、上記実施形態では、ロック検出回路がチャージポンプ回路４の内部に備えられる例について説明したが、チャージポンプ回路４の外部に設けても良い。例えば、ロック検出回路を位相比較器３の内部に設けるようにしても良い。
また、上記実施形態では、第１のカレントミラー回路１１を構成するｐＭＯＳトランジスタＴｒ１のゲートに論理「Ｌ」のＵｐ信号が入力されたときにｐＭＯＳトランジスタＴｒ１がオンとなり、第２のカレントミラー回路１２を構成するｎＭＯＳトランジスタＴｒ４のゲートに論理「Ｈ」のＤｏｗｎ信号が入力されたときにｎＭＯＳトランジスタＴｒ４がオンとなる例について説明したが、これとは逆論理の回路によってチャージポンプ回路を構成することも可能であり、その場合にも本発明を適用することが可能である。
その他、上記実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
図１に示すように、本実施形態のチャージポンプ回路４は、第１のカレントミラー回路１１と、第２のカレントミラー回路１２と、これらのカレントミラー回路１１，１２に接続された第１および第２の定電流源回路１４，１５とを備えている。第１のカレントミラー回路１１は、３つのｐＭＯＳトランジスタＴｒ１〜Ｔｒ３をカレントミラー接続して構成され、位相比較器３のＵｐ端子より出力される信号に基づき第１の定電流源回路１４を利用して充電動作を行う。第２のカレントミラー回路１２は、３つのｎＭＯＳトランジスタＴｒ４〜Ｔｒ６をカレントミラー接続して構成され、位相比較器３のＤｏｗｎ端子より出力される信号に基づき第２の定電流源回路１５を利用して放電動作を行う。
第１のカレントミラー回路１１の前段（位相比較器３のＵｐ端子と第１のカレントミラー回路１１との間）には、入力される信号の論理レベルを反転して出力する反転回路１３が設けられている。反転回路１３の出力ノードは、第１のカレントミラー回路１１を構成するｐＭＯＳトランジスタＴｒ１のゲートに接続されている。ｐＭＯＳトランジスタＴｒ１のソースは電源端子に接続され、ドレインはカレントミラー接続された２つのｐＭＯＳトランジスタＴｒ２，Ｔｒ３のゲートに接続されている。ｐＭＯＳトランジスタＴｒ２，Ｔｒ３のソースは共に電源端子に接続され、ｐＭＯＳトランジスタＴｒ２のドレインは第１の定電流源回路１４に、ｐＭＯＳトランジスタＴｒ３のドレインはチャージポンプ回路４の出力端子Ｏｕｔに接続されている。
第２のカレントミラー回路１２を構成するｎＭＯＳトランジスタＴｒ４のゲートは、位相比較器３のＤｏｗｎ端子に接続されている。当該ｎＭＯＳトランジスタＴｒ４のソースは接地端子に接続され、ドレインはカレントミラー接続された２つのｎＭＯＳトランジスタＴｒ５，Ｔｒ６のゲートに接続されている。ｎＭＯＳトランジスタＴｒ５，Ｔｒ６のソースは共に接地端子に接続され、ｎＭＯＳトランジスタＴｒ５のドレインは第２の定電流源回路１５に、ｎＭＯＳトランジスタＴｒ６のドレインはチャージポンプ回路４の出力端子Ｏｕｔに接続されている。
第１および第２のカレントミラー回路１１，１２とチャージポンプ回路４の出力端子Ｏｕｔとの間には、ループフィルタ１６が設けられている。ループフィルタ１６はコンデンサＣを備えている。本実施形態のチャージポンプ回路４は、位相比較器３のＵｐ端子およびＤｏｗｎ端子より出力される信号に基づいてループフィルタ１６のコンデンサＣに対して充電動作または放電動作を行うことにより、位相比較器３にて検出された位相差に比例した信号を出力するようになっている。
本実施形態のチャージポンプ回路４はさらに、ＡＮＤ回路１７と２つのｐＭＯＳトランジスタ１８，１９とを備えている。ＡＮＤ回路１７は、位相比較器３のＵｐ端子およびＤｏｗｎ端子から出力される信号を２入力とし、その論理レベルの積をとって出力する。
ＡＮＤ回路１７は、位相比較器３のＵｐ端子およびＤｏｗｎ端子から出力される信号の双方が論理「Ｈ」の信号のときにのみ、論理「Ｈ」の信号を出力する。Ｕｐ端子およびＤｏｗｎ端子の信号が双方とも「Ｈ」の場合とは、チャージポンプ回路４がハイインピーダンスの状態、つまり周波数シンセサイザがロック状態の場合である。したがって、ＡＮＤ回路１７は、位相比較器３より出力される信号に基づいて周波数シンセサイザがロック状態か否かを検出するロック検出回路として機能する。
ＡＮＤ回路１７の出力ノードは、２つのｐＭＯＳトランジスタ１８，１９のゲートに接続されている。第１のｐＭＯＳトランジスタ１８は、第１の定電流源回路１４と接地端子との間に接続されている。また、第２のｐＭＯＳトランジスタ１９は、第２の定電流源回路１５と第２のカレントミラー回路１２との間に接続されている。
これら２つのｐＭＯＳトランジスタ１８，１９は、ＡＮＤ回路１７から論理「Ｌ」の信号が出力されたときにはオンし、論理「Ｈ」の信号が出力されたときにはオフとなる。すなわち、ｐＭＯＳトランジスタ１８，１９は、周波数シンセサイザが非ロック状態のときにはオンとなり、ロック状態のときにはオフとなる。このように、２つのｐＭＯＳトランジスタ１８，１９は、ＡＮＤ回路１７によるロック状態の検出結果に応じて、定電流回路１４，１５の接続の有無を切り替えるスイッチング回路として機能する。
次に、図１のように構成したチャージポンプ回路４およびこれを含む図２のような周波数シンセサイザの動作を説明する。位相比較器３は、基準分周器２から出力される基準信号と、可変分周器７から出力されるフィードバック信号との位相差を検出する。フィードバック信号の位相が基準信号の位相より遅れると、その位相差に応じたパルス幅を有する論理「Ｌ」の信号が位相比較器３のＵｐ端子から出力される。このとき位相比較器３のＤｏｗｎ端子には、論理「Ｈ」の信号が出力されている。
チャージポンプ回路４は、位相比較器３のＵｐ端子から論理「Ｌ」の信号を受けると、第１の定電流源回路１４を利用してループフィルタ１６のコンデンサＣを充電するように動作する。すなわち、位相比較器３のＵｐ端子から出力された論理「Ｌ」の信号は、反転回路１３によって論理レベルが反転される。これにより、第１のカレントミラー回路１１を構成するｐＭＯＳトランジスタＴｒ１のゲートに論理「Ｈ」の信号が入力される。そのため、ｐＭＯＳトランジスタＴｒ１はオフとなる。ｐＭＯＳトランジスタＴｒ１がオフになると、カレントミラー接続された２つのｐＭＯＳトランジスタＴｒ２，Ｔｒ３のゲートには論理「Ｌ」の信号が入力されるので、ｐＭＯＳトランジスタＴｒ２，Ｔｒ３はオンとなる。
一方、位相比較器３のＵｐ端子から論理「Ｌ」の信号が出力されているので、ＡＮＤ回路１７の出力は「Ｌ」となり、第１のｐＭＯＳトランジスタ１８はオンとなる。これにより、電源端子からｐＭＯＳトランジスタＴｒ２、第１の定電流源回路１４、第１のｐＭＯＳトランジスタ１８を通じて接地端子に向かって定電流Ｉ１が流れる。
また、位相比較器３のＤｏｗｎ端子から出力された論理「Ｈ」の信号は、第２のカレントミラー回路１２を構成するｎＭＯＳトランジスタＴｒ４のゲートに入力される。これにより、ｎＭＯＳトランジスタＴｒ４はオンとなる。ｎＭＯＳトランジスタＴｒ４がオンになると、カレントミラー接続された２つのｎＭＯＳトランジスタＴｒ５，Ｔｒ６のゲートには「Ｌ」の信号が入力されるので、ｎＭＯＳトランジスタＴｒ５，Ｔｒ６はオフとなる。
以上のように、第１のカレントミラー回路１１のｐＭＯＳトランジスタＴｒ２，Ｔｒ３がオンになるとともに、第２のカレントミラー回路１２のｎＭＯＳトランジスタＴｒ５，Ｔｒ６がオフになることにより、ｐＭＯＳトランジスタＴｒ２を流れる定電流Ｉ１に起因して、これにカレントミラー接続されたｐＭＯＳトランジスタＴｒ３からチャージポンプ回路４の出力端子Ｏｕｔに向かって定電流ＩＣが流れる。そして、このように出力端子Ｏｕｔに向かって吐き出すように流れる定電流ＩＣによって、ループフィルタ１６のコンデンサＣが充電される。
このようなコンデンサＣの充電によって、当該コンデンサＣの端子電圧（チャージポンプ回路４の出力端子電圧）が上昇すると、ＶＣＯ６の発振周波数は上昇する。そのため、ＶＣＯ６から可変分周器７を介して位相比較器３にフィードバックされる信号の周波数が上昇する。これにより、基準信号の周波数よりも小さかったフィードバック信号の周波数が、当該基準信号の周波数に近づいていく。その結果、ＶＣＯ６より出力される局部発振信号の周波数は、基準信号の周波数に比例した所望の周波数に近づいていく。
一方、フィードバック信号の位相が基準信号の位相より進むと、その位相差に応じたパルス幅を有する論理「Ｌ」の信号が位相比較器３のＤｏｗｎ端子から出力される。このとき位相比較器３のＵｐ端子には、論理「Ｈ」の信号が出力されている。チャージポンプ回路４は、位相比較器３のＤｏｗｎ端子から論理「Ｌ」の信号を受けると、第２の定電流源回路１５を利用してループフィルタ１６のコンデンサＣを放電するように動作する。
すなわち、位相比較器３のＤｏｗｎ端子から出力された論理「Ｌ」の信号は、第２のカレントミラー回路１２を構成するｎＭＯＳトランジスタＴｒ４のゲートに入力される。これにより、ｎＭＯＳトランジスタＴｒ４はオフとなる。ｎＭＯＳトランジスタＴｒ４がオフになると、カレントミラー接続された２つのｎＭＯＳトランジスタＴｒ５，Ｔｒ６のゲートには「Ｈ」の信号が入力されるので、ｎＭＯＳトランジスタＴｒ５，Ｔｒ６はオンとなる。
一方、位相比較器３のＤｏｗｎ端子から論理「Ｌ」の信号が出力されているので、ＡＮＤ回路１７の出力は「Ｌ」となり、第２のｐＭＯＳトランジスタ１９はオンとなる。これにより、電源端子から第２の定電流源回路１５、第２のｐＭＯＳトランジスタ１９、ｎＭＯＳトランジスタＴｒ５を通じて接地端子に向かって定電流Ｉ２が流れる。
また、位相比較器３のＵｐ端子から出力された論理「Ｈ」の信号は、反転回路１３によって論理レベルが反転される。これにより、第１のカレントミラー回路１１を構成するｐＭＯＳトランジスタＴｒ１のゲートに論理「Ｌ」の信号が入力される。そのため、ｐＭＯＳトランジスタＴｒ１はオンとなる。ｐＭＯＳトランジスタＴｒ１がオンになると、カレントミラー接続された２つのｐＭＯＳトランジスタＴｒ２，Ｔｒ３のゲートには「Ｈ」の信号が入力されるので、ｐＭＯＳトランジスタＴｒ２，Ｔｒ３はオフとなる。
以上のように、第１のカレントミラー回路１１のｐＭＯＳトランジスタＴｒ２，Ｔｒ３がオフになるとともに、第２のカレントミラー回路１２のｎＭＯＳトランジスタＴｒ５，Ｔｒ６がオンになることにより、ｎＭＯＳトランジスタＴｒ５を流れる定電流Ｉ２に起因して、これにカレントミラー接続されたｎＭＯＳトランジスタＴｒ６を介して接地端子に向かってループフィルタ１６のコンデンサＣから引き込むように定電流ＩＤが流れ、コンデンサＣが放電される。
このようなコンデンサＣの放電によって、当該コンデンサＣの端子電圧（チャージポンプ回路４の出力端子電圧）が下降すると、ＶＣＯ６の発振周波数は下降する。そのため、ＶＣＯ６から可変分周器７を介して位相比較器３にフィードバックされる信号の周波数が下降する。これにより、基準信号の周波数よりも大きかったフィードバック信号の周波数が、当該基準信号の周波数に近づいていく。その結果、ＶＣＯ６より出力される局部発振信号の周波数は、基準信号の周波数に比例した所望の周波数に近づいていく。
このように、周波数シンセサイザは、フィードバック信号の周波数が基準信号の周波数より大きくても小さくても、最終的には、フィードバック信号の周波数が基準信号の周波数に近づくように動作し、それによってＶＣＯ６の発振周波数は一定周波数にロックされる。このロック状態のとき、すなわち、フィードバック信号の位相が基準信号の位相と同期したときに、位相比較器３から出力される信号は、Ｕｐ端子およびＤｏｗｎ端子の両方とも論理「Ｈ」の信号とされる。
チャージポンプ回路４は、位相比較器３のＵｐ端子およびＤｏｗｎ端子の両方から論理「Ｈ」の信号を受けると、ハイインピーダンスの状態になる。すなわち、Ｕｐ端子およびＤｏｗｎ端子の両方とも「Ｈ」になると、第１のカレントミラー回路１１のｐＭＯＳトランジスタＴｒ１および第２のカレントミラー回路１２のｎＭＯＳトランジスタＴｒ４は共にオンとなる。これにより、第１のカレントミラー回路１１のｐＭＯＳトランジスタＴｒ２，Ｔｒ３および第２のカレントミラー回路１２のｎＭＯＳトランジスタＴｒ５，Ｔｒ６は何れもオフとなり、定電流ＩＣ，ＩＤの何れも流れないハイインピーダンスの状態となる。
このとき、位相比較器３のＵｐ端子およびＤｏｗｎ端子から出力された論理「Ｈ」の信号がＡＮＤ回路１７に入力されることにより、ＡＮＤ回路１７の出力は「Ｈ」となり、第１および第２のｐＭＯＳトランジスタ１８，１９は共にオフとなる。これにより、電源端子から接地端子に向かう定電流Ｉ１，Ｉ２が何れも流れなくなる。
このように、本実施形態では、チャージポンプ回路４のハイインピーダンス状態をＡＮＤ回路１７によって検出し、ハイインピーダンス状態のときは第１および第２のｐＭＯＳトランジスタ１８，１９によって定電流回路１４，１５の接続の切るようにしているので、ハイインピーダンス状態のときにチャージポンプ回路４の中に流れる電流Ｉ１，Ｉ２をなくすことができ、消費電流を低減することができるようになる。
なお、上記実施形態では、第１のｐＭＯＳトランジスタ１８と第２のｐＭＯＳトランジスタ１９とに対して１つのＡＮＤ回路１７を共通に接続しているが、本発明はこれに限定されない。例えば、図３に示すように、ロック検出回路として２つのＡＮＤ回路２１，２２と２つのＯＲ回路２３，２４との組を設けるようにしても良い。
図３に示す構成において、第１のＡＮＤ回路２１は、位相比較器３のＵｐ端子およびＤｏｗｎ端子から出力される信号を２入力とし、その論理レベルの積をとって出力する。また、第１のＯＲ回路２３は、位相比較器３のＵｐ端子から出力される信号および第１のＡＮＤ回路２１から出力される信号を２入力とし、その論理レベルの和をとって出力する。この第１のＯＲ回路２３の出力ノードは、第１のｐＭＯＳトランジスタ１８のゲートに接続されている。
一方、第２のＡＮＤ回路２２は、位相比較器３のＵｐ端子およびＤｏｗｎ端子から出力される信号を２入力とし、その論理レベルの積をとって出力する。また、第２のＯＲ回路２４は、位相比較器３のＤｏｗｎ端子から出力される信号および第２のＡＮＤ回路２２から出力される信号を２入力とし、その論理レベルの和をとって出力する。この第２のＯＲ回路２４の出力ノードは、第２のｐＭＯＳトランジスタ１９のゲートに接続されている。
フィードバック信号の位相が基準信号の位相より遅れ、位相比較器３のＵｐ端子から論理「Ｌ」の信号、Ｄｏｗｎ端子から論理「Ｈ」の信号が出力されると、第１および第２のＡＮＤ回路２１，２２は共に論理「Ｌ」の信号を出力する。また、第１のＯＲ回路２３は論理「Ｌ」の信号、第２のＯＲ回路２４は論理「Ｈ」の信号をそれぞれ出力する。これにより、第２のｐＭＯＳトランジスタ１９はオフとなり、第１のｐＭＯＳトランジスタ１８だけがオンとなる。よって、非ロック状態のときでも、チャージポンプ回路４の中に流れる電流Ｉ２をなくすことができ、消費電流を低減することができるようになる。
また、フィードバック信号の位相が基準信号の位相より進み、位相比較器３のＵｐ端子から論理「Ｈ」の信号、Ｄｏｗｎ端子から論理「Ｌ」の信号が出力されると、第１および第２のＡＮＤ回路２１，２２は共に論理「Ｌ」の信号を出力する。また、第１のＯＲ回路２３は論理「Ｈ」の信号、第２のＯＲ回路２４は論理「Ｌ」の信号をそれぞれ出力する。これにより、第１のｐＭＯＳトランジスタ１８はオフとなり、第２のｐＭＯＳトランジスタ１９だけがオンとなる。よって、非ロック状態のときでも、チャージポンプ回路４の中に流れる電流Ｉ１をなくすことができ、消費電流を低減することができるようになる。
また、フィードバック信号の位相が基準信号の位相と同期し、位相比較器３のＵｐ端子およびＤｏｗｎ端子の双方から論理「Ｈ」の信号が出力されると、第１および第２のＡＮＤ回路２１，２２は共に論理「Ｈ」の信号を出力する。また、第１および第２のＯＲ回路２３，２４も共に論理「Ｈ」の信号を出力する。これにより、第１および第２のｐＭＯＳトランジスタ１８，１９は共にオフとなる。よって、ロック状態のときには、チャージポンプ回路４の中に流れる電流Ｉ１，Ｉ２を共になくすことができ、消費電流を大幅に低減することができる。
また、上記実施形態では、充電用および放電用にそれぞれ第１および第２の定電流回路１４，１５を設ける例について説明したが、本発明はこれに限定されない。例えば、図４に示すように、充電用および放電用に１つの定電流回路を兼用するようにしても良い。この場合、例えば第２の定電流回路１５と第２のｐＭＯＳトランジスタ１９とを不要とし、第２のカレントミラー回路１２を構成するｎＭＯＳトランジスタＴｒ５のドレインを第１のｐＭＯＳトランジスタ１８に接続するようにすることが可能である。
また、上記実施形態では、ロック検出回路がチャージポンプ回路４の内部に備えられる例について説明したが、チャージポンプ回路４の外部に設けても良い。例えば、ロック検出回路を位相比較器３の内部に設けるようにしても良い。
また、上記実施形態では、第１のカレントミラー回路１１を構成するｐＭＯＳトランジスタＴｒ１のゲートに論理「Ｌ」のＵｐ信号が入力されたときにｐＭＯＳトランジスタＴｒ１がオンとなり、第２のカレントミラー回路１２を構成するｎＭＯＳトランジスタＴｒ４のゲートに論理「Ｈ」のＤｏｗｎ信号が入力されたときにｎＭＯＳトランジスタＴｒ４がオンとなる例について説明したが、これとは逆論理の回路によってチャージポンプ回路を構成することも可能であり、その場合にも本発明を適用することが可能である。
その他、上記実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明は、周波数シンセサイザおよびこれに用いるチャージポンプ回路において、チャージポンプ回路の中のトランジスタに流れる電流をなくすことによって消費電流を低減するための技術に有用である。
Claims (4)
- 位相比較器より出力される信号に基づき定電流源を利用して充電動作または放電動作を行うことにより、上記位相比較器にて検出された位相差に比例した信号を出力するチャージポンプ回路を備えた周波数シンセサイザにおいて、
上記チャージポンプ回路は、上記充電動作または放電動作を行うためのカレントミラー回路と、上記カレントミラー回路に接続された定電流源回路とを備えて構成され、
上記位相比較器より出力される信号に基づいて周波数シンセサイザがロック状態か否かを検出するロック検出回路であって、上記位相比較器の２つの出力端子から出力される信号を２入力とし、その論理レベルの積をとって出力するＡＮＤ回路により構成されたロック検出回路と、
上記ロック検出回路によるロック状態の検出結果に応じて、上記定電流回路の接続の有無を切り替えるスイッチング回路とを備えたことを特徴とする周波数シンセサイザ。 - 位相比較器より出力される信号に基づき定電流源を利用して充電動作または放電動作を行うことにより、上記位相比較器にて検出された位相差に比例した信号を出力するチャージポンプ回路を備えた周波数シンセサイザにおいて、
上記チャージポンプ回路は、上記充電動作または放電動作を行うためのカレントミラー回路と、上記カレントミラー回路に接続された定電流源回路とを備えて構成され、
上記位相比較器より出力される信号に基づいて周波数シンセサイザがロック状態か否かを検出するロック検出回路であって、上記位相比較器の２つの出力端子から出力される信号を２入力とし、その論理レベルの積をとって出力する第１のＡＮＤ回路と、上記位相比較器の２つの出力端子から出力される信号を２入力とし、その論理レベルの積をとって出力する第２のＡＮＤ回路と、上記位相比較器の一方の出力端子から出力される信号と上記第１のＡＮＤ回路から出力される信号とを２入力とし、その論理レベルの和をとって出力する第１のＯＲ回路と、上記位相比較器の他方の出力端子から出力される信号と上記第２のＡＮＤ回路から出力される信号とを２入力とし、その論理レベルの和をとって出力する第２のＯＲ回路とにより構成されたロック検出回路と、
上記ロック検出回路によるロック状態の検出結果に応じて、上記定電流回路の接続の有無を切り替えるスイッチング回路とを備えたことを特徴とする周波数シンセサイザ。 - 位相比較器より出力される信号に基づき定電流源を利用して充電動作または放電動作を行うためのカレントミラー回路と、上記カレントミラー回路に接続された定電流源回路とを備えて構成されたチャージポンプ回路であって、
上記位相比較器より出力される信号に基づいて周波数シンセサイザがロック状態か否かを検出するロック検出回路と、
上記ロック検出回路によるロック状態の検出結果に応じて、上記定電流回路の接続の有無を切り替えるスイッチング回路とを備え、
上記ロック検出回路は、上記位相比較器の２つの出力端子から出力される信号を２入力とし、その論理レベルの積をとって出力するＡＮＤ回路により構成されることを特徴とするチャージポンプ回路。 - 位相比較器より出力される信号に基づき定電流源を利用して充電動作または放電動作を行うためのカレントミラー回路と、上記カレントミラー回路に接続された定電流源回路とを備えて構成されたチャージポンプ回路であって、
上記位相比較器より出力される信号に基づいて周波数シンセサイザがロック状態か否かを検出するロック検出回路と、
上記ロック検出回路によるロック状態の検出結果に応じて、上記定電流回路の接続の有無を切り替えるスイッチング回路とを備え、
上記ロック検出回路は、上記位相比較器の２つの出力端子から出力される信号を２入力とし、その論理レベルの積をとって出力する第１のＡＮＤ回路と、
上記位相比較器の２つの出力端子から出力される信号を２入力とし、その論理レベルの積をとって出力する第２のＡＮＤ回路と、
上記位相比較器の一方の出力端子から出力される信号と上記第１のＡＮＤ回路から出力される信号とを２入力とし、その論理レベルの和をとって出力する第１のＯＲ回路と、
上記位相比較器の他方の出力端子から出力される信号と上記第２のＡＮＤ回路から出力される信号とを２入力とし、その論理レベルの和をとって出力する第２のＯＲ回路とにより構成されることを特徴とするチャージポンプ回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005030043 | 2005-02-07 | ||
| JP2005030043 | 2005-02-07 | ||
| PCT/JP2005/018825 WO2006082674A1 (ja) | 2005-02-07 | 2005-10-06 | 周波数シンセサイザおよびこれに用いるチャージポンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2006082674A1 JPWO2006082674A1 (ja) | 2008-06-26 |
| JP4343246B2 true JP4343246B2 (ja) | 2009-10-14 |
Family
ID=36777066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007501505A Expired - Fee Related JP4343246B2 (ja) | 2005-02-07 | 2005-10-06 | 周波数シンセサイザおよびこれに用いるチャージポンプ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7576578B2 (ja) |
| JP (1) | JP4343246B2 (ja) |
| CN (1) | CN101164236A (ja) |
| TW (1) | TW200629734A (ja) |
| WO (1) | WO2006082674A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8513992B1 (en) * | 2010-09-10 | 2013-08-20 | Integrated Device Technology, Inc. | Method and apparatus for implementation of PLL minimum frequency via voltage comparison |
| JP5751101B2 (ja) * | 2011-09-05 | 2015-07-22 | 富士通セミコンダクター株式会社 | Ｐｌｌ回路 |
| DE102013219141A1 (de) * | 2013-09-24 | 2015-03-26 | Robert Bosch Gmbh | Interlock-Schaltkreis zur Absicherung eines elektrischen Bordnetzes |
| US10044357B1 (en) * | 2017-08-03 | 2018-08-07 | Novatek Microelectronics Corp. | Clock recovery device and method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0730416A (ja) * | 1993-07-13 | 1995-01-31 | Mitsubishi Electric Corp | Ｐｌｌ回路 |
| JPH11214989A (ja) * | 1998-01-22 | 1999-08-06 | Mitsubishi Electric Corp | チャージポンプ回路 |
| GB2395384B (en) * | 1999-11-23 | 2004-07-14 | Sony Uk Ltd | Charge pump |
| US6664829B1 (en) * | 2002-09-04 | 2003-12-16 | National Semiconductor Corporation | Charge pump using dynamic charge balance compensation circuit and method of operation |
| US7257756B2 (en) * | 2004-03-31 | 2007-08-14 | Intel Corporation | Digital frequency synthesis clocked circuits |
| KR101030768B1 (ko) * | 2004-08-26 | 2011-04-27 | 삼성전자주식회사 | 소비전력이 적고 고주파 동작이 가능한 광범위 지연동기루프 회로 및 이를 구비하는 광학 구동 시스템 |
-
2005
- 2005-10-06 WO PCT/JP2005/018825 patent/WO2006082674A1/ja not_active Application Discontinuation
- 2005-10-06 CN CNA2005800464560A patent/CN101164236A/zh active Pending
- 2005-10-06 JP JP2007501505A patent/JP4343246B2/ja not_active Expired - Fee Related
- 2005-10-21 TW TW094136932A patent/TW200629734A/zh unknown
-
2007
- 2007-08-06 US US11/834,305 patent/US7576578B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101164236A (zh) | 2008-04-16 |
| US20070280397A1 (en) | 2007-12-06 |
| TW200629734A (en) | 2006-08-16 |
| US7576578B2 (en) | 2009-08-18 |
| JPWO2006082674A1 (ja) | 2008-06-26 |
| WO2006082674A1 (ja) | 2006-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3250540B2 (ja) | Ｐｌｌ回路 | |
| KR940001724B1 (ko) | 위상동기회로 | |
| JP2914310B2 (ja) | チャージポンプ回路及びそれを用いたｐｌｌ回路 | |
| JPH11127076A (ja) | フェイズロックループ回路 | |
| EP2359469B1 (en) | A phase frequency detector | |
| JP4343246B2 (ja) | 周波数シンセサイザおよびこれに用いるチャージポンプ回路 | |
| US6940323B2 (en) | Phase locked loop circuit with an unlock detection circuit and a switch | |
| US20080315926A1 (en) | Frequency Synthesizer | |
| EP1233519A1 (en) | Multiple phase-locked loop circuit | |
| US9490824B1 (en) | Phase-locked loop with frequency bounding circuit | |
| EP1341308B1 (en) | Phase locked loop | |
| US7791420B2 (en) | Phase-locked loop with start-up circuit | |
| JP4105087B2 (ja) | 差動電荷ポンプ及び方法、並びにこれを利用した位相同期ループ及び方法 | |
| JPWO2006129396A1 (ja) | 周波数シンセサイザおよびこれに用いるチャージポンプ回路 | |
| US20030214330A1 (en) | Phase-locked loop circuit | |
| JP2794165B2 (ja) | ロック維持回路を有するｐｌｌ回路 | |
| US20090206893A1 (en) | Charge pump circuit and pll circuit | |
| JP2008118522A (ja) | Ｆｍ受信機 | |
| JP3261988B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH09205355A (ja) | 半導体集積回路 | |
| JP2002124874A (ja) | 半導体装置 | |
| JP2004187199A (ja) | 位相同期回路 | |
| JP2000201070A (ja) | Ｐｌｌロックアップタイム短縮回路 | |
| CN117081586A (zh) | 一种共用输入端的电阻和外部时钟双模式调频振荡器电路 | |
| JPH07326969A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090529 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090708 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4343246 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |