JP3070076B2 - 位相同期発振回路 - Google Patents
位相同期発振回路Info
- Publication number
- JP3070076B2 JP3070076B2 JP2203676A JP20367690A JP3070076B2 JP 3070076 B2 JP3070076 B2 JP 3070076B2 JP 2203676 A JP2203676 A JP 2203676A JP 20367690 A JP20367690 A JP 20367690A JP 3070076 B2 JP3070076 B2 JP 3070076B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- charge pump
- phase
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は位相同期発振回路（PLL回路）に関し、特に
高速でPLL回路をロックさせる必要のある回路に関す
る。
高速でPLL回路をロックさせる必要のある回路に関す
る。
従来、この種のPLL回路は、第２図のように、電圧制
御発振器（VCO）１、分周器２、基準発振器３、位相比
較器４、チャージポンプ５、ローパスフィルタ６でルー
プを構成し、VCO1の分周した出力と基準発振器３の出力
とを位相比較器４で位相比較し、その比較出力をチャー
ジポンプ５およびローパスフィルタ６を通してVCO1に帰
還することで、所要周波数の発振出力を得ている。この
とき、外部からのデータ７によって分周器２の分周比を
変化させることで、VCO1の出力周波数を変化させること
ができる。
御発振器（VCO）１、分周器２、基準発振器３、位相比
較器４、チャージポンプ５、ローパスフィルタ６でルー
プを構成し、VCO1の分周した出力と基準発振器３の出力
とを位相比較器４で位相比較し、その比較出力をチャー
ジポンプ５およびローパスフィルタ６を通してVCO1に帰
還することで、所要周波数の発振出力を得ている。この
とき、外部からのデータ７によって分周器２の分周比を
変化させることで、VCO1の出力周波数を変化させること
ができる。
また、前記チャージポンプ５およびローパスフィルタ
６は一般に第３図のように構成されている。すなわち、
チャージポンプ５は、抵抗R1と２つのトランジスタ11,1
2を電源V1とグランドとの間に直列接続し、各トランジ
スタ11,12のベースB11,B12に位相比較器４の出力がそれ
ぞれ選択的に入力される。また、ローパスフィルタ６は
抵抗R2,R3とコンデンサＣで構成されている。
６は一般に第３図のように構成されている。すなわち、
チャージポンプ５は、抵抗R1と２つのトランジスタ11,1
2を電源V1とグランドとの間に直列接続し、各トランジ
スタ11,12のベースB11,B12に位相比較器４の出力がそれ
ぞれ選択的に入力される。また、ローパスフィルタ６は
抵抗R2,R3とコンデンサＣで構成されている。
チャージポンプ５は、位相比較器４から比較された位
相状態に応じた制御信号がトランジスタ11のベース
B11、またはトランジスタ12のベースB12に入力される。
トランジスタ11がオンすると、電流が抵抗R1,R2,R3を介
してローパスフィルタ６のコンデンサＣに流れ込み充電
される。逆に、トランジスタ12がオンになると、放電が
行われる。充電電圧の最大値はチャージポンプ５の電源
電圧V1にほぼ等しい。したがって、VCO1の制御電圧は最
大V1にまで達し得る。
相状態に応じた制御信号がトランジスタ11のベース
B11、またはトランジスタ12のベースB12に入力される。
トランジスタ11がオンすると、電流が抵抗R1,R2,R3を介
してローパスフィルタ６のコンデンサＣに流れ込み充電
される。逆に、トランジスタ12がオンになると、放電が
行われる。充電電圧の最大値はチャージポンプ５の電源
電圧V1にほぼ等しい。したがって、VCO1の制御電圧は最
大V1にまで達し得る。
上述した従来のPLL回路において、このPLL回路を高速
にロックさせる必要がある場合には、一般にローパスフ
ィルタの特性を変えて、ループの応答を高速化すること
が行われる。しかし、簡易に高速化させる場合や、さら
に高速化させる場合には、チャージポンプの電源電圧を
V1からさらに高めることがしばしば行われる。このよう
にすれば、所望の制御電圧に達するまでの充電時間が少
なくてすむので、ロック時間を高速化することができ
る。
にロックさせる必要がある場合には、一般にローパスフ
ィルタの特性を変えて、ループの応答を高速化すること
が行われる。しかし、簡易に高速化させる場合や、さら
に高速化させる場合には、チャージポンプの電源電圧を
V1からさらに高めることがしばしば行われる。このよう
にすれば、所望の制御電圧に達するまでの充電時間が少
なくてすむので、ロック時間を高速化することができ
る。
この方法は大きな変更をすることなく実現できるので
有用な方法であるが、チャージポンプの電源電圧V1をVC
Oを電源電圧V2以上にすると、ローパスフィルタ６のコ
ンデンサＣが最大充電された場合に、VCO1にはその電源
電圧V2以上の電圧V1が加えられることになり、VCO1が過
電圧で損傷されるおそれがあるという問題がある。
有用な方法であるが、チャージポンプの電源電圧V1をVC
Oを電源電圧V2以上にすると、ローパスフィルタ６のコ
ンデンサＣが最大充電された場合に、VCO1にはその電源
電圧V2以上の電圧V1が加えられることになり、VCO1が過
電圧で損傷されるおそれがあるという問題がある。
本発明の目的は、VCOの損傷を防止した上でロックの
高速化を実現したPLL回路を提供することにある。
高速化を実現したPLL回路を提供することにある。
本発明のPLL回路は、電圧制御発振器、分周器、基準
発振器、位相比較器、チャージポンプ、ローパスフィル
タとを備え、前記チャージポンプの出力を高めて高速ロ
ックを行うようにした位相同期回路において、前記ロー
パスフィルタの出力段に接続されてそのツェナー電圧が
VCOの電源電圧よりも大きくない値に設定されたツェナ
ーダイオードとを備えている。
発振器、位相比較器、チャージポンプ、ローパスフィル
タとを備え、前記チャージポンプの出力を高めて高速ロ
ックを行うようにした位相同期回路において、前記ロー
パスフィルタの出力段に接続されてそのツェナー電圧が
VCOの電源電圧よりも大きくない値に設定されたツェナ
ーダイオードとを備えている。
本発明によれば、チャージポンプの電源電圧を増大し
たときにもツェナーダイオードによってローパスフィル
タの出力電圧が抑制されるため、VCOに過電圧が印加さ
れることはなく、ロックの高速化を図る一方でVCOの損
傷を防止する。
たときにもツェナーダイオードによってローパスフィル
タの出力電圧が抑制されるため、VCOに過電圧が印加さ
れることはなく、ロックの高速化を図る一方でVCOの損
傷を防止する。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。図に
おいて、VCO1、分周器２、基準発振器３、位相比較器
４、チャージポンプ５、ローパスフィルタ６でPLLルー
プを構成している。ここで、前記チャージポンプ５およ
びローパスフィルタ６は第３図に示した回路構成のもの
が使用されている。そして、このローパスフィルタ６の
出力段には、グランドとの間にツェナーダイオード８を
並列に接続しており、このツェナーダイオード８のツェ
ナー電圧はVCO1の電源電圧V2に等しく、あるいはこれよ
りも若干低く設定している。
おいて、VCO1、分周器２、基準発振器３、位相比較器
４、チャージポンプ５、ローパスフィルタ６でPLLルー
プを構成している。ここで、前記チャージポンプ５およ
びローパスフィルタ６は第３図に示した回路構成のもの
が使用されている。そして、このローパスフィルタ６の
出力段には、グランドとの間にツェナーダイオード８を
並列に接続しており、このツェナーダイオード８のツェ
ナー電圧はVCO1の電源電圧V2に等しく、あるいはこれよ
りも若干低く設定している。
この構成によれば、VCO1からの出力は、外部から与え
られたデータ７によって分周器２で分周される。位相比
較器４は分周された信号と基準発振器３からの信号とを
位相比較してチャージポンプ５に制御信号を出力する。
チャージポンプ５は従来と同様に位相比較器４からの出
力に応じて対をなすトランジスタの一方がオンされ、こ
れにより電流の入出力を制御し、この電流に基づいてロ
ーパスフィルタ６の中のコンデンサＣを充電または放電
し、ローパスフィルタ６ではそのコンデンサＣの充電電
圧をVCO1の制御電圧として出力させている。
られたデータ７によって分周器２で分周される。位相比
較器４は分周された信号と基準発振器３からの信号とを
位相比較してチャージポンプ５に制御信号を出力する。
チャージポンプ５は従来と同様に位相比較器４からの出
力に応じて対をなすトランジスタの一方がオンされ、こ
れにより電流の入出力を制御し、この電流に基づいてロ
ーパスフィルタ６の中のコンデンサＣを充電または放電
し、ローパスフィルタ６ではそのコンデンサＣの充電電
圧をVCO1の制御電圧として出力させている。
このとき、ローパスフィルタ６のコンデンサＣに充電
されている電圧は、チャージポンプ５の電源電圧V1にほ
ぼ等しいので、VCO1の制御電圧は最大V1まで上昇しよう
とする。しかしながら、ここではその出力段にツェナー
ダイオード８を接続しており、かつこのツェナー電圧を
VCO1の電源電圧V2よりも大きくない値に設定しているた
め、VCO1の制御電圧は自身の電源電圧V2を越えることは
ない。これにより、、逆バイアスの過電圧によりVCO1が
損傷することを防止することができる。
されている電圧は、チャージポンプ５の電源電圧V1にほ
ぼ等しいので、VCO1の制御電圧は最大V1まで上昇しよう
とする。しかしながら、ここではその出力段にツェナー
ダイオード８を接続しており、かつこのツェナー電圧を
VCO1の電源電圧V2よりも大きくない値に設定しているた
め、VCO1の制御電圧は自身の電源電圧V2を越えることは
ない。これにより、、逆バイアスの過電圧によりVCO1が
損傷することを防止することができる。
したがって、PLLにおけるロック時間を速めるため
に、チャージポンプ５の電源電圧V1を上昇させた場合で
も、VCO1の制御電圧の最大値は変わらないので、安全な
PLL回路が構成できる。
に、チャージポンプ５の電源電圧V1を上昇させた場合で
も、VCO1の制御電圧の最大値は変わらないので、安全な
PLL回路が構成できる。
なお、この実施例ではPLL回路が正の電圧系で動作し
ている場合について説明したが、負の電圧系で動作させ
る場合には、ツェナーダイオードの向きを逆にすればよ
く、この場合にも同様の効果を得ることができる。
ている場合について説明したが、負の電圧系で動作させ
る場合には、ツェナーダイオードの向きを逆にすればよ
く、この場合にも同様の効果を得ることができる。
以上説明したように本発明は、ローパスフィルタの出
力段に、ツェナー電圧がVCOの電源電圧よりも大きくな
い値に設定されたツェナーダイオードを接続しているの
で、チャージポンプの電源電圧を増大してロックの高速
化を図った場合でも、ツェナーダイオードによってロー
パスフィルタの出力電圧が抑制され、VCOに過電圧が印
加されてVCOが損傷されることを防止できる効果があ
る。
力段に、ツェナー電圧がVCOの電源電圧よりも大きくな
い値に設定されたツェナーダイオードを接続しているの
で、チャージポンプの電源電圧を増大してロックの高速
化を図った場合でも、ツェナーダイオードによってロー
パスフィルタの出力電圧が抑制され、VCOに過電圧が印
加されてVCOが損傷されることを防止できる効果があ
る。
第１図は本発明の一実施例のブロック図、第２図は従来
のPLL回路のブロック図、第３図は一般的なチャージポ
ンプとローパスフィルタの回路図である。 １……電圧制御発振器（VCO）、２……分周器、３……
基準発振器、４……位相比較器、５……チャージポン
プ、６……ローパスフィルタ、７……分周用データ、８
……ツェナーダイオード、11,12……トランジスタ、R1
〜R3……抵抗、Ｃ……コンデンサ。
のPLL回路のブロック図、第３図は一般的なチャージポ
ンプとローパスフィルタの回路図である。 １……電圧制御発振器（VCO）、２……分周器、３……
基準発振器、４……位相比較器、５……チャージポン
プ、６……ローパスフィルタ、７……分周用データ、８
……ツェナーダイオード、11,12……トランジスタ、R1
〜R3……抵抗、Ｃ……コンデンサ。
Claims (1)
- 【請求項１】電圧制御発振器と、外部からのデータに基
づいて前記電圧制御発振器の出力を分周する分周器と、
基準発振器と、前記分周器の出力と基準発振器の出力と
を位相比較する位相比較器と、この位相比較器の出力に
応じて電流を入出力するチャージポンプと、このチャー
ジポンプ出力を低減ろ波して前記VCOの制御信号とする
ローパスフィルタを備え、前記チャージポンプの出力を
高めて高速ロックを行うようにした位相同期発振回路に
おいて、前記ローパスフィルタの出力段に接続されてそ
のツェナー電圧がVCOの電源電圧よりも大きくない値に
設定されたツェナーダイオードを備えることを特徴とす
る位相同期発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2203676A JP3070076B2 (ja) | 1990-07-31 | 1990-07-31 | 位相同期発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2203676A JP3070076B2 (ja) | 1990-07-31 | 1990-07-31 | 位相同期発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0488722A JPH0488722A (ja) | 1992-03-23 |
| JP3070076B2 true JP3070076B2 (ja) | 2000-07-24 |
Family
ID=16478002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2203676A Expired - Fee Related JP3070076B2 (ja) | 1990-07-31 | 1990-07-31 | 位相同期発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3070076B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002213483A (ja) | 2001-01-16 | 2002-07-31 | Honda Motor Co Ltd | 継手用ブーツの取付構造 |
-
1990
- 1990-07-31 JP JP2203676A patent/JP3070076B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0488722A (ja) | 1992-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5831483A (en) | PLL frequency synthesizer having circuit for controlling gain of charge pump circuit | |
| EP0777333B1 (en) | Power saving PLL circuit | |
| US4546330A (en) | Phase-locked loop circuit | |
| US7177611B2 (en) | Hybrid control of phase locked loops | |
| US5339050A (en) | Frequency synthesizing phase lock loop with unvarying loop parameters | |
| US6781425B2 (en) | Current-steering charge pump circuit and method of switching | |
| JPH0548450A (ja) | Ｐｌｌシンセサイザ回路 | |
| GB2357381A (en) | Changing output frequency of a phase locked loop | |
| JP3331115B2 (ja) | 周波数位相同期回路 | |
| JPS61182319A (ja) | 電荷ポンプ装置 | |
| US6456165B1 (en) | Phase error control for phase-locked loops | |
| US7352837B2 (en) | Digital phase-locked loop | |
| JP2000315948A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2001053605A (ja) | Ｐｌｌ回路 | |
| JP3070076B2 (ja) | 位相同期発振回路 | |
| US5365202A (en) | PLL frequency synthesizer using plural phase comparisons | |
| US11374580B2 (en) | Charge pump phase locked loop with low controlled oscillator gain | |
| JP2002124876A (ja) | Ｒｃフィルタ内フィルタ・コンデンサ用充放電加速回路 | |
| JPH0993125A (ja) | Ｐｌｌシンセサイザ回路 | |
| JP2000049597A (ja) | Ｐｌｌ回路 | |
| JP3656155B2 (ja) | 複数の位相同期回路を用いた周波数シンセサイザ | |
| JP3270586B2 (ja) | フェーズ・ロックド・ループ回路 | |
| JP2885662B2 (ja) | Ｐｌｌ回路 | |
| JPH02113726A (ja) | Ｐｌｌ回路 | |
| JP2759976B2 (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |