JPH0488722A - 位相同期発振回路 - Google Patents
位相同期発振回路Info
- Publication number
- JPH0488722A JPH0488722A JP2203676A JP20367690A JPH0488722A JP H0488722 A JPH0488722 A JP H0488722A JP 2203676 A JP2203676 A JP 2203676A JP 20367690 A JP20367690 A JP 20367690A JP H0488722 A JPH0488722 A JP H0488722A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- vco
- output
- low
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は位相同期発振回路（ＰＬＬ回路）に関し、特に
高速でＰＬＬ回路をロックさせる必要のある回路に関す
る。
高速でＰＬＬ回路をロックさせる必要のある回路に関す
る。
従来、この種のＰＬＬ回路は、第２図のように、電圧制
御発振器（ＶＣＯ）ｌ、分周器２、基準発振器３、位相
比較器４、チャージポンプ５、ローパスフィルタ６でル
ープを構成し、ＶＣＯ１の分周した出力と基準発振器３
の出力とを位相比較器４で位相比較し、その比較出力を
チャージポンプ５およびローパスフィルタ６を通してＶ
ＣＯＩに帰還することで、所要周波数の発振出力を得て
いる。このとき、外部からのデータフによって分周器２
の分周比を変化させることで、ＶＣＯＩの出力周波数を
変化させることができる。
御発振器（ＶＣＯ）ｌ、分周器２、基準発振器３、位相
比較器４、チャージポンプ５、ローパスフィルタ６でル
ープを構成し、ＶＣＯ１の分周した出力と基準発振器３
の出力とを位相比較器４で位相比較し、その比較出力を
チャージポンプ５およびローパスフィルタ６を通してＶ
ＣＯＩに帰還することで、所要周波数の発振出力を得て
いる。このとき、外部からのデータフによって分周器２
の分周比を変化させることで、ＶＣＯＩの出力周波数を
変化させることができる。
また、前記チャージポンプ５およびローパスフィルタ６
は一般に第３図のように構成されている。
は一般に第３図のように構成されている。
すなわち、チャージポンプ５は、抵抗Ｒ７と２つのトラ
ンジスタ１１．１２を電源■、とグランドとの間に直列
接続し、各トランジスタ１１．１２のベースＢ ＩＩ＋
Ｂ１１に位相比較器４の出力がそれぞれ選択的に入力
される。また、ローパスフィルタ６は抵抗Ｒ，，Ｒ，と
コンデンサＣで構成されている。
ンジスタ１１．１２を電源■、とグランドとの間に直列
接続し、各トランジスタ１１．１２のベースＢ ＩＩ＋
Ｂ１１に位相比較器４の出力がそれぞれ選択的に入力
される。また、ローパスフィルタ６は抵抗Ｒ，，Ｒ，と
コンデンサＣで構成されている。
チャージポンプ５は、位相比較器４から比較された位相
状態に応じた制御信号がトランジスタ１１のベースＢ
ｌ ｌ 、またはトランジスタ１２のベース１３＋ｚに
入力される。トランジスタ１１がオンすると、電流が抵
抗Ｒ＋ 、Ｒｚ 、Ｒ３を介してローパスフィルタ６の
コンデンサＣに流れ込み充電される。逆に、トランジス
タ１２がオンになると、放電が行われる。充電電圧の最
大値はチャージポンプ５の電源電圧■、にほぼ等しい。
状態に応じた制御信号がトランジスタ１１のベースＢ
ｌ ｌ 、またはトランジスタ１２のベース１３＋ｚに
入力される。トランジスタ１１がオンすると、電流が抵
抗Ｒ＋ 、Ｒｚ 、Ｒ３を介してローパスフィルタ６の
コンデンサＣに流れ込み充電される。逆に、トランジス
タ１２がオンになると、放電が行われる。充電電圧の最
大値はチャージポンプ５の電源電圧■、にほぼ等しい。
したがって、ＶＣＯＬの制御電圧は最大■、にまで達し
得る。
得る。
（発明が解決しようとする課題〕
上述した従来のＰＬＬ回路において、このＰＬＬ回路を
高速にロックさせる必要がある場合には、−ＩＩＩｃに
ローパスフィルタの特性を変えて、ループの応答を高速
化することが行われる。しかし、簡易に高速化させる場
合や、さらに高速化させる場合には、チャージポンプの
電源電圧を■、からさらに高めることがしばしば行われ
る。このようにすれば、所望の制御電圧に達するまでの
充電時間が少なくてすむので、ロック時間を高速化する
ことができる。
高速にロックさせる必要がある場合には、−ＩＩＩｃに
ローパスフィルタの特性を変えて、ループの応答を高速
化することが行われる。しかし、簡易に高速化させる場
合や、さらに高速化させる場合には、チャージポンプの
電源電圧を■、からさらに高めることがしばしば行われ
る。このようにすれば、所望の制御電圧に達するまでの
充電時間が少なくてすむので、ロック時間を高速化する
ことができる。
この方法は大きな変更をすることなく実現できるので有
用な方法であるが、チャージポンプの電源電圧Ｖ１をｖ
ＣＯの電源電圧■２以上にすると、ローパスフィルタ６
のコンデンサＣが最大充電すれた場合に、ＶＣＯＬには
その電源電圧■２以上の電圧■、が加えられることにな
り、ＶＣＯＩが過電圧で損傷されるおそれがあるという
問題がある。
用な方法であるが、チャージポンプの電源電圧Ｖ１をｖ
ＣＯの電源電圧■２以上にすると、ローパスフィルタ６
のコンデンサＣが最大充電すれた場合に、ＶＣＯＬには
その電源電圧■２以上の電圧■、が加えられることにな
り、ＶＣＯＩが過電圧で損傷されるおそれがあるという
問題がある。
本発明の目的は、ｖＣＯの損傷を防止した上でロックの
高速化を実現したＰＬＬ回路を提供することにある。
高速化を実現したＰＬＬ回路を提供することにある。
〔課題を解決するための手段］
本発明のＰＬＬ回路は、電圧制御発振器、分周器、基準
発振器、位相比較器、チャージポンプ、ローパスフィル
タとを備えるとともに、ローパスフィルタの出力段に接
続されてそのツェナー電圧がｖＣＯの電源電圧よりも大
きくない値に設定されたツェナーダイオードとを備えて
いる。
発振器、位相比較器、チャージポンプ、ローパスフィル
タとを備えるとともに、ローパスフィルタの出力段に接
続されてそのツェナー電圧がｖＣＯの電源電圧よりも大
きくない値に設定されたツェナーダイオードとを備えて
いる。
（作用〕
本発明によれば、チャージポンプの電源電圧を増大した
ときにもツェナーダイオードによってローパスフィルタ
の出力電圧が抑制されるため、ｖＣＯに過電圧が印加さ
れることはなく、ロックの高速化を図る一方でｖＣＯの
損傷を防止する。
ときにもツェナーダイオードによってローパスフィルタ
の出力電圧が抑制されるため、ｖＣＯに過電圧が印加さ
れることはなく、ロックの高速化を図る一方でｖＣＯの
損傷を防止する。
［実施例］
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
図において、ＶＣＯＩ、分周器２、基準発振器３、位相
比較器４、チャージポンプ５、ローパスフィルタ６でＰ
ＬＬループを構成している。ここで、前記チャージポン
プ５およびローパスフィルタ６は第３図に示した回路構
成のものが使用されている。そして、このローパスフィ
ルタ６の出力段には、グランドとの間にツェナーダイオ
ード８を並列に接続しており、このツェナーダイオード
８のツェナー電圧はＶＣＯＩの電源電圧■２に等しく、
あるいはこれよりも若干低く設定している。
比較器４、チャージポンプ５、ローパスフィルタ６でＰ
ＬＬループを構成している。ここで、前記チャージポン
プ５およびローパスフィルタ６は第３図に示した回路構
成のものが使用されている。そして、このローパスフィ
ルタ６の出力段には、グランドとの間にツェナーダイオ
ード８を並列に接続しており、このツェナーダイオード
８のツェナー電圧はＶＣＯＩの電源電圧■２に等しく、
あるいはこれよりも若干低く設定している。
この構成によれば、ｖＣＯ１からの出力は、外部から与
えられたデータ７によって分周器２で分周される。位相
比較器４は分周された信号と基準発振器３からの信号と
を位相比較してチャージポンプ５に制御信号を出力する
。チャージポンプ５は従来と同様に位相比較器４からの
出力に応じて対をなすトランジスタの一方がオンされ、
これにより電流の入出力を制御し、この電流に基づいて
ローパスフィルタ６の中のコンデンサＣを充電または放
電し、ローパスフィルタ６ではそのコンデンサＣの充電
電圧をＶＣＯＩの制御電圧として出力させている。
えられたデータ７によって分周器２で分周される。位相
比較器４は分周された信号と基準発振器３からの信号と
を位相比較してチャージポンプ５に制御信号を出力する
。チャージポンプ５は従来と同様に位相比較器４からの
出力に応じて対をなすトランジスタの一方がオンされ、
これにより電流の入出力を制御し、この電流に基づいて
ローパスフィルタ６の中のコンデンサＣを充電または放
電し、ローパスフィルタ６ではそのコンデンサＣの充電
電圧をＶＣＯＩの制御電圧として出力させている。
このとき、ローパスフィルタ６のコンデンサＣに充電さ
れている電圧は、チャージポンプ５の電源電圧■１°に
ほぼ等しいので、ＶＣＯＩＯ制？ｌ電圧は最大■、まで
上昇しようとする。しかしながら、ここではその出力段
にツェナーダイオード８を接続しており、かつこのツェ
ナー電圧をｖＣＯ１の電源電圧■２よりも大きくない値
に設定しているため、ＶＣＯＩの制御電圧は自身の電源
電圧■２を越えることはない。これにより１、逆バイア
スの過電圧によりＶＣＯＩが損傷することを防止するこ
とができる。
れている電圧は、チャージポンプ５の電源電圧■１°に
ほぼ等しいので、ＶＣＯＩＯ制？ｌ電圧は最大■、まで
上昇しようとする。しかしながら、ここではその出力段
にツェナーダイオード８を接続しており、かつこのツェ
ナー電圧をｖＣＯ１の電源電圧■２よりも大きくない値
に設定しているため、ＶＣＯＩの制御電圧は自身の電源
電圧■２を越えることはない。これにより１、逆バイア
スの過電圧によりＶＣＯＩが損傷することを防止するこ
とができる。
したがって、ＰＬＬにおけるロック時間を速めるために
、チャージポンプ５の電源電圧■１を上昇させた場合で
も、ＶＣＯＩの制御電圧の最大値は変わらないので、安
全なＰＬＬ回路が構成できる。
、チャージポンプ５の電源電圧■１を上昇させた場合で
も、ＶＣＯＩの制御電圧の最大値は変わらないので、安
全なＰＬＬ回路が構成できる。
なお、この実施例ではＰＬＬ回路が正の電圧系で動作し
ている場合について説明したが、負の電圧系で動作させ
る場合には、ツェナーダイオードの向きを逆にすればよ
（、この場合にも同様の効果を得ることができる。
ている場合について説明したが、負の電圧系で動作させ
る場合には、ツェナーダイオードの向きを逆にすればよ
（、この場合にも同様の効果を得ることができる。
以上説明したように本発明は、ローパスフィルタの出力
段に、ツェナー電圧がＶＣＯの電源電圧よりも大きくな
い値に設定されたツェナーダイオードを接続しているの
で、チャージポンプの電源電圧を増大してロックの高速
化を図った場合でも、ツェナーダイオードによってロー
パスフィルタの出力電圧が抑制され、ｖＣＯに過電圧が
印加されてｖＣＯが損傷されることを防止できる効果が
ある。
段に、ツェナー電圧がＶＣＯの電源電圧よりも大きくな
い値に設定されたツェナーダイオードを接続しているの
で、チャージポンプの電源電圧を増大してロックの高速
化を図った場合でも、ツェナーダイオードによってロー
パスフィルタの出力電圧が抑制され、ｖＣＯに過電圧が
印加されてｖＣＯが損傷されることを防止できる効果が
ある。
第１図は本発明の一実施例のブロック図、第２図は従来
のＰＬＬ回路のブロック図、第３図は一般的なチャージ
ポンプとローパスフィルタの回路図である。 ■・・・電圧制御発振器（ＶＣＯ）、２・・・分周器、
３・・・基準発振器、４・・・位相比較器、５・・・チ
ャージポンプ、６・・・ローパスフィルタ、７・・・分
周用データ、８・・・ツェナーダイオード、１１．１２
・・・トランジスタ、Ｒ３−Ｒ５・・・抵抗、Ｃ・・・
コンデンサ。
のＰＬＬ回路のブロック図、第３図は一般的なチャージ
ポンプとローパスフィルタの回路図である。 ■・・・電圧制御発振器（ＶＣＯ）、２・・・分周器、
３・・・基準発振器、４・・・位相比較器、５・・・チ
ャージポンプ、６・・・ローパスフィルタ、７・・・分
周用データ、８・・・ツェナーダイオード、１１．１２
・・・トランジスタ、Ｒ３−Ｒ５・・・抵抗、Ｃ・・・
コンデンサ。
Claims (1)
- １、電圧制御発振器と、外部からのデータに基づいて前
記電圧制御発振器の出力を分周する分周器と、基準発振
器と、前記分周器の出力と基準発振器の出力とを位相比
較する位相比較器と、この位相比較器の出力に応じて電
流を入出力するチャージポンプと、このチャージポンプ
出力を低域ろ波して前記ＶＣＯの制御信号とするローパ
スフィルタと、このローパスフィルタの出力段に接続さ
れてそのツェナー電圧がＶＣＯの電源電圧よりも大きく
ない値に設定されたツェナーダイオードとを備えること
を特徴とする位相同期発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2203676A JP3070076B2 (ja) | 1990-07-31 | 1990-07-31 | 位相同期発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2203676A JP3070076B2 (ja) | 1990-07-31 | 1990-07-31 | 位相同期発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0488722A true JPH0488722A (ja) | 1992-03-23 |
| JP3070076B2 JP3070076B2 (ja) | 2000-07-24 |
Family
ID=16478002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2203676A Expired - Fee Related JP3070076B2 (ja) | 1990-07-31 | 1990-07-31 | 位相同期発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3070076B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1223360A1 (en) | 2001-01-16 | 2002-07-17 | Honda Giken Kogyo Kabushiki Kaisha | Attachment structure for a constant velocity joint boot |
-
1990
- 1990-07-31 JP JP2203676A patent/JP3070076B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1223360A1 (en) | 2001-01-16 | 2002-07-17 | Honda Giken Kogyo Kabushiki Kaisha | Attachment structure for a constant velocity joint boot |
| US6676527B2 (en) | 2001-01-16 | 2004-01-13 | Honda Giken Kogyo Kabushiki Kaisha | Attachment structure for joint boot |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3070076B2 (ja) | 2000-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0777333B1 (en) | Power saving PLL circuit | |
| US5831483A (en) | PLL frequency synthesizer having circuit for controlling gain of charge pump circuit | |
| US4546330A (en) | Phase-locked loop circuit | |
| US20060009184A1 (en) | Hybrid control of phase locked loops | |
| US4952889A (en) | Loop filter modulated synthesizer | |
| JPH0548450A (ja) | Ｐｌｌシンセサイザ回路 | |
| US7459964B2 (en) | Switched capacitor filter and feedback system | |
| US6466069B1 (en) | Fast settling charge pump | |
| US4649353A (en) | Frequency synthesizer modulation response linearization | |
| US6456165B1 (en) | Phase error control for phase-locked loops | |
| JP2000315948A (ja) | Ｐｌｌ周波数シンセサイザ | |
| KR100319422B1 (ko) | 위상동기루프회로 | |
| US6700446B2 (en) | Phase-locked loop frequency synthesizer including controllable synchronous frequency dividers controlled by a common frequency dividing control signal | |
| US5365202A (en) | PLL frequency synthesizer using plural phase comparisons | |
| KR920013933A (ko) | Pll 합성회로 | |
| JPH0488722A (ja) | 位相同期発振回路 | |
| US5045818A (en) | PLL frequency modulator having bias voltage applied to filter capacitor | |
| JP3196409B2 (ja) | Ｐｌｌ回路 | |
| US20070241825A1 (en) | Phase Locked Loop Circuit | |
| KR100222673B1 (ko) | 위상고정루프회로 | |
| US6310927B1 (en) | First order tuning circuit for a phase-locked loop | |
| CN116707525A (zh) | 一种锁相环和锁相环的控制方法 | |
| JP3008938B1 (ja) | Ｐｌｌ回路 | |
| JPH08321774A (ja) | 位相同期式周波数シンセサイザ | |
| JPH09261046A (ja) | Ｐｌｌ周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |