JP3596172B2 - Ｐｌｌ周波数シンセサイザ - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、携帯電話等の無線機器における周波数チャンネル切換えを行うためのＰＬＬ（フェーズ・ロックド・ループ）周波数シンセサイザに関する。
このようなＰＬＬ周波数シンセサイザにおいては、携帯電話等に内蔵するものであるため、小型化及びノイズの抑制を実現することが求められている。
【０００２】
【従来の技術】
図５は、従来のＰＬＬ周波数シンセサイザを示す図であり、図５（ａ）はＰＬＬ周波数シンセサイザの基本構成図、図５（ｂ）は２チャンネルを有するＰＬＬ周波数シンセサイザの従来例を示す図である。
ＰＬＬ周波数シンセサイザは、図５（ａ）に示すように、基準周波数ｆｒと比較周波数ｆｐとを入力し、これらの位相を比較する位相比較器３２と、位相差に比例した電流を流すチャージポンプ回路３３と、チャージポンプ回路３３からの信号をＤＣレベルにするローパスフィルタ３４と、電圧に応じて出力周波数を変化させるための電圧制御発振器３５からなることを基本構成としている。
【０００３】
以上のような構成において、電圧制御発振器３５からの信号を比較周波数ｆｐとして位相比較器３２にフィードバックさせる動作を繰り返し行うことにより、基準周波数ｆｒと比較周波数ｆｐを同じ周波数、同じ位相に合わせていく。
携帯電話等においては、受信用、送信用として異なる帯域の周波数を用いる２つのＰＬＬ周波数シンセサイザが必要となるが、これを別個に用意すると大型化を招くことになる。
【０００４】
そこで、小型化を実現するために１つの半導体パッケージに納めることができるような、同一の基準信号ＯＳＣ を入力する２チャンネルのＰＬＬ周波数シンセサイザが用いられるようになってきている。
図５（ｂ）は、上記２チャンネルを有するＰＬＬ周波数シンセサイザであり、同一の基準信号ＯＳＣ を高周波用のリファレンスカウンタ４１と低周波用のリファレンスカウンタ５１とにそれぞれ入力しており、各リファレンスカウンタ４１，５１の後段には、図５（ａ）と同様な位相比較器４２，５２、チャージポンプ回路４３，５３、ローパスフィルタ４４，５４、電圧制御発振器４５，５５が接続されている。
【０００５】
このようなＰＬＬ周波数シンセサイザは、高周波側では、リファレンスカウンタ４１を介して、図５（ａ）にて説明したように基準周波数ｆｒＲＦと比較周波数ｆｐＲＦとを同周波数、同位相に合わせていく。
そして、同周波数、同位相になった時点で電圧制御発振器４５からの出力周波数ｆＲＦ を固定する。
【０００６】
また、低周波側では、リファレンスカウンタ５１を介して、図５（ａ）にて説明したように基準周波数ｆｒＲＦと比較周波数ｆｐＲＦとを同周波数、同位相に合わせていく。
そして、同周波数、同位相になった時点で電圧制御発振器５５からの出力周波数ｆＩＦ を固定する。
【０００７】
以上のように、図５（ｂ）におけるＰＬＬ周波数シンセサイザは、高周波用及び低周波用それぞれで出力周波数ｆＲＦ，ｆＩＦ を発生させることができるため、送受信が可能な小型のシンセサイザとなる。
【０００８】
【発明が解決しようとする課題】
上記従来のＰＬＬ周波数シンセサイザでは、２チャンネル、即ち２つのＰＬＬ回路に対して、１つの基準信号ＯＳＣ を入力するようになっているため、両ループが干渉することによるリファレンスリークが発生する。
このリファレンスリークは、携帯電話等においてノイズとして現れることになり、通話に支障をきたすこととなる。
【０００９】
以下に、本発明者らが見出したリファレンスリークの発生要因について説明する。
図６は、図５（ｂ）に示す従来のＰＬＬ周波数シンセサイザにおける各信号のタイミングチャートであり、基準信号ＯＳＣ と、基準信号ＯＳＣ に対してリファレンスカウンタ４１，５１を介した高周波及び低周波の基準周波数ｆｒＲＦ，ｆｒＩＦ との関係を示すものである。但し、各信号は同時間帯を省略して示している。
【００１０】
基準信号ＯＳＣ は、例えば数十ＭＨｚであり、この信号をリファレンスカウンタ４１では例えば数百ＫＨｚに分周し、リファレンスカウンタ５１では例えば数十ＫＨｚに分周する。
リファレンスカウンタ４１，５１は、同一のものを使用しており、基準信号ＯＳＣ の立ち上がりをカウントして分周していることから、図６に示すように、高周波信号ｆｒＲＦと低周波信号ｆｒＩＦとで出力が一致するタイミングが発生する。
【００１１】
このように、高周波信号ｆｒＲＦと低周波信号ｆｒＩＦとで位相が一致すると、その時に位相比較器４２，５２以下各構成部が同時に動作することになる。
上記の如く高周波信号ｆｒＲＦと低周波信号ｆｒＩＦとの出力が一致することによるチャージポンプ回路４３，５３の同時動作がリファレンスリークの増大を招くものと考えられる。
【００１２】
本発明は、上記課題を解決して、２チャンネルを有するＰＬＬ周波数シンセサイザにおいて、リファレンスリークの発生を低減することにより、ノイズを抑えることを目的としている。
【００１３】
【課題を解決するための手段】
上記課題を解決するための本発明は、基準信号ＯＳＣ を所定帯域の第一の基準周波数ｆｒＲＦに分周するリファレンスカウンタ１と、前記基準信号ＯＳＣ を反転させるインバータ１６と、該インバータ１６によって反転した信号ＯＳＣ バーを前記リファレンスカウンタ１による第一の基準周波数ｆｒＲＦとは異なる帯域の第二の基準周波数ｆｒＩＦに分周するリファレンスカウンタ１１と、前記第一の基準周波数ｆｒＲＦと第一の比較周波数ｆｐＲＦとの位相を比較して位相差信号を出力する第一の位相比較器２と、該位相比較器２の出力信号を前記第一の基準周波数ｆｒＲＦに近づけるべく調整して、この調整された信号を前記位相比較器２に入力する比較周波数ｆｐＲＦとしてフィードバックするチャージポンプ回路３、ローパスフィルタ４及び電圧制御発振器５と、前記第二の基準周波数ｆｒＩＦと第二の比較周波数ｆｐＩＦとの位相を比較して位相差信号を出力する第二の位相比較器１２と、該位相比較器１２の出力信号を前記第二の基準周波数ｆｒＩＦに近づけるべく調整して、この調整された信号を前記位相比較器１２に入力する比較周波数ｆｐＩＦとしてフィードバックするチャージポンプ回路１３、ローパスフィルタ１４及び電圧制御発振器１５とを備えることを特徴としている。
【００１４】
上記本発明のＰＬＬ周波数シンセサイザによれば、異なる周波数域で動作する２チャンネルのＰＬＬ回路において、一方に入力される基準信号をインバータ１６によって反転させており、立ち上がりをカウントする同一のリファレンスカウンタを使用していることから、両者の基準周波数ｆｒＲＦ，ＦＲＩＦ が一致することがない。
【００１５】
この結果、両者のチャージポンプ回路３，１３が同時に動作することを防ぐことができるため、リファレンスリークを低減することが可能となった。
【００１６】
【実施の形態】
以下、本発明の実施例を図面を参照しながら詳細に説明する。
図１は、本発明のＰＬＬ周波数シンセサイザの原理図、図２は図１のＰＬＬ周波数シンセサイザにおける各信号のタイミングチャートを示すものである。
図１に示すように、本発明のＰＬＬ周波数シンセサイザは、送信と受信を行うための異なる周波数域の２つのＰＬＬ回路を有しており、高周波側は、基準信号ＯＳＣ を所定の周波数ｆｒＲＦに分周するリファレンスカウンタ１と、リファレンスカンウタ１による基準周波数ｆｒＲＦと比較周波数ｆｐＲＦとの位相を比較する位相比較器２、位相差に比例した電流を流すチャージポンプ回路３、チャージポンプ回路３からの信号をＤＣレベルにするためのローパスフィルタ４、及び電圧に応じて出力周波数を変化させ、これを比較周波数ｆｐＲＦとして位相比較器２にフィードバックする電圧制御発振器５によって構成されている。
【００１７】
また、低周波側は、基準信号ＯＳＣ を反転させるためのインバータ１６、このインバータ１６によって反転された信号ＯＳＣ バーを所定の周波数ｆｒＩＦに分周するリファレンスカウンタ１１と、リファレンスカンウタ１１による基準周波数ｆｒＩＦと比較周波数ｆｐＩＦとの位相を比較する位相比較器１２、位相差に比例した電流を流すチャージポンプ回路１３、チャージポンプ回路１３からの信号をＤＣレベルにするためのローパスフィルタ１４、及び電圧に応じて出力周波数を変化させ、これを比較周波数ｆｐＩＦとして位相比較器１２にフィードバックする電圧制御発振器１５によって構成されている。
【００１８】
以上のような構成において、高周波側のリファレンスカウンタ１は、基準信号ＯＳＣ を例えば数百ＫＨｚに分周を行うものであり、この数百ＫＨｚの基準周波数ｆｒＲＦとフィードバックされる比較周波数ｆｐＲＦとを位相比較器２に入力して、両者の位相比較を行う。
位相比較器２の出力信号は、チャージポンプ回路３、ローパスフィルタ４、及び電圧制御発振器５を介すことによって比較周波数ｆｐＲＦとなり、位相比較器２にフィードバックされる。
【００１９】
この処理を繰り返し行うことにより、基準周波数ｆｒＲＦと比較周波数ｆｐＲＦとの周波数及び位相を一致させ、一致した時点で出力周波数ｆＲＦ を固定する。
尚、一致した後も上記ＰＬＬ回路の繰り返し処理は続けられている。
また、低周波側では、基準信号ＯＳＣ を一旦インバータ１６によって反転させ、この信号ＯＳＣ バーをリファレンスカウンタ１１に入力し、例えば数十ＫＨｚに分周している。
【００２０】
その後の位相比較器１２、チャージポンプ回路１３、ローパスフィルタ１４、電圧制御発振器１５の動作は、高周波側と同様であるため、説明は省略する。
ここで、基準信号ＯＳＣ に対する基準周波数ｆｒＲＦ、ｆｒＩＦのタイミングについて図２を参照しながら説明する。
基準信号ＯＳＣ は、例えば数十ＭＨｚであり、この信号をリファレンスカウンタ１では、前述したように数百ＫＨｚに分周し、リファレンスカウンタ１１では数十ＫＨｚに分周する。
【００２１】
リファレンスカウンタ１には、基準信号ＯＳＣ が入力されるため、立ち上がりをカウントするリファレンスカウンタ１は、図２に示すように基準信号ＯＳＣ の立ち上がり部分で一定のタイミング毎に基準周波数ｆｒＲＦを出力する。
また、低周波側のリファレンスカウンタ１１は、基準信号ＯＳＣ が反転された信号ＯＳＣ バーを入力し、この立ち上がりをカウントして分周を行うため、リファレンスカウンタ１１が出力する基準周波数ｆｒＩＦは、図２に示すように、基準信号ＯＳＣ に対して少なくとも半周期ずれたタイミングとなる。
【００２２】
従って、高周波側の基準周波数ｆｒＲＦと低周波側の基準周波数ｆｒＩＦとの出力のタイミングは、最も近づく場合でも基準信号ＯＳＣ の半周期分はずれることにになるため、両者の位相比較器２，１２及びチャージポンプ回路３，１３、ローパスフィルタ４，１４、電圧制御発振器５，１５は、同時に動作することはない。
以上のように、本発明によればリファレンスリークの要因となるチャージポンプ回路の同時動作が起こることがないため、リファレンスリークを抑制することが可能となった。
【００２３】
次に本発明の第一実施例を図３を参照しながら説明する。
図３は、本発明のＰＬＬ周波数シンセサイザの第一実施例を示すもので、図１と同一部分には同一符号を付してある。
本実施例では、基準信号ＯＳＣ が入力されるリファレンスカウンタ１の前段にバッファ用のインバータ９，１０を備えると共に、基準信号ＯＳＣ を反転させるためのインバータ１６の前段にも同様にバッファ用のインバータ１９，２０を備えている。
【００２４】
また、電圧制御発振器５，１５の出力信号は、それぞれプリスケーラ７，１７とプログラムカウンタ８，１８を介して位相比較器２，１２にフィードバックされる構成としている。
上記構成以外は、図１と同様であるため、特に記述しない。
通常、電圧制御発振器と位相比較器との間には、消費電力が小さいＭＯＳトランジスタで構成され、分周比を任意に設定できるプログラムカウンタを設置するが、使用する周波数が高くなるとプログラムカウンタで直接分周することが困難になる。
【００２５】
そのため、本実施例では高い周波数にも対応できるように、プログラムカウンタ７，１７に加え、高速動作可能なバイポーラトランジスタで構成するプリスケーラ７，１７を設置している。
リファレンスカウンタ１，１１から電圧制御発振器５，１５までの動作は、図１における動作と同様であるため省略するが、電圧制御発振器５，１５より出力される信号は、まずプリスケーラ７，１７によって所定のレベルまで高速に分周し、更にプログラムカウンタ８，１８にて位相比較器２，１２に入力するための任意の周波数となるように調整する。
【００２６】
以上のような動作を繰り返し行うことによって、高周波側と低周波側でそれぞれ必要な出力周波数ｆＲＦ，ｆＩＦ を得る。
本実施例においても、図２で説明したのと同様に、高周波側のリファレンスカウンタ１と低周波側のリファレンスカウンタ１１とに入力される信号は、半周期分ずれており、リファレンスカウンタ１，１１で分周される周波数も、その出力が最も近づく場合で基準信号ＯＳＣ の半周期分はずれることになるため、チャージポンプ回路３，１３が同時に動作することがない。
【００２７】
従って、リファレンスリークの発生を抑えることが可能となる。
次に本発明の第二実施例を図４を参照しながら説明する。
図４は、本発明のＰＬＬ周波数シンセサイザの第二実施例を示すもので、図１及び図３と同一部分には同一符号を付してある。
本実施例では、高周波側においては第一実施例同様、基準信号ＯＳＣ が入力されるリファレンスカウンタ１の前段にバッファ用のインバータ９，１０が備えられており、低周波側のリファレンスカウンタ１１の前段には、基準信号ＯＳＣ 反転用のインバータ１６とバッファ用のインバータ２０、及び基準信号ＯＳＣ と共に、パワーセーブ信号ＰＳが入力されるＮＡＮＤ回路２１を有している。
【００２８】
携帯電話等では、長時間の携帯を可能にするために、バッテリー寿命を長くしなければならないが、このためには携帯電話の消費電力を低く抑えることが必要になってくる。
そこで、通話時以外、即ち待機時においては受信に必要な部分のみを動作させることで不要な消費電流を省くことが行われるが、この状態を作るためにパワーセーブ信号を入力している。
【００２９】
本実施例は、このパワーセーブ信号ＰＳの入力を行う場合の構成を示すものであり、低周波側のＮＡＮＤ回路２１に基準信号ＯＳＣ とパワーセーブ信号ＰＳとを入力して、所定条件の時にパワーセーブ状態にするものである。
この場合、リファレンスカウンタ１１に入力される信号の論理を、２段のバッファ用インバータ９，１０を有する高周波側のリファレンスカウンタ１に入力される信号に対して反転させるためには、図４に示すように、ＮＡＮＤ回路２１と１段のバッファ用インバータ１６及び反転用インバータ１６が必要となる。
【００３０】
その他の構成、動作は第一実施例と同様であるため、説明は省略する。
本実施例では、パワーセーブ信号ＰＳを低周波側のみに入力しているが、これは高周波側でもよく、更に消費電流を抑えるために高周波側、低周波側両方にパワーセーブ信号を入力する構成とすることも考えられる。
この場合、やはりＮＡＮＤ回路に基準信号ＯＳＣ とパワーセーブ信号とを入力する構成にする。
【００３１】
以上説明した第一，第二実施例では、リファレンスカウンタ１，１１に入力される信号を高周波側と低周波側で異なるようにインバータ１６を前段に設けたが、リファレンスカウンタ１１の内部或いはリファレンスカウンタ１１の後段に設けることによっても、高周波側と低周波側とで位相比較器以降、チャージポンプ回路等の動作が一致することを防止することができる。
【００３２】
この場合、リファレンスカウンタ１１での分周処理の途中、或いは分周終了後に、その信号を反転することにるため、上記基準信号ＯＳＣ を反転させる実施例に比べて、位相比較器２，１２に入力される基準周波数ｆｒＲＦ、ｆｒＩＦのタイミングをより大きくずらすことが可能となる。
従って、リファレンスリークの発生は更に低く抑えることができる。
【００３３】
また、第一，第二実施例では、インバータ１６によってリファレンスカウンタ１、１１に入力される信号を半周期分だけずらしているが、特にインバータを設けることなくリファレンスカウンタの種類を変更することによっても、同様な作用を得ることができる。
即ち、一方のリファレンスカウンタ１としては、通常の立ち上がりカウントを行うものを使用し、他方のリファレンスカウンタ１１として立ち下がりカウントを行うものを使用することによって、同じ基準信号ＯＳＣ で、図２に示すのと同様なタイミングの異なる基準周波数ｆｒＲＦ，ｆｒＩＦを得ることができる。
【００３４】
【発明の効果】
本発明のＰＬＬ周波数シンセサイザによれば、異なる周波数域で動作する２チャンネルのＰＬＬ回路を有する小型の構成でありながら、リファレンスカウンタに入力される基準信号のタイミングをずらしていることから、チャージポンプ回路の動作タイミングが一致することがない。
【００３５】
従って、リファレンスリークを低減することができ、通話の支障となるノイズを抑えることが可能となった。
【図面の簡単な説明】
【図１】本発明のＰＬＬ周波数シンセサイザ原理図である。
【図２】本発明のＰＬＬ周波数シンセサイザにおける各信号のタイミングチャートである。
【図３】本発明の第一実施例を説明するための図である。
【図４】本発明の第二実施例を説明するための図である。
【図５】従来のＰＬＬ周波数シンセサイザを説明するための図である。
【図６】従来のＰＬＬ周波数シンセサイザにおける各信号のタイミングチャートである。

Claims (2)

1. 同一の基準信号(OSC) から異なる帯域の出力周波数を得る複数のＰＬＬ回路を有するＰＬＬ周波数シンセサイザにおいて、
   前記基準信号（OSC)を所定帯域の第一の基準周波数（frRF）に分周するリファレンスカウンタ（１）と、
   前記基準信号（OSC)を反転させるインバータ（１６）と、
   該インバータ（１６）によって反転した信号(OSCバー) を前記リファレンスカウンタ（１）による第一の基準周波数（frRF）とは異なる帯域の第二の基準周波数（frIF）に分周するリファレンスカウンタ（１１）と、
   前記第一の基準周波数（frRF）と第一の比較周波数（fpRF）との位相を比較して位相差信号を出力する第一の位相比較器（２）と、
   該位相比較器（２）の出力信号を前記第一の基準周波数（frRF）に近づけるべく調整して、この調整された信号を前記位相比較器（２）に入力する比較周波数（fpRF）としてフィードバックするチャージポンプ回路（３）、ローパスフィルタ（４）及び電圧制御発振器（５）と、
   前記第二の基準周波数（frIF）と第二の比較周波数（fpIF）との位相を比較して位相差信号を出力する第二の位相比較器（１２）と、
   該位相比較器（１２）の出力信号を前記第二の基準周波数（frIF）に近づけるべく調整して、この調整された信号を前記位相比較器（１２）に入力する比較周波数（fpIF）としてフィードバックするチャージポンプ回路（１３）、ローパスフィルタ（１４）及び電圧制御発振器（１５）とを備え、
   前記一対のリファレンスカウンタ（１，１１）の少なくとも一方に、基準信号(OSC) とパワーセーブ信号(PS)とを入力するＮＡＮＤ回路（２１）の出力信号を入力することを特徴とするＰＬＬ周波数シンセサイザ。
2. 前記インバータは、前記リファレンスカウンタ（１１）の内部、或いは該リファレンスカウンタ（１１）と前記位相比較器（１２）との間に設置して、分周途中の信号、或いは分周後の信号を反転させることを特徴とする請求項１記載のＰＬＬ周波数シンセサイザ。

Images