JPH02246423A - 位相同期式周波数シンセサイザ - Google Patents
位相同期式周波数シンセサイザInfo
- Publication number
- JPH02246423A JPH02246423A JP1066011A JP6601189A JPH02246423A JP H02246423 A JPH02246423 A JP H02246423A JP 1066011 A JP1066011 A JP 1066011A JP 6601189 A JP6601189 A JP 6601189A JP H02246423 A JPH02246423 A JP H02246423A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- frequency division
- circuit
- channel
- variable frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims abstract description 6
- 108091006146 Channels Proteins 0.000 claims description 30
- 238000010586 diagram Methods 0.000 description 7
- 238000010295 mobile communication Methods 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
チャネル切り換えに応じてそのチャネル周波数に位相同
期させて周波数を切り換える位相同期式周波数シンセサ
イザに関し、 迅速なチャネル周波数切り換えを可能にすることを目的
とし、 基準周波数信号発生器と位相比較回路との間に可変分周
回路を設け、ＶＣＯから位相比較回路への帰還ラインに
分周比が変更可能な可変分周形プリスケーラを設け、上
記チャネル周波数切り換え時、前記位相比較回路におけ
る位相がほぼ一致するまで、前記可変分周回路の分周比
と前記可変分周形プリスケーラの分周比とを同じ比率で
変化させて、切り換えすべきチャネル周波数に位相同期
させて切り換えるように構成する。
期させて周波数を切り換える位相同期式周波数シンセサ
イザに関し、 迅速なチャネル周波数切り換えを可能にすることを目的
とし、 基準周波数信号発生器と位相比較回路との間に可変分周
回路を設け、ＶＣＯから位相比較回路への帰還ラインに
分周比が変更可能な可変分周形プリスケーラを設け、上
記チャネル周波数切り換え時、前記位相比較回路におけ
る位相がほぼ一致するまで、前記可変分周回路の分周比
と前記可変分周形プリスケーラの分周比とを同じ比率で
変化させて、切り換えすべきチャネル周波数に位相同期
させて切り換えるように構成する。
本発明は、位相同期式周波数シンセサイザに関するもの
であり、特に、移動体通信における局部発振器などに用
いられる、迅速にチャネル周波数を切り換え可能とする
位相同期式周波数シンセサイザに関する。
であり、特に、移動体通信における局部発振器などに用
いられる、迅速にチャネル周波数を切り換え可能とする
位相同期式周波数シンセサイザに関する。
移動体通信、たとえば、自動車電話、パーソナル無線、
コードレス電話などにおいては、それらの需要の増大に
ともない、使用周波数帯域が高い周波数帯域に移行して
ゆくとともに、ディジタル化の要求が強くなっている。
コードレス電話などにおいては、それらの需要の増大に
ともない、使用周波数帯域が高い周波数帯域に移行して
ゆくとともに、ディジタル化の要求が強くなっている。
かかる移動体通信においては、周波数精度の高いチャネ
ル周波数に切り換えが必要になり、局部発振器として、
チャネル周波数切り換え可能な位相同期式周波数シンセ
サイザが用いられている。
ル周波数に切り換えが必要になり、局部発振器として、
チャネル周波数切り換え可能な位相同期式周波数シンセ
サイザが用いられている。
すなわち、基準周波数信号発生器、位相比較回路、ロー
パスフィルタ、ＶＣＯからなる位相同期回路（ＰＬＬ）
を用いた周波数シンセサイザが、移動体通信の局部発振
器として用いられている。高周波数の周波数シンセサイ
ザとしては、ＶＣＯからの位相比較回路への帰還ライン
にプリスケーラが設けられる。
パスフィルタ、ＶＣＯからなる位相同期回路（ＰＬＬ）
を用いた周波数シンセサイザが、移動体通信の局部発振
器として用いられている。高周波数の周波数シンセサイ
ザとしては、ＶＣＯからの位相比較回路への帰還ライン
にプリスケーラが設けられる。
第１式は、従来の位相同期式周波数シンセサイザにおけ
る、プリスケーラを含む分周比ＮＯとループゲインＫＯ
との関係を示す。
る、プリスケーラを含む分周比ＮＯとループゲインＫＯ
との関係を示す。
ＫＯ＝ （ＫＶ−に、）／ＮＯ−（１）ただし、Ｋ、は
ＶＣＯの感度、 Ｋｎは位相比較回路の感度である。
ＶＣＯの感度、 Ｋｎは位相比較回路の感度である。
ここで、ＶＣＯの感度Ｋｖを５Ｘ１０’とし、位相比較
回路の感度Ｋｎを０．３とした場合、隣接チャネル周波
数ｆＣｓ基準周波数信号発生器からの基準周波数ｆ１お
よび分周比ＮＯが、それぞれ下記の場合の、ループゲイ
ンＫＯの値を例示する。
回路の感度Ｋｎを０．３とした場合、隣接チャネル周波
数ｆＣｓ基準周波数信号発生器からの基準周波数ｆ１お
よび分周比ＮＯが、それぞれ下記の場合の、ループゲイ
ンＫＯの値を例示する。
（ａ） ｆｃ＝１２．５ｋＨｚ
ｆ ｒ ＝８００ＭＨｚ
Ｎ Ｏ＝６４０００の場合
Ｋ Ｏ！＝ｉ２３４ ・・・（２）（ｂ）
ｆｃ＝６．２５ｋｔｌｚ ｆ Ｉ＝ １．５ＧＨｚ Ｎ Ｏ＝２４００００の場合 ＫＯ＝６２．５ ・・・（３）この様に、高い
周波数の位相同期式周波数シンセサイザは、分周比ＮＯ
が増大し、ループゲインＫＯが小さくなるという傾向に
ある。
ｆｃ＝６．２５ｋｔｌｚ ｆ Ｉ＝ １．５ＧＨｚ Ｎ Ｏ＝２４００００の場合 ＫＯ＝６２．５ ・・・（３）この様に、高い
周波数の位相同期式周波数シンセサイザは、分周比ＮＯ
が増大し、ループゲインＫＯが小さくなるという傾向に
ある。
ループゲインＫＯが小さくなるということは、位相比較
回路のステップの応答時間が遅くなり、周波数シンセサ
イザ全体としての引込み時間が遅くなるという問題が生
ずる。
回路のステップの応答時間が遅くなり、周波数シンセサ
イザ全体としての引込み時間が遅くなるという問題が生
ずる。
引込み時間が遅くなると、移動体通信のように音声通信
を行う場合、音声が途切れるという問題が生ずる。また
、移動体通信以外の場合でも、引込み時間がかかりすぎ
ることは、応答性の観点から望ましくない。
を行う場合、音声が途切れるという問題が生ずる。また
、移動体通信以外の場合でも、引込み時間がかかりすぎ
ることは、応答性の観点から望ましくない。
上記引込み時間を早くする方法としては、たとえば、Ｖ
ＣＯのバイアスを予想した範囲で高くするなどの手段が
考えられるが、この方法は付属部品が多くなり、価格が
高くなるという問題がある。
ＣＯのバイアスを予想した範囲で高くするなどの手段が
考えられるが、この方法は付属部品が多くなり、価格が
高くなるという問題がある。
したがって、本発明は、簡単な回路構成で、チャネル周
波数に対して、迅速に引込み可能な位相同期式周波数シ
ンセサイザを実現することにある。
波数に対して、迅速に引込み可能な位相同期式周波数シ
ンセサイザを実現することにある。
本発明の位相同期式周波数シンセサイザの原理ブロック
を第１図に示す。
を第１図に示す。
本発明の位相同期式周波数シンセサイザは、チャネル切
り換えに応じてそのチャネル周波数に位相同期させて周
波数を切り換えるため、通常の位相同期式周波数シンセ
サイザを構成する、基準周波数信号発生器ｌと、位相比
較回路３と、ローパスフィルタ４と、ＶＣＯ５と、固定
分周形プリスケーラ（図示せず）からなる構成に対して
、次のように構成する。
り換えに応じてそのチャネル周波数に位相同期させて周
波数を切り換えるため、通常の位相同期式周波数シンセ
サイザを構成する、基準周波数信号発生器ｌと、位相比
較回路３と、ローパスフィルタ４と、ＶＣＯ５と、固定
分周形プリスケーラ（図示せず）からなる構成に対して
、次のように構成する。
まず、基準周波数信号発生器１と位相比較回路３との間
に可変分周回路２を設けている。
に可変分周回路２を設けている。
ついで、ＶＣＯ５から位相比較回路３への帰還ラインに
、従来の固定分周形プリスケーラでなく、分周比が変更
可能な可変分周形プリスケーラ６を設けている。
、従来の固定分周形プリスケーラでなく、分周比が変更
可能な可変分周形プリスケーラ６を設けている。
さらに、上記チャネル周波数切り換え時、位相比較回路
３における位相がほぼ一致するまで、可変分周回路２の
分周比１／Ｍと可変分周形プリスケーラ６０分周比１／
Ｎとを同じ比率で変化させて、切り換えすべきチャネル
周波数に位相同期させて切り換えるようにした制御回路
７を設けている。
３における位相がほぼ一致するまで、可変分周回路２の
分周比１／Ｍと可変分周形プリスケーラ６０分周比１／
Ｎとを同じ比率で変化させて、切り換えすべきチャネル
周波数に位相同期させて切り換えるようにした制御回路
７を設けている。
第２図に第１図の位相同期式周波数シンセサイザの動作
タイミング図を示す。
タイミング図を示す。
制御回路７は、チャネル切り換え信号に応答して分周比
切換制御信号Ｃ８Ｗを可変分周回路２、および可変分周
形プリスケーラ６に出力する。
切換制御信号Ｃ８Ｗを可変分周回路２、および可変分周
形プリスケーラ６に出力する。
可変分周回路２および可変分周形プリスケーラ６は、制
御回路７からの分周比切換制御信号Ｃ８Ｗに示された分
周比１／Ｍ、１／Ｎで、それぞれに人力される周波数信
号を分周する。
御回路７からの分周比切換制御信号Ｃ８Ｗに示された分
周比１／Ｍ、１／Ｎで、それぞれに人力される周波数信
号を分周する。
高速分周が可能な可変分周形プリスケーラ６と低速度で
動作する可変分周回路２のこれら分周比１／Ｍ、１／Ｎ
は、速い基準信号テＶＣＯ５を希望する周波数まで引き
込ませるように、順次、同じ比率で切り換えられる。
動作する可変分周回路２のこれら分周比１／Ｍ、１／Ｎ
は、速い基準信号テＶＣＯ５を希望する周波数まで引き
込ませるように、順次、同じ比率で切り換えられる。
制御回路７は位相比較回路３からの位相比較結果をチエ
ツクし、可変分周回路２からの分周周波数ｆｒとプリス
ケーラ分周周波数ｆｐとがほぼ一致した場合、上記チャ
ネル切り換えを停止する。
ツクし、可変分周回路２からの分周周波数ｆｒとプリス
ケーラ分周周波数ｆｐとがほぼ一致した場合、上記チャ
ネル切り換えを停止する。
そして、通常の分周比１／Ｍ、１／Ｎに戻す。
以上のごとく、チャネル切り換え時は、−時的に、分周
比１／Ｍ、１／Ｎを一定の比率で変化させ、迅速に指定
されたチャネル周波数の近傍まで引き込ませる。完全に
位相が一致するまでまたずに、はぼ位相が一致した状態
でチャネルを停止するようにしているのは、分周比が必
ずしも整数で割り切れず、完全に位相一致した状態でチ
ャネルを終了させることが出来ない場合があること、お
よび、このチャネル切り換え状態を余り長くさせないた
めである。
比１／Ｍ、１／Ｎを一定の比率で変化させ、迅速に指定
されたチャネル周波数の近傍まで引き込ませる。完全に
位相が一致するまでまたずに、はぼ位相が一致した状態
でチャネルを停止するようにしているのは、分周比が必
ずしも整数で割り切れず、完全に位相一致した状態でチ
ャネルを終了させることが出来ない場合があること、お
よび、このチャネル切り換え状態を余り長くさせないた
めである。
そして、最終的には、もとに戻された通常の分周比にお
いて、正確なチャネル周波数に引き込ませることができ
る。
いて、正確なチャネル周波数に引き込ませることができ
る。
本発明の位相同期式周波数シンセサイザの実施例を第３
図に示す。
図に示す。
第３図の周波数シンセサイザは、第１図の基準周波数信
号発生器１を水晶発振器１１で構成し、可変分周形プリ
スケーラ６を固定分周回路６１および可変分周回路６２
で構成したものである。可変分周形プリスケーラ６は分
周比１／Ｎが小さくなる、換言すれば、Ｎが大きくなる
ので、固定分周回路６１で固定分周率を稼ぎ、変更すべ
き分周率を可変分周回路６２でもたせるようにしたもの
である。固定分周回路６１の分周比を１／Ｐとし、可変
分周回路６２０分周比を１／Ｎ１とする。
号発生器１を水晶発振器１１で構成し、可変分周形プリ
スケーラ６を固定分周回路６１および可変分周回路６２
で構成したものである。可変分周形プリスケーラ６は分
周比１／Ｎが小さくなる、換言すれば、Ｎが大きくなる
ので、固定分周回路６１で固定分周率を稼ぎ、変更すべ
き分周率を可変分周回路６２でもたせるようにしたもの
である。固定分周回路６１の分周比を１／Ｐとし、可変
分周回路６２０分周比を１／Ｎ１とする。
可変分周回路２および、可変分周回路６２の可変分周回
路はそれぞれ、第４図に示す公知のダウンカウンタで実
現できる。この第４図の回路は、非同期ダウンカウント
・プログラマティプルデバイダである。各フリップフロ
ップＦ、−Ｆ、は、セット優先のセット・リセットゲー
トＮｏ、。
路はそれぞれ、第４図に示す公知のダウンカウンタで実
現できる。この第４図の回路は、非同期ダウンカウント
・プログラマティプルデバイダである。各フリップフロ
ップＦ、−Ｆ、は、セット優先のセット・リセットゲー
トＮｏ、。
Ｎ Ｏｓ、 Ｎ Ｏｓ、 Ｎ ０７をもっており、
セットの一方がプログラムデータＰＤ、−ＦＤ、の入力
端子、他方はリセット端子とともプリセットイネーブル
端子に共通に接続されている。ＯＲゲートはボローアウ
ト用のものであり、各フリップフロップＦ。
セットの一方がプログラムデータＰＤ、−ＦＤ、の入力
端子、他方はリセット端子とともプリセットイネーブル
端子に共通に接続されている。ＯＲゲートはボローアウ
ト用のものであり、各フリップフロップＦ。
〜Ｆ、の「０」を検出するように接続されている。
第５図に第４図の非同期ダウンカウント・プログラマテ
ィプルデバイダの動作タイミング図を示す。この例は、
１１分周させるため、プログラムデータＰＤｒ〜ＰＤ４
をｒｌｌｏｌ」にセットした場合を示す。
ィプルデバイダの動作タイミング図を示す。この例は、
１１分周させるため、プログラムデータＰＤｒ〜ＰＤ４
をｒｌｌｏｌ」にセットした場合を示す。
全フリップフロップの出力が「０」の時、ＯＲゲートの
ボローアウトが「０」になり、ＯＲゲートからプリセッ
トイネーブルがセット・リセットゲートＮｏ、、Ｎｏ、
、Ｎｏ、、Ｎｏ、に出力され、これらのゲートが開き、
上記プログラムデータＰＤ、〜ＰＤ、がフリップフロッ
プに読み込まれる。プログラムデータが「０」ならばそ
のフリップフロップのＱ出力は「０」、プログラムデー
タが「１」ならばそのフリップフロップのＱ出力は「１
」となる。プログラムデータが読み込まれた瞬間、ＯＲ
ゲートの検出状態が崩れ、プリセットイネーブルのゲー
トが閉じ、フリップフロップはプリセットさ、れた値か
ら「０」になるまで、カウントダウンを行う。
ボローアウトが「０」になり、ＯＲゲートからプリセッ
トイネーブルがセット・リセットゲートＮｏ、、Ｎｏ、
、Ｎｏ、、Ｎｏ、に出力され、これらのゲートが開き、
上記プログラムデータＰＤ、〜ＰＤ、がフリップフロッ
プに読み込まれる。プログラムデータが「０」ならばそ
のフリップフロップのＱ出力は「０」、プログラムデー
タが「１」ならばそのフリップフロップのＱ出力は「１
」となる。プログラムデータが読み込まれた瞬間、ＯＲ
ゲートの検出状態が崩れ、プリセットイネーブルのゲー
トが閉じ、フリップフロップはプリセットさ、れた値か
ら「０」になるまで、カウントダウンを行う。
以上に述べたように、可変分周回路２、可変分周回路６
２は、その分周比に応じて、第４図の回路を適用して構
成され、制御回路７から与えられる分周比１／Ｍ、１／
Ｎｌに応じて、入力信号を分周する。
２は、その分周比に応じて、第４図の回路を適用して構
成され、制御回路７から与えられる分周比１／Ｍ、１／
Ｎｌに応じて、入力信号を分周する。
以下、分周比１／Ｍ、ｌ／Ｎｌの具体例を示す。
ただし、
水晶発振器１１の基準周波数’＋ ＝２０ＭＨｚ 。
チャネル周波数ｆｃ＝６．２５ＫＨｚ 。
ＶＣＯ５の出力周波数ｆ ｏｕｙ ” Ｉ ＧＨｚ 。
固定分周回路６１の分周比１／Ｐ＝１．’１００、チャ
ネル切り換え時の分周周波数ｆ、 ＝１００ＫＨｚとし
た場合、 可変分周回路２のチャネル切り換え時ふよび通常時の分
周比１／Ｍｌ、１／Ｍ２ １ ｆ、 Ｉ Ｍｌ ｆ＋ ２００ １ ｆｃ６．２５ Ｍ２ ｒ、 ２００００可変分周回路
６２のチャネル切り換え時および通常時の分周比１／Ｎ
ｉｌ、 １／Ｎ１２〔発明の効果〕 以上述べたように、本発明位の位相同期式周波数シンセ
サイザは、可変分周回路を基準周波数信号発生器と位相
比較回路との間に設け、プリスケーラを可変分周形プリ
スケーラとし、これらの分周比をチャネル切り換え時の
み一時的に変更することにより、迅速な引込みが可能に
なるという効果を奏する。
ネル切り換え時の分周周波数ｆ、 ＝１００ＫＨｚとし
た場合、 可変分周回路２のチャネル切り換え時ふよび通常時の分
周比１／Ｍｌ、１／Ｍ２ １ ｆ、 Ｉ Ｍｌ ｆ＋ ２００ １ ｆｃ６．２５ Ｍ２ ｒ、 ２００００可変分周回路
６２のチャネル切り換え時および通常時の分周比１／Ｎ
ｉｌ、 １／Ｎ１２〔発明の効果〕 以上述べたように、本発明位の位相同期式周波数シンセ
サイザは、可変分周回路を基準周波数信号発生器と位相
比較回路との間に設け、プリスケーラを可変分周形プリ
スケーラとし、これらの分周比をチャネル切り換え時の
み一時的に変更することにより、迅速な引込みが可能に
なるという効果を奏する。
第１図は本発明の位相同期式周波数シンセサイザの原理
ブロック図、 第２図は第１図の周波数シンセサイザの動作を示すタイ
ミング図、 第３図は本発明の周波数シンセサイザの実施例を示す図
、 第４図は第３図における可変分周回路および可変分周形
プリスケーラ内の可変分周回路の実施例回路図、 第５図は、第４図の分周回路の動作タイミング図、であ
る。 （符号の説明） １・・・基準周波数信号発生器、 ２・・・可変分周回路、 ３・・・位相比較回路、４
・・・ローパスフィルタ、５・・・ＶＣＯ１６・・・可
変分周形プリスケーラ、 １１・・・水晶発振器、 ６１・・・固定分周回路、
６２・・・可変分周回路。 高速モード 通常モード 第１図の周波数シンセサイザの動作タイミング図′＄２
回
ブロック図、 第２図は第１図の周波数シンセサイザの動作を示すタイ
ミング図、 第３図は本発明の周波数シンセサイザの実施例を示す図
、 第４図は第３図における可変分周回路および可変分周形
プリスケーラ内の可変分周回路の実施例回路図、 第５図は、第４図の分周回路の動作タイミング図、であ
る。 （符号の説明） １・・・基準周波数信号発生器、 ２・・・可変分周回路、 ３・・・位相比較回路、４
・・・ローパスフィルタ、５・・・ＶＣＯ１６・・・可
変分周形プリスケーラ、 １１・・・水晶発振器、 ６１・・・固定分周回路、
６２・・・可変分周回路。 高速モード 通常モード 第１図の周波数シンセサイザの動作タイミング図′＄２
回
Claims (1)
- 【特許請求の範囲】 １、チャネル切り換えに応じてそのチャネル周波数に位
相同期させて周波数を切り換える位相同期式周波数シン
セサイザにおいて、 基準周波数信号発生器（１）と位相比較回路との間に可
変分周回路（２）を設け、 ＶＣＯ（５）から位相比較回路（３）への帰還ラインに
分周比が変更可能な可変分周形プリスケーラ（６）を設
け、 上記チャネル周波数切り換え時、前記位相比較回路（３
）における位相がほぼ一致するまで、前記可変分周回路
（２）の分周比（１／Ｍ）と前記可変分周形プリスケー
ラ（６）の分周比（１／Ｎ）とを同じ比率で変化させて
、切り換えすべきチャネル周波数に位相同期させて切り
換えるようにしたことを特徴とする、位相同期式周波数
シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1066011A JPH02246423A (ja) | 1989-03-20 | 1989-03-20 | 位相同期式周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1066011A JPH02246423A (ja) | 1989-03-20 | 1989-03-20 | 位相同期式周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02246423A true JPH02246423A (ja) | 1990-10-02 |
Family
ID=13303577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1066011A Pending JPH02246423A (ja) | 1989-03-20 | 1989-03-20 | 位相同期式周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02246423A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006174459A (ja) * | 2004-12-11 | 2006-06-29 | Samsung Electronics Co Ltd | デッドロック防止回路を備える位相同期ループ回路及びそのデッドロック防止方法 |
| WO2009057289A1 (ja) * | 2007-11-02 | 2009-05-07 | Panasonic Corporation | スペクトラム拡散クロック発生装置 |
-
1989
- 1989-03-20 JP JP1066011A patent/JPH02246423A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006174459A (ja) * | 2004-12-11 | 2006-06-29 | Samsung Electronics Co Ltd | デッドロック防止回路を備える位相同期ループ回路及びそのデッドロック防止方法 |
| US7310009B2 (en) * | 2004-12-11 | 2007-12-18 | Samsung Electronics Co., Ltd | Phase locked loop circuit having deadlock protection circuit and methods of operating same |
| JP4520937B2 (ja) * | 2004-12-11 | 2010-08-11 | 三星電子株式会社 | デッドロック防止回路を備える位相同期ループ回路及びそのデッドロック防止方法 |
| WO2009057289A1 (ja) * | 2007-11-02 | 2009-05-07 | Panasonic Corporation | スペクトラム拡散クロック発生装置 |
| US8085101B2 (en) | 2007-11-02 | 2011-12-27 | Panasonic Corporation | Spread spectrum clock generation device |
| JP5022445B2 (ja) * | 2007-11-02 | 2012-09-12 | パナソニック株式会社 | スペクトラム拡散クロック発生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202906A (en) | Frequency divider which has a variable length first cycle by changing a division ratio after the first cycle and a frequency synthesizer using same | |
| EP0402736B1 (en) | Phase-difference detecting circuit | |
| JP3253630B2 (ja) | 位相ロックループのための位相同期回路 | |
| US5140284A (en) | Broad band frequency synthesizer for quick frequency retuning | |
| JP2007124699A (ja) | 位相同期ループ回路 | |
| CA2139904C (en) | Pll synthesizer and method of controlling the same | |
| JPH10242856A (ja) | 可変速度位相ロック・ループ・システムおよびその方法 | |
| US6112068A (en) | Phase-locked loop circuit with switchable outputs for multiple loop filters | |
| JPH10308667A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2007124508A (ja) | Ｐｌｌ過渡応答制御システム及び通信システム | |
| JPH02246423A (ja) | 位相同期式周波数シンセサイザ | |
| JP2738103B2 (ja) | Ｐｌｌシンセサイザー | |
| JPH0267821A (ja) | 周波数シンセサイザ | |
| JP3596172B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2773481B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
| JPH03198424A (ja) | 周波数シンセサイザ | |
| JPH0354917A (ja) | 位相同期式周波数シンセサイザ | |
| KR970001397B1 (ko) | 개폐 루프 교대 방식에 의한 주파수 합성 장치 | |
| JP2601096B2 (ja) | 周波数シンセサイザ | |
| JP2002290235A (ja) | 周波数シンセサイザ | |
| JPH01277025A (ja) | 位相同期発振回路 | |
| JPH0865159A (ja) | 周波数シンセサイザ | |
| JPH09284132A (ja) | Ｐｌｌ回路 | |
| KR20020035190A (ko) | 락 시간을 단축시키는 제어회로를 구비하는 위상동기루프회로 | |
| JPH0818448A (ja) | 位相同期式周波数シンセサイザ用制御回路 |