JPH01277025A - 位相同期発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は無線周波数の発振回路として利用する。

本発明はマイクロ波周波数帯の通信装置、測定装置その
他装置で、搬送波周波数や局部発振周波数を発生するた
めに利用するに適する。

本発明は出力周波数が可変である位相同期発振回路に関
する。

〔従来の技術］ 高周波の発振回路として位相同期発振回路が広く知られ
ている。位相同期発振回路は第２図に示すように、端子
１に与えられる基準周波数を一方の入力とする位相比較
器２と、この位相比較器２の出力信号が通過する低域濾
波器３と、この低域濾波器３の出力信号が制御入力とし
て与えられる電圧制御発振器４と、この電圧制御発振器
の出力信号を端子５に出力として取り出すとともに、こ
の出力信号周波数を分周する分周回路６とを備え、この
分周回路６の出力が前記位相比較器の他方の入力に接続
された発振回路である。この発振回路は分周回路６の分
周比を設定することにより、所望の周波数を端子ｌに入
力する基準周波数に同期して発振させることができる優
れた回路である。

このような位相同期発振回路の分周回路６として、注入
同期発振器（ＩＬＯ）７と単純な分周器８とを縦続接続
して構成する回路が下記文献ｌに記載されている。注入
同期発振器７は、標準発振周波数のほぼ整数倍の周波数
を入力とするとき、その入力周波数に同期してその入力
周波数の整数分の１の周波数を発振する発振器であって
、分周器として利用できる。下記文献ｌでは、この注入
同期発振器が通常の分周器が動作しないきわめて高い入
力周波数に対して動作する性質を利用して、この注入同
期発振器７により入力周波数を適当な周波数まで分周し
、その出力をさらにフリップフロップを用いた通常の分
周器８で分周する構成が開示されている。

〔文献１〕ヌルダナス他ｒ１２ＧＨｚ位相同期発振回路
の直接分周」米国雑誌エレクトリック・エンジニアリン
グ１９８３年１２月号（Ｊ、Ｎｏｏｒｄａｎｕｓ、　Ｇ
、Ｍｅｉｌｉｎｇ＋Ｐ、Ｖ、Ｉｌｅｉｊｎｉｎｇｅｎ’
Ｄｉｒｅｃｔ−Ｄｉｖｉｓｉｏｎ　ｐｈａｓｅｌｏｃｋ
ｅｄｌｏｏｐ　ａｔ　１２Ｇｌｌｚ’　Ｐｒｏｃ、　Ｉ
ｎ５ｔ、Ｅｌｅｃ、　Ｅｎｇ、　ｖｏｌ、１３０Ｐｔ　
Ｈｐｐ４６３−４７２．　Ｄｅｃ　１９８３）ところで
、位相同期発振回路で発振周波数を可変とするには、基
準周波数を変更する、あるいは分周回路の分周比を変更
するなどの技術が知られている。

〔発明が解決しようとする問題点〕

しかし、基準周波数は高安定度および高精度の発振器か
ら得られるものであり、水晶発振器などが用いられてい
るから簡単にその周波数を変更することはできない。ま
た、基準周波数は複数の発振回路について共通に利用す
る場合があり、一つの発振回路のために基準周波数を変
更することはできない。一方分周回路の分周比を変更す
るには、デュアルモジュラス分周器やプログラマブル分
周器を用いる技術が知られているが、これらの分周器は
固定分周器にくらべて、回路が複雑であり、動作可能周
波数が低（、また位相同期発振回路に利用するとき引き
込み特性が十分とれなかったり、分周比の切替時に雑音
を発生するなどの欠点がある。特に、マイクロ波周波数
では特性の良い可変分周器は得られない。

本発明はこれを改良するもので、基準周波数を変更する
ことなく、また可変分周器を用いることなく発振周波数
を可変とすることができて、動作が安定であり回路構成
が簡単な位相同期発振回路を提供することを目的とする
。

〔問題点を解決するための手段〕

本発明は、分周回路として注入同期発振器を含む回路を
用い、電圧制御発振器の制御入力端子に電圧を加算また
は減算する加算回路を設けて、この加算回路に外部制御
電圧を与えることを特徴とする。

加算回路は位相比較器の出力回路から電圧制御゛発振器
の制御入力回路までの間に設けることができる。

〔作用〕

外部制御電圧はこの位相同期発振回路の外部に設けた電
圧源から供給され、その電圧は実質的に電圧制御発振器
の制御入力電圧に加算されて、電圧制御発振器の発振周
波数を変更する。この電圧制御発振器の出力から得られ
る注入同期発振器の入力周波数が、その注入同期発振器
が同期状態となる周波数になるように外部制御電圧が設
定される。

外部制御電圧を変更することにより、電圧制御発振器の
発振周波数は変更され、同時に注入同期発振器の分周比
が変更され、位相同期ループは同期状態を維持する。

〔実施例〕

第１図は本発明実施例回路のブロック構成図である。こ
の位相同期発振回路は、端子ｌに与えられる基準周波数
を一方の入力とする位相比較器２と、この位相比較器２
の出力信号が通過する低域濾波器３と、この低域濾波器
３の出力信号が制御入力として与えられる電圧制御発振
器４と、この電圧制御発振器４の出力信号周波数を分周
する分周回路６とを備え、この分周回路６の出力が前記
位相比較器２の他方の入力に接続されて位相同期ループ
を構成する。さらに、この分周回路６は、注入同期発振
器７およびフリップフロップを用いた分周器８の縦続接
続により構成されている。

ここで本発明の特徴とするところは、位相比較器２の出
力回路から電圧制御発振器４の制御入力回路までの間に
、端子９に供給される外部制御電圧Ｖｃを加算する加算
回路１０を備えたところにある。

注入同期発振器７は、標準発振周波数のほぼ整数倍の周
波数を入力とするときその入力周波数に同期してその入
力周波数の整数分の１の周波数を発振する発振器である
。この注入同期発振器は前記文献１に詳しい記述がある
が、これを説明すると、その動作特性を第３図に示す。

第３図において横軸は入力周波数で縦軸は出力周波数を
表す。

太線は同期状態となる範囲を示す。標準発振周波数はＦ
ｏである。この標準周波数Ｆ０の整数倍に近い周波数、
・・・・・・・・・、ｎＦｏ、（ｎ＋１）Ｆｏ、（ｎ＋
２）Ｆｏ、・・・・・・、が入力周波数であるとき同期
状態となり、同期状態では入力周波数の正確に整数分の
１の周波数であるＦ０近傍の周波数を発生する。すなわ
ち出力周波数が　Ｆ０±δ　となる範囲で同期状態とな
ることができ、同期状態では入力周波数の整数分の１の
周波数を発振する。

したがってこの注入同期発振器は分周器として利用する
ことができる。しかもその分周比ｎ、（ｎ＋１）、（ｎ
＋２）、・・・・・・は入力周波数を変更することによ
り追従して変更される。

この注入同期発振器７の入力周波数として電圧制御発振
器４が接続される。第４図は、電圧制御発振器４および
注入同期発振器７の縦続接続回路の動作特性を説明する
図である。第４図の横軸は電圧制御発振器の出力周波数
すなわち注入同期発振器の入力周波数である。第４図の
縦軸の上段は電圧制御発振器の制御入力電圧である。す
なわち電圧制御発振器の制御入力に電圧Ｖｎが印加され
ると、電圧制御発振器の出力に周波数ｎＦａが送出され
る。これが注入同期発振器でｎ分周されて注入同期発振
器の出力ではＦｏとなる。この注入同期発振器は前述の
とおり、出力周波数が標準周波数Ｆ０に対して、 Ｆ０±δ の範囲で同期状態となるから、電圧制御発振器の制御入
力電圧は、Ｖｎ、Ｖｎ＋、　、Ｖｎ＋、に対してそれぞ
れ±Ｖの範囲で同期状態となる。したがって電圧制御発
振器の制御電圧の大きい変更制御■については、上述の
外部、制御電圧により行い、小さい変更制御±Ｖについ
ては位相同期ループにより行うように構成することがで
きる。

このように、本発明の位相同期発振回路では外部制御電
圧により発振周波数を選択変更すると、それに追従して
注入同期発振器７の分周比が変更され、位相同期ループ
をひきつづき形成することができる。

第５図は本発明第二実施例回路のブロック構成図である
。この例は加算回路１０を位相比較器２の出力と低域濾
波器ｊとの間に設けたものであり、この構成によっても
電圧制御発振器４の制御入力電圧に端子９に与えられる
外部制御電圧が加算される。したがって上記第一実施例
と同様の動作をすることができる。

加算回路１０は位相比較器２の出力回路から電圧制御発
振器４の制御入力回路までの間のいずれの位置に設けて
もよい。加算回路１０は加算動作を行うものに限らず減
算動作を行うものでもよく、端子９に与えられる電圧は
正負いずれの電圧でもよい。

上記例では注入同期発振器７の入力には電圧制御発振器
４の出力信号が直接接続されるが、電圧制御発振器４の
出力信号は他の分周回路を経由して注入同期発振器７の
入力に印加される構成とすることもできる。

〔発明の効果〕　。

以上説明したように、本発明によれば、基準周波数を変
更することなく、また可変分周器を用いることもなく発
振周波数を可変とすることができる位相同期発振回路が
得られる。本発明の回路は位相同期発振回路の基本回路
構成を変更するものではないからその動作が安定である
。また本発明の回路はデュアルモジュラス分周器やプロ
グラマブル分周器などの複雑な回路を用いることがなく
その回路構成が簡単である。

【図面の簡単な説明】

第１図は本発明第一実施例回路のブロック構成図。 第２図は従来例回路のプロ・ンク構成図。 第３図は注入同期発振器の特性を説明する図。 第４図は電圧制御発振器の出力周波数を注入同期発振器
の入力周波数とする場合の動作特性を説明する図。 第５図は本発明第二実施例回路のブロック構成図。 １・・・基準周波数が入力する端子、２・・・位相比較
器、３・・・低域濾波器、４・・・電圧制御発振器、５
・・・発振器出力を送出する端子、６・・・分周回路、
７・・・注入同期発振器、８・・・分周器、９・・・外
部制御電圧を印加する端子、１０・・・加算回路。 特許出願人　日本電信電話株式会社

Claims (1)

1. 【特許請求の範囲】 １、一方の入力に基準周波数が与えられる位相比較器と
   、この位相比較器の出力信号が通過する低域濾波器と、
   この低域濾波器の出力信号が制御入力として与えられる
   電圧制御発振器と、この電圧制御発振器の出力信号周波
   数を分周する分周回路とを備え、この分周回路の出力が
   前記位相比較器の他方の入力に接続され、 前記分周回路に、標準発振周波数のほぼ整数倍の周波数
   を入力とするときその入力周波数に同期してその入力周
   波数の整数分の１の周波数を発振する注入同期発振器を
   含む 位相同期発振回路において、 前記位相比較器の出力回路から前記電圧制御発振器の制
   御入力回路までの間に、外部制御電圧を加算する加算回
   路を備えた ことを特徴とする位相同期発振回路。