JPH0865159A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0865159A JPH0865159A JP6193427A JP19342794A JPH0865159A JP H0865159 A JPH0865159 A JP H0865159A JP 6193427 A JP6193427 A JP 6193427A JP 19342794 A JP19342794 A JP 19342794A JP H0865159 A JPH0865159 A JP H0865159A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- phase
- synthesizer
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 高速で周波数切り替えが可能な周波数シンセ
サイザを得る。 【構成】 高周波信号を出力するＶＣＯ４と、この高周
波信号を分周して分周信号を出力する可変分周器６と、
基準信号の位相と分周信号の位相とを比較し、位相差信
号を出力する位相比較器２と、位相差信号から高域成分
を除去するとともに、その出力電圧によってＶＣＯ４の
発振周波数を制御するローパスフィルタ３とを具備する
周波数シンセサイザにおいて、可変分周器６と位相比較
器２との間に、分周信号の周波数を高い周波数に周波数
変換して位相比較器２に入力するミキサ８を設けてい
る。
サイザを得る。 【構成】 高周波信号を出力するＶＣＯ４と、この高周
波信号を分周して分周信号を出力する可変分周器６と、
基準信号の位相と分周信号の位相とを比較し、位相差信
号を出力する位相比較器２と、位相差信号から高域成分
を除去するとともに、その出力電圧によってＶＣＯ４の
発振周波数を制御するローパスフィルタ３とを具備する
周波数シンセサイザにおいて、可変分周器６と位相比較
器２との間に、分周信号の周波数を高い周波数に周波数
変換して位相比較器２に入力するミキサ８を設けてい
る。
Description
【０００１】
【産業上の利用分野】本発明は、コードレス電話機や携
帯電話機等の無線通信機等において、搬送波信号、ある
いは局部発振信号等の高周波信号の周波数制御に用いら
れる周波数シンセサイザに関する。
帯電話機等の無線通信機等において、搬送波信号、ある
いは局部発振信号等の高周波信号の周波数制御に用いら
れる周波数シンセサイザに関する。
【０００２】
【従来の技術】従来の周波数シンセサイザの構成例を図
３に示す。この図において、入力端子１から入力された
基準信号は、位相比較器２の一方の入力端子に入力され
る。この位相比較器２から出力された位相差信号は、ロ
ーパスフィルタ３を介してＶＣＯ（電圧制御発振器）４
の周波数制御端子に入力される。ＶＣＯ４から出力され
た高周波信号は、出力端子５から取り出されるととも
に、可変分周器６において周波数分周される。この可変
分周器６から出力された分周信号が位相比較器２の他方
の入力端子から入力されることにより、位相同期ループ
（ＰＬＬ）が構成される。このように、周波数シンセサ
イザは、ＶＣＯ４からの高周波信号を分周した後に、分
周信号と基準信号との位相比較を行ない、その位相差に
比例した位相差信号をローパスフィルタ３を介してＶＣ
Ｏ４に制御信号として入力する構成を有している。これ
により、出力端子５からは、基準信号に同期した高安定
な高周波信号を取り出すことができる。この時、 （高周波信号の周波数）＝（基準信号の周波数）×（可
変分周器６の分周比） という関係がある。したがって、高周波信号の周波数を
切り替えるには、可変分周器６の分周比を切り替えれば
よい。この分周比は整数であるので、周波数シンセサイ
ザのステップ幅は、基準信号の周波数に等しい。周波数
ステップを細かくするには、基準信号の周波数を低く
し、可変分周器６の分周比を大きい値に設定すればよ
い。
３に示す。この図において、入力端子１から入力された
基準信号は、位相比較器２の一方の入力端子に入力され
る。この位相比較器２から出力された位相差信号は、ロ
ーパスフィルタ３を介してＶＣＯ（電圧制御発振器）４
の周波数制御端子に入力される。ＶＣＯ４から出力され
た高周波信号は、出力端子５から取り出されるととも
に、可変分周器６において周波数分周される。この可変
分周器６から出力された分周信号が位相比較器２の他方
の入力端子から入力されることにより、位相同期ループ
（ＰＬＬ）が構成される。このように、周波数シンセサ
イザは、ＶＣＯ４からの高周波信号を分周した後に、分
周信号と基準信号との位相比較を行ない、その位相差に
比例した位相差信号をローパスフィルタ３を介してＶＣ
Ｏ４に制御信号として入力する構成を有している。これ
により、出力端子５からは、基準信号に同期した高安定
な高周波信号を取り出すことができる。この時、 （高周波信号の周波数）＝（基準信号の周波数）×（可
変分周器６の分周比） という関係がある。したがって、高周波信号の周波数を
切り替えるには、可変分周器６の分周比を切り替えれば
よい。この分周比は整数であるので、周波数シンセサイ
ザのステップ幅は、基準信号の周波数に等しい。周波数
ステップを細かくするには、基準信号の周波数を低く
し、可変分周器６の分周比を大きい値に設定すればよ
い。
【０００３】
【発明が解決しようとする課題】ところで、上述した従
来の周波数シンセサイザにおいて、その周波数ステップ
を細かくするために基準信号の周波数を低くすると、周
波数シンセサイザの周波数切り替え時間は長くなってし
まう。なぜなら、基準信号の周波数を低くした場合、こ
の基準信号の高域成分を位相差信号から取り除くために
位相同期ループ中に設けられているローパスフィルタ３
の時定数を大きく（カットオフ周波数を低く）しなけれ
ばならなくなるからである。本発明は、上記課題に鑑み
てなされたもので、周波数ステップを小さく保持したま
まで、入力される基準信号の周波数を高くすることがで
きる周波数シンセサイザを提供することを目的とする。
来の周波数シンセサイザにおいて、その周波数ステップ
を細かくするために基準信号の周波数を低くすると、周
波数シンセサイザの周波数切り替え時間は長くなってし
まう。なぜなら、基準信号の周波数を低くした場合、こ
の基準信号の高域成分を位相差信号から取り除くために
位相同期ループ中に設けられているローパスフィルタ３
の時定数を大きく（カットオフ周波数を低く）しなけれ
ばならなくなるからである。本発明は、上記課題に鑑み
てなされたもので、周波数ステップを小さく保持したま
まで、入力される基準信号の周波数を高くすることがで
きる周波数シンセサイザを提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明は、高周波信号を
出力する電圧制御発振器と、前記高周波信号を分周して
分周信号を出力する可変分周器と、基準信号の位相と前
記分周信号の位相とを比較し、位相差信号を出力する位
相比較器と、前記位相差信号から高域成分を除去すると
ともに、その出力電圧によって前記電圧制御発振器の発
振周波数を制御するローパスフィルタとを具備する周波
数シンセサイザにおいて、前記可変分周器と前記位相比
較器との間に、前記分周信号の周波数を高い周波数に周
波数変換して前記位相比較器に入力するミキサを設ける
ことを特徴としている。
出力する電圧制御発振器と、前記高周波信号を分周して
分周信号を出力する可変分周器と、基準信号の位相と前
記分周信号の位相とを比較し、位相差信号を出力する位
相比較器と、前記位相差信号から高域成分を除去すると
ともに、その出力電圧によって前記電圧制御発振器の発
振周波数を制御するローパスフィルタとを具備する周波
数シンセサイザにおいて、前記可変分周器と前記位相比
較器との間に、前記分周信号の周波数を高い周波数に周
波数変換して前記位相比較器に入力するミキサを設ける
ことを特徴としている。
【０００５】
【作用】上記構成によれば、可変分周器の分周比が大き
な値に設定された場合でも、ミキサにより分周信号の周
波数を高い周波数に周波数変換した後に位相比較器に入
力するので、基準信号の周波数を高く設定することがで
きる。これにより、高速で周波数シンセサイザの周波数
切り替えを行うことが可能となる。
な値に設定された場合でも、ミキサにより分周信号の周
波数を高い周波数に周波数変換した後に位相比較器に入
力するので、基準信号の周波数を高く設定することがで
きる。これにより、高速で周波数シンセサイザの周波数
切り替えを行うことが可能となる。
【０００６】
【実施例】以下、図面を参照して、本発明の実施例につ
いて説明する。 ＜第１実施例＞図１は、本発明の第１実施例による周波
数シンセサイザの構成を示すブロック図である。この図
において、入力端子１１から入力された第１の基準信号
は、位相比較器２の一方の入力端子に入力される。この
位相比較器２から出力された位相差信号は、ローパスフ
ィルタ３を介してＶＣＯ４に入力される。ＶＣＯ４から
出力された高周波信号は、周波数シンセサイザの出力信
号として出力端子５から取り出されるとともに、可変分
周器６において周波数分周される。この可変分周器６か
ら出力された分周信号は、ミキサ８の一方の入力端子に
入力される。いっぽう、入力端子７から入力された第２
の基準信号は、ミキサ８の他方の入力端子に入力され
る。ミキサ８において高い周波数に周波数変換された信
号は、バンドパスフィルタ９を介して、位相比較器２の
他方の入力端子に入力される。これにより、位相同期ル
ープが構成される。
いて説明する。 ＜第１実施例＞図１は、本発明の第１実施例による周波
数シンセサイザの構成を示すブロック図である。この図
において、入力端子１１から入力された第１の基準信号
は、位相比較器２の一方の入力端子に入力される。この
位相比較器２から出力された位相差信号は、ローパスフ
ィルタ３を介してＶＣＯ４に入力される。ＶＣＯ４から
出力された高周波信号は、周波数シンセサイザの出力信
号として出力端子５から取り出されるとともに、可変分
周器６において周波数分周される。この可変分周器６か
ら出力された分周信号は、ミキサ８の一方の入力端子に
入力される。いっぽう、入力端子７から入力された第２
の基準信号は、ミキサ８の他方の入力端子に入力され
る。ミキサ８において高い周波数に周波数変換された信
号は、バンドパスフィルタ９を介して、位相比較器２の
他方の入力端子に入力される。これにより、位相同期ル
ープが構成される。
【０００７】次に、上記構成における周波数シンセサイ
ザの動作について説明する。まず、ＶＣＯ４の発振周波
数をｆVCO、第１の基準信号の周波数をｆREF1、第２の
基準信号の周波数をｆREF2、可変分周器６の分周比をＮ
とすると、（１）式に示す関係が成り立つ。 ｆREF2±（ｆVCO／Ｎ）＝ｆREF1・・・（１） （１）式の左辺における符号±は、ミキサ８の出力信号
の周波数の内、第２の基準信号の周波数ｆREF2と分周信
号の周波数（ｆVCO／Ｎ）との和の周波数をバンドパス
フィルタ９で選択する場合には、符号＋を使用し、上記
２つの周波数の差の周波数をバンドパスフィルタ９で選
択する場合には、符号−を使用する。ただし、このミキ
サ８は、分周信号の周波数をより高い周波数に周波数変
換するアップコンバータであるから、上記２つの周波数
の差の周波数を選択する時には、（２）式に示す関係が
成り立つような第２の基準信号の周波数ｆREF2を設定す
る必要がある。 ｆREF2＞２・（ｆVCO／Ｎ）・・・（２） そして、上記２つの周波数の和の周波数を選択した場合
には、（１）式を変形させた（３）式に示す関係が成り
立つ。 ｆVCO＝Ｎ・（ｆREF1−ｆREF2）・・・（３） いっぽう、上記２つの周波数の差の周波数を選択した場
合には、（１）式を変形させた（４）式に示す関係が成
り立つ。 ｆVCO＝Ｎ・（ｆREF2−ｆREF1）・・・（４） （３）式および（４）式からわかるように、分周比Ｎを
任意に切り替えれば、第１の基準信号の周波数ｆ
REF1と、第２の基準信号の周波数ｆREF2との差の周波数
ステップで、出力端子５から出力される高周波信号の周
波数ｆVCOを任意に切り替えることができる。この時の
位相比較周波数は、第１の基準信号の周波数ｆRE F1であ
り、周波数ステップより高く設定でき、ローパスフィル
タ３の時定数を小さくできる。これにより、高速で周波
数シンセサイザの周波数切り替えを行うことが可能とな
る。
ザの動作について説明する。まず、ＶＣＯ４の発振周波
数をｆVCO、第１の基準信号の周波数をｆREF1、第２の
基準信号の周波数をｆREF2、可変分周器６の分周比をＮ
とすると、（１）式に示す関係が成り立つ。 ｆREF2±（ｆVCO／Ｎ）＝ｆREF1・・・（１） （１）式の左辺における符号±は、ミキサ８の出力信号
の周波数の内、第２の基準信号の周波数ｆREF2と分周信
号の周波数（ｆVCO／Ｎ）との和の周波数をバンドパス
フィルタ９で選択する場合には、符号＋を使用し、上記
２つの周波数の差の周波数をバンドパスフィルタ９で選
択する場合には、符号−を使用する。ただし、このミキ
サ８は、分周信号の周波数をより高い周波数に周波数変
換するアップコンバータであるから、上記２つの周波数
の差の周波数を選択する時には、（２）式に示す関係が
成り立つような第２の基準信号の周波数ｆREF2を設定す
る必要がある。 ｆREF2＞２・（ｆVCO／Ｎ）・・・（２） そして、上記２つの周波数の和の周波数を選択した場合
には、（１）式を変形させた（３）式に示す関係が成り
立つ。 ｆVCO＝Ｎ・（ｆREF1−ｆREF2）・・・（３） いっぽう、上記２つの周波数の差の周波数を選択した場
合には、（１）式を変形させた（４）式に示す関係が成
り立つ。 ｆVCO＝Ｎ・（ｆREF2−ｆREF1）・・・（４） （３）式および（４）式からわかるように、分周比Ｎを
任意に切り替えれば、第１の基準信号の周波数ｆ
REF1と、第２の基準信号の周波数ｆREF2との差の周波数
ステップで、出力端子５から出力される高周波信号の周
波数ｆVCOを任意に切り替えることができる。この時の
位相比較周波数は、第１の基準信号の周波数ｆRE F1であ
り、周波数ステップより高く設定でき、ローパスフィル
タ３の時定数を小さくできる。これにより、高速で周波
数シンセサイザの周波数切り替えを行うことが可能とな
る。
【０００８】＜第２実施例＞図２は、本発明の第２実施
例による周波数シンセサイザの構成を示すブロック図で
あり、この図において、図１の各部に対応する部分には
同一の符号を付け、その説明を省略する。この図に示す
周波数シンセサイザにおいては、図１に示すミキサ８に
代えてＳＳＢ（単側波帯）ミキサ１０を用いることによ
り、バンドパスフィルタ９を不要としている。なお、こ
のような構成の周波数シンセサイザの動作については上
述した第１の実施例による周波数シンセサイザの動作と
ほぼ同様であるので、その説明を省略する。例えば、分
周信号の周波数を３００ｋＨｚ、第２の基準信号の周波
数を２．７ＭＨｚとしてＳＳＢミキサ１０より３ＭＨｚ
の信号を取り出す構成とした場合、周波数ステップが３
００ｋＨｚでありながら、位相比較周波数である第１の
基準信号の周波数は、３ＭＨｚと高く設定でき、高速で
周波数シンセサイザの周波数切り替えを行うことが可能
となる。以上、本発明の実施例を図面を参照して詳述し
てきたが、具体的な構成はこの実施例に限られるもので
はなく、本発明の要旨を逸脱しない範囲の設計の変更等
があっても本発明に含まれる。
例による周波数シンセサイザの構成を示すブロック図で
あり、この図において、図１の各部に対応する部分には
同一の符号を付け、その説明を省略する。この図に示す
周波数シンセサイザにおいては、図１に示すミキサ８に
代えてＳＳＢ（単側波帯）ミキサ１０を用いることによ
り、バンドパスフィルタ９を不要としている。なお、こ
のような構成の周波数シンセサイザの動作については上
述した第１の実施例による周波数シンセサイザの動作と
ほぼ同様であるので、その説明を省略する。例えば、分
周信号の周波数を３００ｋＨｚ、第２の基準信号の周波
数を２．７ＭＨｚとしてＳＳＢミキサ１０より３ＭＨｚ
の信号を取り出す構成とした場合、周波数ステップが３
００ｋＨｚでありながら、位相比較周波数である第１の
基準信号の周波数は、３ＭＨｚと高く設定でき、高速で
周波数シンセサイザの周波数切り替えを行うことが可能
となる。以上、本発明の実施例を図面を参照して詳述し
てきたが、具体的な構成はこの実施例に限られるもので
はなく、本発明の要旨を逸脱しない範囲の設計の変更等
があっても本発明に含まれる。
【０００９】
【発明の効果】以上説明したように、本発明によれば、
周波数ステップを小さく保持したままで、位相比較器に
入力される基準信号の周波数を高くすることができ、周
波数切り替え時間を小さくできる。従って、無線通信機
の局部発振回路などのように、小さいチャネル間隔が要
求される場合にも、高速な周波数切り替えが可能な周波
数シンセサイザを提供することができる。
周波数ステップを小さく保持したままで、位相比較器に
入力される基準信号の周波数を高くすることができ、周
波数切り替え時間を小さくできる。従って、無線通信機
の局部発振回路などのように、小さいチャネル間隔が要
求される場合にも、高速な周波数切り替えが可能な周波
数シンセサイザを提供することができる。
【図１】本発明の第１実施例による周波数シンセサイザ
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】本発明の第２実施例による周波数シンセサイザ
の構成を示すブロック図である。
の構成を示すブロック図である。
【図３】従来の周波数シンセサイザの構成例を示すブロ
ック図である。
ック図である。
２ 位相比較器 ３ ローパスフィルタ ４ ＶＣＯ（電圧制御発振器） ６ 可変分周器 ８ ミキサ ９ バンドパスフィルタ １０ ＳＳＢミキサ
Claims (1)
- 【請求項１】 高周波信号を出力する電圧制御発振器
と、 前記高周波信号を分周して分周信号を出力する可変分周
器と、 基準信号の位相と前記分周信号の位相とを比較し、位相
差信号を出力する位相比較器と、 前記位相差信号から高域成分を除去するとともに、その
出力電圧によって前記電圧制御発振器の発振周波数を制
御するローパスフィルタとを具備する周波数シンセサイ
ザにおいて、 前記可変分周器と前記位相比較器との間に、前記分周信
号の周波数を高い周波数に周波数変換して前記位相比較
器に入力するミキサを設けることを特徴とする周波数シ
ンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6193427A JPH0865159A (ja) | 1994-08-17 | 1994-08-17 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6193427A JPH0865159A (ja) | 1994-08-17 | 1994-08-17 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0865159A true JPH0865159A (ja) | 1996-03-08 |
Family
ID=16307796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6193427A Pending JPH0865159A (ja) | 1994-08-17 | 1994-08-17 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0865159A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012518336A (ja) * | 2009-02-13 | 2012-08-09 | クゥアルコム・インコーポレイテッド | 複数の同調ループを有する周波数シンセサイザ |
-
1994
- 1994-08-17 JP JP6193427A patent/JPH0865159A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012518336A (ja) * | 2009-02-13 | 2012-08-09 | クゥアルコム・インコーポレイテッド | 複数の同調ループを有する周波数シンセサイザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0729238B1 (en) | Transmitter and transceiver | |
| JPH06334559A (ja) | ディジタル方式無線電話機 | |
| KR20010093099A (ko) | 위상 동기 루프 주파수 생성 회로 및 그 회로를 사용하는수신기 | |
| US20020090917A1 (en) | Frequency synthesizer and method of generating frequency-divided signal | |
| JPH0865159A (ja) | 周波数シンセサイザ | |
| JP3556917B2 (ja) | 周波数シンセサイザ | |
| JP2002141797A (ja) | 周波数シンセサイザ | |
| JP4348225B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3248453B2 (ja) | 発振装置 | |
| JP2000261318A (ja) | シンセサイザ及び基準信号生成回路 | |
| GB2238923A (en) | Digital frequency generator | |
| JPH0362619A (ja) | 周波数シンセサイザ | |
| JPH04271520A (ja) | マルチｐｌｌシンセサイザ | |
| JPH09148928A (ja) | 周波数シンセサイザ | |
| JP2563256B2 (ja) | マイクロ波帯周波数シンセサイザ | |
| JPH10224217A (ja) | 周波数シンセサイザ | |
| JPH0818448A (ja) | 位相同期式周波数シンセサイザ用制御回路 | |
| JP2000013225A (ja) | 発振器 | |
| JPH05235757A (ja) | フェーズロックドループ回路 | |
| JPH02246423A (ja) | 位相同期式周波数シンセサイザ | |
| JPH11220391A (ja) | 周波数シンセサイザ | |
| JPS62114331A (ja) | フエ−ズロツクル−プ回路 | |
| JPH09284132A (ja) | Ｐｌｌ回路 | |
| JP2002353837A (ja) | 受信装置 | |
| JPH0983249A (ja) | 周波数シンセサイザ |