JPH09148928A

JPH09148928A - 周波数シンセサイザ

Info

Publication number: JPH09148928A
Application number: JP7299494A
Authority: JP
Inventors: Nobuhiko Ideta; 伸彦出田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1995-11-17
Filing date: 1995-11-17
Publication date: 1997-06-06

Abstract

(57)【要約】【課題】装置のコスト上昇を伴うこと無く全てのチャ
ネルの高速切換えが可能な周波数シンセサイザを提供す
ることを目的とする。【解決手段】数値制御発振器８は、周波数データを加
算して位相データを得るカウンタ９と、位相データを振
幅データに変換する記憶部１０と、振幅データを振幅信
号に変換するＤ／Ａコンバータ１１と、振幅信号の高調
波を取り除くフィルタ１２とを有し、ＰＬＬシンセサイ
ザ１３は、制御電圧で制御される電圧制御発振器１６
と、電圧制御発振器１６の出力周波数ｆを分周して分周
信号ｄを出力する分周器１７と、フィルタ１２の出力信
号Ｒと分周信号ｄとの位相の比較を行って位相比較信号
を出力する位相比較器１４と、位相比較信号の高調波を
取り除いて制御電圧を出力するループフィルタ１５とを
有することにより、低価格、チャネル切換え高速、全チ
ャネル出力可能な周波数シンセサイザが得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、無線チャネル切換
え等のために可変周波数の信号を発生する周波数シンセ
サイザに関する。

【０００２】

【従来の技術】近年、社会の各方面で携帯電話等の移動
体通信が広く利用されるようになってきた。その中で、
無線チャネル切換の技術として周波数シンセサイザが使
用されるようになってきた。

【０００３】従来、周波数シンセサイザとしては、図３
に記載されたものが知られている。図３において、ＰＬ
Ｌシンセサイザ１は位相比較器２、ループフィルタ３、
電圧制御発振器４および分周器５から成り、位相比較器
２は基準信号発振器６から出力される基準信号ｒと分周
器５から出力される分周された信号（以下、「分周信
号」という）ｄとの位相比較を行って位相比較結果であ
る位相比較信号を出力し、ループフィルタ３は位相比較
器２から出力される位相比較信号の高調波を取り除き、
電圧制御発振器４はループフィルタ３の出力電圧（制御
電圧）の値に応じて出力信号ａの周波数（出力周波数）
ｆを変化させ、分周器５は電圧制御発振器４の出力周波
数ｆを分周する。分周器５における分周は、分周比Ｍの
可変分周である。

【０００４】以上のように構成された周波数シンセサイ
ザについて、その動作を説明する。まず、位相比較器２
は、基準信号発振器６から出力される基準信号ｒと分周
器５から出力される分周信号ｄとの位相比較を行い、分
周信号ｄが基準信号ｒよりも位相が進んでいる場合、す
なわち分周信号ｄの周波数が基準信号ｒの周波数よりも
大きい場合、その出力電圧である位相比較信号の電圧を
下げる。逆に、分周信号ｄが基準信号ｒよりも位相が遅
れている場合、すなわち分周信号ｄの周波数が基準信号
ｒの周波数よりも小さい場合、その出力電圧である位相
比較信号の電圧を上げる。位相比較器２からの出力電圧
はループフィルタ３で高調波を取り除かれて電圧制御発
振器４の制御電圧となる。電圧制御発振器４は、入力さ
れる制御電圧が上がると出力周波数ｆが上がり、制御電
圧が下がると出力周波数ｆが下がるため、分周信号ｄの
周波数が基準信号ｒの周波数よりも大きくなる、すなわ
ち制御電圧が下がると、電圧制御発振器４の出力周波数
ｆは下がる。逆に、分周信号ｄの周波数が基準信号ｒの
周波数よりも小さくなる、すなわち制御電圧が上がる
と、電圧制御発振器４の出力周波数ｆは上がる。電圧制
御発振器４の出力信号ａはＰＬＬシンセサイザ１の出力
信号ａとして出力される。また、電圧制御発振器４の出
力信号ａは分周器５で分周されて分周信号ｄとなり、位
相比較器２に入力される。分周器５の分周比Ｍを変える
と出力周波数ｆも変わる。これにより、無線通信のチャ
ネルを変えることができる。

【０００５】上記位相比較器２、ループフィルタ３、電
圧制御発振器４、分周器５のループにより、分周信号ｄ
が基準信号ｒに対して位相が進んでいる場合すなわち周
波数が大きい場合、電圧制御発振器４の出力周波数ｆを
小さくするように制御がかかり、逆に、分周信号ｄが基
準信号ｒに対して位相が遅れている場合すなわち周波数
が小さい場合、電圧制御発振器４の出力周波数ｆを大き
くするように制御がかかる。よって、このループによ
り、位相比較器２に入力される基準信号ｒと分周信号ｄ
とが同じ周波数および同じ位相になるように制御がかか
る。これにより、ＰＬＬシンセサイザ１の出力信号ａは
分周器５で分周比Ｍの分周を受けているため、ＰＬＬシ
ンセサイザ１の出力周波数ｆは基準信号ｒの周波数のＭ
倍となる。

【０００６】無線通信のチャネルを変える場合は、分周
器５の分周比Ｍを変えて行うが、ここでは、小さい周波
数のチャネルから大きい周波数のチャネルに変える場合
における周波数シンセサイザの動作について説明する。
この場合、電圧制御発振器４の出力周波数ｆを小さい周
波数から大きい周波数に変えるため、分周器４の分周比
を大きくする。すると、位相比較器２に入力される分周
信号ｄの周波数が基準信号ｒの周波数に対して小さくな
るため、位相比較器２の出力電圧は上がり、電圧制御発
振器４の出力周波数ｆを上げるように制御がかかり、電
圧制御発振器４の出力周波数ｆは、分周信号ｄと基準信
号ｒとの周波数および位相が同じになるまで、大きくな
っていく。このようにＰＬＬシンセサイザ１のＰＬＬル
ープが動作することにより、ＰＬＬシンセサイザ１の出
力周波数ｆは小さい周波数から大きい周波数に切り換え
られる。

【０００７】

【発明が解決しようとする課題】しかしながら、上記従
来の周波数シンセサイザでは、無線通信のチャネルを切
り換える場合、分周器５の分周比Ｍを変えてＰＬＬシン
セサイザ１のＰＬＬループを回すことでＰＬＬシンセサ
イザの周波数の切換えを行っているために、周波数の切
換時間がＰＬＬシンセサイザのループフィルタ３の帯域
によって制限され、周波数の切換時間を短くすることが
できない。周波数の切換時間を短くするためにはループ
フィルタ３の帯域を大きくすれば良いが、このために
は、分周器５の分周比Ｍを小さくして位相比較器２の比
較周波数を大きくする必要がある。しかし、比較周波数
を無線通信のチャネル間隔の周波数以上に大きくする
と、全てのチャネルを出力することができなくなるた
め、比較周波数の最大値はチャネル間隔の周波数とな
る。通常、比較周波数はチャネル間隔の周波数と等しく
している。従って、従来の周波数シンセサイザでは比較
周波数は無線通信のチャネル間隔の周波数によって制限
されるため、周波数の切換時間を短くすることができな
いという問題点を有していた。例えば、デジタル移動体
通信の基地局等に使用する周波数シンセサイザには高速
チャネル切換えが要求されるため、従来の周波数シンセ
サイザを使用する場合においては、全てのチャネルを出
力するためには２つの周波数シンセサイザを切り換えて
使用する必要があり、装置のコストアップとなってい
た。

【０００８】この周波数シンセサイザは、周波数の切換
時間を短縮することができると共に、その短縮により装
置のコストアップとならないことが要求されている。

【０００９】本発明は、装置のコスト上昇を伴うこと無
く全てのチャネルの高速切換えが可能な周波数シンセサ
イザを提供することを目的とする。

【００１０】

【課題を解決するための手段】この課題を解決するため
に本発明は、基準信号を発生する基準信号発振器と、第
１の可変周波数の信号を出力する数値制御発振器と、第
２の可変周波数の信号を出力するＰＬＬシンセサイザと
を有する周波数シンセサイザであって、数値制御発振器
は、基準信号を基準クロックとして外部設定の周波数デ
ータを加算して位相データを得るカウンタと、位相デー
タを振幅データに変換する記憶部と、振幅データをアナ
ログの振幅信号に変換するＤ／Ａコンバータと、振幅信
号の高調波を取り除いて第１の可変周波数の信号を出力
するフィルタとを有し、ＰＬＬシンセサイザは、制御電
圧の値に応じて周波数が可変となる信号である第２の可
変周波数の信号を出力する電圧制御発振器と、電圧制御
発振器の出力信号の周波数を分周して分周信号を出力す
る分周器と、フィルタの出力信号と分周信号との位相の
比較を行って比較結果を示す位相比較信号を出力する位
相比較器と、位相比較信号の高調波を取り除いて制御電
圧を出力するループフィルタとを有するように構成した
ものである。

【００１１】これにより、装置のコスト上昇を伴うこと
無く全てのチャネルの高速切換えが可能な周波数シンセ
サイザが得られる。

【００１２】

【発明の実施の形態】本発明の請求項１に記載の発明
は、基準信号を発生する基準信号発振器と、第１の可変
周波数の信号を出力する数値制御発振器と、第２の可変
周波数の信号を出力するＰＬＬシンセサイザとを有する
周波数シンセサイザであって、数値制御発振器は、基準
信号を基準クロックとして外部設定の周波数データを加
算して位相データを得るカウンタと、位相データを振幅
データに変換する記憶部と、振幅データをアナログの振
幅信号に変換するＤ／Ａコンバータと、振幅信号の高調
波を取り除いて第１の可変周波数の信号を出力するフィ
ルタとを有し、ＰＬＬシンセサイザは、制御電圧の値に
応じて周波数が可変となる信号である第２の可変周波数
の信号を出力する電圧制御発振器と、電圧制御発振器の
出力信号の周波数を分周して分周信号を出力する分周器
と、フィルタの出力信号と分周信号との位相の比較を行
って比較結果を示す位相比較信号を出力する位相比較器
と、位相比較信号の高調波を取り除いて制御電圧を出力
するループフィルタとを有することとしたものであり、
位相比較器の比較周波数を大きくしても、全てのチャネ
ルが出力されるという作用を有する。

【００１３】請求項２に記載の発明は、基準信号を発生
する基準信号発振器と、第１の可変周波数の信号を出力
する数値制御発振器と、第２の可変周波数の信号を出力
するＰＬＬシンセサイザとを有する周波数シンセサイザ
であって、数値制御発振器は、基準信号を基準クロック
として外部設定の周波数データを加算して位相データを
得るカウンタと、位相データを振幅データに変換する記
憶部と、振幅データをアナログの振幅信号に変換するＤ
／Ａコンバータと、振幅信号の高調波を取り除いて第１
の可変周波数の信号を出力する第１のフィルタとを有
し、ＰＬＬシンセサイザは、制御電圧の値に応じて周波
数が可変となる信号である第２の可変周波数の信号を出
力する電圧制御発振器と、電圧制御発振器の出力信号と
第１のフィルタの出力信号とを合成して和と差の周波数
の信号を出力するミキサと、和と差の周波数の信号から
差の周波数の信号を取り出す第２のフィルタと、第２の
フィルタの出力信号の差の周波数を分周して分周信号を
出力する分周器と、基準信号と分周信号との位相の比較
を行って比較結果を示す位相比較信号を出力する位相比
較器と、位相比較信号の高調波を取り除いて制御電圧を
出力するループフィルタとを有することとしたものであ
り、位相比較器の比較周波数を大きくしても、全てのチ
ャネルが出力されるという作用を有する。

【００１４】以下、本発明の実施の形態について、図
１、図２を用いて説明する。（実施の形態１）図１は本発明の一実施の形態による周
波数シンセサイザを示すブロック図である。図１におい
て、基準信号発振器７は基準信号ｒを発生し、数値制御
発振器８は基準信号ｒを入力する。数値制御発振器８は
カウンタ９、記憶部１０、Ｄ／Ａコンバータ１１および
フィルタ１２から成る。カウンタ９は基準信号発振器７
から供給された基準信号ｒを基準クロックとして周波数
データの加算を行い、加算結果としての位相データを出
力する。記憶部１０はカウンタ９から出力される位相デ
ータを振幅データに変換する。Ｄ／Ａコンバータ１１は
記憶部１０から出力されるデジタルの振幅データをアナ
ログの振幅信号に変換する。フィルタ１２はＤ／Ａコン
バータ１１から出力されるアナログの振幅信号の高調波
を取り除いて出力信号Ｒを出力する。カウンタ９で加算
される周波数データはクロック毎に加算する位相データ
を意味し、数値制御発振器８の出力信号Ｒの周波数Ｆを
決定するデータであり、外部から設定される。ＰＬＬシ
ンセサイザ１３は位相比較器１４、ループフィルタ１
５、電圧制御発振器１６および分周器１７から成り、位
相比較器１４はフィルタ１２の出力信号Ｒと分周器１７
から出力される分周信号ｄとの位相比較を行って位相比
較結果である位相比較信号を出力し、ループフィルタ１
５は位相比較器１４から出力される位相比較信号の高調
波を取り除き、電圧制御発振器１６はループフィルタ１
５の出力電圧（制御電圧）の値に応じて出力信号ａの周
波数（出力周波数）ｆを変化させ、分周器１７は電圧制
御発振器１６の出力周波数ｆを分周する。

【００１５】以上のように構成された周波数シンセサイ
ザについて、その動作を説明する。まず数値制御発振器
８についての動作を説明する。数値制御発振器８のカウ
ンタ９は、基準信号発振器７から出力される基準信号ｒ
を基準クロックとして、周波数データをクロック毎に加
算していく。このようにしてカウンタ９は加算された位
相データを出力する。この位相データは記憶部１０で位
相データから振幅データに変換され、出力される。記憶
部１０には、各位相に対応する正弦波の振幅が記憶され
ており、カウンタ９から位相データが入力されると、こ
の位相データに対応する正弦波の振幅データを出力す
る。記憶部１０から出力されたデジタルの振幅データは
Ｄ／Ａコンバータ１１でアナログの振幅信号に変換さ
れ、出力される。Ｄ／Ａコンバータ１１から出力された
アナログの振幅信号はフィルタ１２で高調波を取り除か
れて出力され、ＰＬＬシンセサイザ１３の位相比較器１
４の出力信号Ｒとなる。

【００１６】次に、ＰＬＬシンセサイザ１３についての
動作を説明する。位相比較器１４は、数値制御発振器８
のフィルタ１２から出力される出力信号Ｒと分周器１７
から出力される分周信号ｄとの位相比較を行い、分周信
号ｄが出力信号Ｒよりも位相が進んでいる場合、すなわ
ち分周信号ｄの周波数が出力信号Ｒの周波数Ｆよりも大
きい場合、その出力電圧である位相比較信号の電圧を下
げる。逆に、分周信号ｄが出力信号Ｒよりも位相が遅れ
ている場合、すなわち分周信号ｄの周波数が出力信号Ｒ
の周波数Ｆよりも小さい場合、その出力電圧である位相
比較信号の電圧を上げる。位相比較器１４からの出力電
圧はループフィルタ１５で高調波を取り除かれて電圧制
御発振器１６の制御電圧となる。電圧制御発振器１６
は、入力される制御電圧が上がると出力周波数ｆが上が
り、制御電圧が下がると出力周波数ｆが下がるため、分
周信号ｄの周波数が出力信号Ｒの周波数Ｆよりも大きく
なる、すなわち制御電圧が下がると、電圧制御発振器１
６の出力周波数ｆは下がる。逆に、分周信号ｄの周波数
が出力信号Ｒの周波数Ｆよりも小さくなる、すなわち制
御電圧が上がると、電圧制御発振器１６の出力周波数ｆ
は上がる。電圧制御発振器１６の出力信号ａはＰＬＬシ
ンセサイザ１３の出力信号ａとして出力される。また、
電圧制御発振器１６の出力信号ａは分周器１７で分周さ
れて分周信号ｄとなり、位相比較器１４に入力される。

【００１７】図３に示した従来例と同様、以上述べた位
相比較器１４、ループフィルタ１５、電圧制御発振器１
６、分周器１７のループにより、位相比較器１４に入力
される出力信号Ｒと分周信号ｄとが同じ周波数および同
じ位相になるように制御がかかる。これにより、ＰＬＬ
シンセサイザ１３の出力信号ａは分周器１７で分周比Ｍ
で分周されているため、ＰＬＬシンセサイザ１３の出力
周波数ｆは出力信号ＲのＭ倍の周波数ＭＦとなる。ここ
で、従来例とは異なり、ＰＬＬシンセサイザ１３の位相
比較器１４の比較周波数は無線通信のチャネル間隔の周
波数よりも大きい値とする。また、数値制御発振器８の
フィルタ１２から位相比較器１４に入力される出力信号
Ｒは固定の周波数の信号ではなく、周波数データに応じ
て周波数が変化する可変周波数Ｆの信号である。このた
め、ＰＬＬシンセサイザ１３の出力周波数ｆすなわち周
波数シンセサイザの出力周波数ｆは数値制御発振器８か
ら出力される周波数可変の出力信号ＲのＭ倍の周波数Ｍ
Ｆとなる。

【００１８】次に、無線通信のチャネルを変える場合に
ついて説明する。まずＰＬＬシンセサイザ１３では、周
波数を切り換える場合、分周器１７の分周比Ｍを変えて
ＰＬＬシンセサイザ１３のＰＬＬループを回すことでＰ
ＬＬシンセサイザ１３の出力周波数ｆの切換えを行って
いるため、周波数の切換時間がＰＬＬシンセサイザ１３
のループフィルタ１５の帯域によって制限され、その帯
域が小さい場合には周波数の切換え時間を短くすること
ができない。周波数の切換え時間を短くするためにはル
ープフィルタ１５の帯域を大きくすれば良いので、本実
施の形態では位相比較器１４の比較周波数を無線通信の
チャネル間隔の周波数よりも大きくする。これにより、
ループフィルタ１５の帯域を大きくすることができ、周
波数の切換え時間が短くなる。しかし、このままでは、
比較周波数がチャネル間隔の周波数よりも大きいため、
全てのチャネルを出力できない。よって、ＰＬＬシンセ
サイザ１３だけでは実現できない細かい周波数切換えは
数値制御発振器８で行うことにする。

【００１９】数値制御発振器８では、周波数を切り換え
る場合、カウンタ９の周波数データを変えてクロック毎
にカウンタ９で加算する位相データを変えることによ
り、数値制御発振器８の周波数の切換えを行っているた
め、周波数の切換え時間を短くすることができる。よっ
て、数値制御発振器８の出力周波数Ｆは可変とし、細か
い周波数切換えに対応する。

【００２０】周波数シンセサイザの出力周波数ｆを大き
く変える場合は、数値制御発振器８の周波数Ｆは固定と
し、ＰＬＬシンセサイザ１３の分周器１７の分周比Ｍを
変えてＰＬＬループを回すことにより周波数の切換えを
行う。このとき、位相比較器１４の比較周波数を大きく
しているため、ループフィルタ１５の帯域が大きくな
り、ＰＬＬシンセサイザ１３すなわち周波数シンセサイ
ザの周波数切換え時間を短くすることができる。また、
周波数シンセサイザで細かい周波数切換えを行う場合、
数値制御発振器８のカウンタ９の周波数データを変えて
周波数の切換えを行っているため、数値制御発振器８の
周波数切換え時間を短くすることができる。このとき、
数値制御発振器８からＰＬＬシンセサイザ１３の位相比
較器１４に入力される出力信号Ｒの周波数Ｆが変わるた
め、ＰＬＬシンセサイザ１３もＰＬＬループを回すこと
によって周波数の切換えを行う。このときも上述と同
様、位相比較器１４の比較周波数を大きくしているた
め、ＰＬＬシンセサイザ１３すなわち周波数シンセサイ
ザの周波数切換え時間を短くすることができる。

【００２１】以上のように本実施の形態１によれば、Ｐ
ＬＬシンセサイザ１３の比較周波数を大きくすることに
より、従来は比較周波数が小さいことにより時間のかか
っていた周波数の切換え時間を短くすることができる。
また、細かい周波数切換えは、周波数切換え時間の短い
数値制御発振器８の出力信号Ｒの周波数Ｆを変えること
で行うことができる。これにより、全てのチャネルを出
力することが可能で周波数切換え時間の短い周波数シン
セサイザを実現することができ、従来装置に対して数値
制御発振器８を追加するだけで良いので、装置のコスト
上昇を伴うこと無く全てのチャネルの高速切換えが可能
な周波数シンセサイザを実現することができる。

【００２２】（実施の形態２）図２は本発明の第２の実
施の形態による周波数シンセサイザを示すブロック図で
ある。図２において、基準信号発振器７、数値制御発振
器８、カウンタ９、記憶部１０、Ｄ／Ａコンバータ１１
は図１と同様のものなので、説明は省略する。第１のフ
ィルタ１１２はＤ／Ａコンバータ１１から出力されるア
ナログの振幅信号の高調波を取り除いて出力信号Ｒを出
力する。ＰＬＬシンセサイザ１８は位相比較器１９、ル
ープフィルタ２０、電圧制御発振器２１、ミキサ２２、
第２のフィルタ２３および分周器２４から成り、位相比
較器１９は基準信号発振器７から出力される基準信号ｒ
と分周器２４から出力される分周信号ｄとの位相比較を
行って位相比較結果である位相比較信号を出力し、ルー
プフィルタ２０は位相比較器１９から出力される位相比
較信号の高調波を取り除き、電圧制御発振器２１はルー
プフィルタ２０の出力電圧（制御電圧）の値に応じて出
力信号ａの周波数（出力周波数）ｆを変化させ、ミキサ
２２は電圧制御発振器２１からの信号ａと数値制御発振
器８の第１のフィルタ１１２からの周波数ｆの出力信号
Ｒとを合成し、入力周波数の和および差（（ｆ＋Ｆ）お
よび（ｆ−Ｆ））の周波数の信号ｂを出力し、第２のフ
ィルタ２３は上記和および差の周波数の信号ｂから差の
周波数の信号ｃを取り出し、分周器２４は第２のフィル
タ２３からの信号ｃの周波数（ｆ−Ｆ）を分周する。

【００２３】以上のように構成された周波数シンセサイ
ザについて、その動作を説明する。数値制御発振器８の
動作は図１の場合と同様であるので、その説明は省略
し、ＰＬＬシンセサイザ１３についての動作を説明す
る。位相比較器１９は、基準信号発振器７から出力され
る基準信号ｒと分周器２４から出力される分周信号ｄと
の位相比較を行い、分周信号ｄが基準信号ｒよりも位相
が進んでいる場合、すなわち分周信号ｄの周波数が基準
信号ｒの周波数よりも大きい場合、その出力電圧である
位相比較信号の電圧を下げる。逆に、分周信号ｄが基準
信号ｒよりも位相が遅れている場合、すなわち分周信号
ｄの周波数が基準信号ｒの周波数よりも小さい場合、そ
の出力電圧である位相比較信号の電圧を上げる。位相比
較器１９からの出力電圧はループフィルタ２０で高調波
を取り除かれて電圧制御発振器２１の制御電圧となる。
電圧制御発振器２１は、入力される制御電圧が上がると
出力周波数ｆが上がり、制御電圧が下がると出力周波数
ｆが下がるため、分周信号ｄの周波数が基準信号ｒの周
波数よりも大きくなる、すなわち制御電圧が下がると、
電圧制御発振器２１の出力周波数ｆは下がる。逆に、分
周信号ｄの周波数が基準信号ｒの周波数よりも小さくな
る、すなわち制御電圧が上がると、電圧制御発振器２１
の出力周波数ｆは上がる。電圧制御発振器２１の出力信
号ａはＰＬＬシンセサイザ１８の出力信号ａとして出力
され、この出力信号ａが周波数シンセサイザの出力信号
となる。また、ミキサ２２は、電圧制御発振器２１の出
力信号ａと数値制御発振器８の第１のフィルタ１１２か
らの出力信号Ｒとを合成し、２つの周波数の和と差
（（ｆ＋Ｆ）および（ｆ−Ｆ））の周波数の信号ｂを第
２のフィルタ２３に出力する。第２のフィルタ２３は信
号ｂのうち和の周波数の信号を取り除き、差の周波数の
信号ｃを出力する。分周器２４は、周波数（ｆ−Ｆ）の
信号ｃを分周し、分周信号ｄとして位相比較器１９に出
力する。

【００２４】以上述べた位相比較器１９、ループフィル
タ２０、電圧制御発振器２１、ミキサ２２、第２のフィ
ルタ２３、分周器２４のループにより、位相比較器１９
に入力される基準信号ｒと分周信号ｄとが同じ周波数お
よび同じ位相になるように制御がかかる。これにより、
ミキサ２２から出力される信号の差の周波数（ｆ−Ｆ）
は基準信号ｒの周波数のＭ倍となる。また、ミキサ２２
で数値制御発振器８の周波数Ｆの信号と電圧制御発振器
２１の出力周波数ｆの信号とが合成され、第２のフィル
タ２３で差の周波数の信号ｃが取り出されているため、
電圧制御発振器２１の出力周波数ｆは、基準信号ｒの周
波数を（ｒ）とすると、周波数（ｒ）のＭ倍の周波数Ｍ
（ｒ）と数値制御発振器８の周波数Ｆとの和となる。よ
って、この周波数（Ｍ（ｒ）＋Ｆ）がＰＬＬシンセサイ
ザ１８すなわち周波数シンセサイザの出力信号の周波数
となる。ここで、ＰＬＬシンセサイザ１８の位相比較器
１９の比較周波数は、無線通信のチャネル間隔の周波数
よりも大きい値とする。また、数値制御発振器８の第１
のフィルタ１１２からＰＬＬシンセサイザ１８のミキサ
２２に入力される出力信号Ｒは固定の周波数ではなく、
周波数データに基づいて変換する可変の周波数Ｆであ
る。

【００２５】次に、無線通信のチャネルを変える場合の
動作について説明する。本実施の形態におけるＰＬＬシ
ンセサイザ１８および数値制御発振器８単体の周波数切
換えの動作は第１の実施の形態と同様である。本実施の
形態２でも、ＰＬＬシンセサイザ１８の比較周波数をチ
ャネル間隔の周波数よりも大きくしたため、ＰＬＬシン
セサイザ１８だけでは全てのチャネルを出力できない。
よって、ＰＬＬシンセサイザ１８だけでは実現できない
細かい周波数切換えは数値制御発振器８で行うことにす
る。周波数シンセサイザの周波数を大きく変える場合
は、数値制御発振器８の周波数Ｆは固定とし、ＰＬＬシ
ンセサイザ１８の分周器２４の分周比Ｍを変えて、ＰＬ
Ｌループを回すことによって周波数の切換えを行う。こ
のとき、位相比較器１９の比較周波数を大きくしている
ため、ＰＬＬシンセサイザ１８すなわち周波数シンセサ
イザの周波数切換え時間を短くすることができる。ま
た、周波数シンセサイザで細かい周波数切換えを行う場
合は、数値制御発振器８のカウンタ９の周波数データを
変えて周波数の切換えを行っている。このため数値制御
発振器８の周波数切換え時間を短くすることができる。
数値制御発振器８のカウンタ９の周波数データを変えて
周波数の切換えを行っているときは、ＰＬＬシンセサイ
ザ１８のミキサ２２に入力される出力信号Ｒの周波数Ｆ
が変わり、ミキサ２２の信号ｂの周波数が変わるため、
ＰＬＬシンセサイザ１８もＰＬＬループを回すことによ
って周波数の切換えを行う。このときも同様に位相比較
器１９の比較周波数を大きくしているため、ＰＬＬシン
セサイザ１８すなわち周波数シンセサイザの周波数切換
え時間を短くすることができる。

【００２６】以上のように本実施の形態によれば、ＰＬ
Ｌシンセサイザ１３の比較周波数を大きくすることによ
り、従来は比較周波数が小さいことにより時間のかかっ
ていた周波数の切換え時間を短くすることができる。ま
た、細かい周波数切換えは、周波数切換え時間の短い数
値制御発振器８の出力信号Ｒの周波数Ｆを変えることで
行うことができる。これにより、全てのチャネルを出力
することが可能で周波数切換え時間の短い周波数シンセ
サイザを実現することができる。また、従来装置に対し
て数値制御発振器８とミキサ２２、第２のフィルタ２３
とを追加するだけで良いので、装置のコスト上昇を伴う
こと無く全てのチャネルの高速切換えが可能な周波数シ
ンセサイザを実現することができる。

【００２７】

【発明の効果】以上のように本発明の周波数シンセサイ
ザによれば、数値制御発振器のみ又は数値制御発振器お
よび少数の部品を追加するだけで、周波数切換え時間の
短い数値制御発振器で周波数を細かく変え、ＰＬＬシン
セサイザで周波数を大きく変えるようにすることができ
るので、周波数の切換え時間を短くするためにＰＬＬシ
ンセサイザの比較周波数を大きくしても全てのチャネル
を出力することができ、装置のコスト上昇を伴うこと無
く全てのチャネルの高速切換えが可能な周波数シンセサ
イザを実現することができるという有利な効果が得られ
る。

【図面の簡単な説明】

【図１】本発明の一実施の形態による周波数シンセサイ
ザを示すブロック図

【図２】本発明の第２の実施の形態による周波数シンセ
サイザを示すブロック図

【図３】従来の周波数シンセサイザを示すブロック図

【符号の説明】

７基準信号発振器８数値制御発振器９カウンタ１０記憶部１１Ｄ／Ａコンバータ１２フィルタ１３、１８ＰＬＬシンセサイザ１４、１９位相比較器１５、２０ループフィルタ１６、２１電圧制御発振器１７、２４分周器２２ミキサ２３第２のフィルタ

Claims

【特許請求の範囲】

【請求項１】基準信号を発生する基準信号発振器と、第
１の可変周波数の信号を出力する数値制御発振器と、第
２の可変周波数の信号を出力するＰＬＬシンセサイザと
を有する周波数シンセサイザであって、前記数値制御発
振器は、前記基準信号を基準クロックとして外部設定の
周波数データを加算して位相データを得るカウンタと、
前記位相データを振幅データに変換する記憶部と、前記
振幅データをアナログの振幅信号に変換するＤ／Ａコン
バータと、前記振幅信号の高調波を取り除いて前記第１
の可変周波数の信号を出力するフィルタとを有し、前記
ＰＬＬシンセサイザは、制御電圧の値に応じて周波数が
可変となる信号である前記第２の可変周波数の信号を出
力する電圧制御発振器と、前記電圧制御発振器の出力信
号の周波数を分周して分周信号を出力する分周器と、前
記フィルタの出力信号と前記分周信号との位相の比較を
行って比較結果を示す位相比較信号を出力する位相比較
器と、前記位相比較信号の高調波を取り除いて前記制御
電圧を出力するループフィルタとを有する周波数シンセ
サイザ。
【請求項２】基準信号を発生する基準信号発振器と、第
１の可変周波数の信号を出力する数値制御発振器と、第
２の可変周波数の信号を出力するＰＬＬシンセサイザと
を有する周波数シンセサイザであって、前記数値制御発
振器は、前記基準信号を基準クロックとして外部設定の
周波数データを加算して位相データを得るカウンタと、
前記位相データを振幅データに変換する記憶部と、前記
振幅データをアナログの振幅信号に変換するＤ／Ａコン
バータと、前記振幅信号の高調波を取り除いて前記第１
の可変周波数の信号を出力する第１のフィルタとを有
し、前記ＰＬＬシンセサイザは、制御電圧の値に応じて
周波数が可変となる信号である前記第２の可変周波数の
信号を出力する電圧制御発振器と、前記電圧制御発振器
の出力信号と前記第１のフィルタの出力信号とを合成し
て和と差の周波数の信号を出力するミキサと、前記和と
差の周波数の信号から差の周波数の信号を取り出す第２
のフィルタと、前記第２のフィルタの出力信号の差の周
波数を分周して分周信号を出力する分周器と、前記基準
信号と前記分周信号との位相の比較を行って比較結果を
示す位相比較信号を出力する位相比較器と、前記位相比
較信号の高調波を取り除いて前記制御電圧を出力するル
ープフィルタとを有する周波数シンセサイザ。