JPS5818354Y2 - シンセサイザ−受信機 - Google Patents
シンセサイザ−受信機Info
- Publication number
- JPS5818354Y2 JPS5818354Y2 JP9818778U JP9818778U JPS5818354Y2 JP S5818354 Y2 JPS5818354 Y2 JP S5818354Y2 JP 9818778 U JP9818778 U JP 9818778U JP 9818778 U JP9818778 U JP 9818778U JP S5818354 Y2 JPS5818354 Y2 JP S5818354Y2
- Authority
- JP
- Japan
- Prior art keywords
- sweep
- temporary storage
- frequency
- data setting
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【考案の詳細な説明】
本考案は局部発振回路をＰＬＬで構成し、ディジタル的
に掃引選局を行なうシンセサイザー受信機に関し、特に
新規な掃引速度変更手段を具備したシンセサイザー受信
機に関する。
に掃引選局を行なうシンセサイザー受信機に関し、特に
新規な掃引速度変更手段を具備したシンセサイザー受信
機に関する。
以下本考案の実施例を図面と共に説明する。
１は局部発振回路２がＰＬＬ３で構成されたスーパーヘ
テロダイン受信機を示し、高周波増幅回路４、混合回路
５及び中間周波増幅回路６で主要部が構成されている。
テロダイン受信機を示し、高周波増幅回路４、混合回路
５及び中間周波増幅回路６で主要部が構成されている。
そしてＰＬＬ３は局部発振周波数ｆｏを発振する電圧制
御発振器Ｉと、該発振器７の出力を分周するプログラマ
ブル分局器８と、該分周器８で分周された出力と、基準
周波数発振器９の基準周波数ｆｒの位相及び周波数を比
較し誤差出力を発生する位相比較器１０と、該比較器１
０よりの誤差出力を電圧制御発振器７への制御電圧に変
換する低域濾波器１１で構成され、プログラマブル分周
器８の分周比Ｎを可変することにより、電圧制御発振器
７から基準周波数ｆｒのＮ倍の発振出力を安定に発振さ
せるもので、基準周波数ｆｒを受信バンドの局間周波数
に設定することにより、局部発振周波数ｆｏを局間周波
数ステップで発生させるものである。
御発振器Ｉと、該発振器７の出力を分周するプログラマ
ブル分局器８と、該分周器８で分周された出力と、基準
周波数発振器９の基準周波数ｆｒの位相及び周波数を比
較し誤差出力を発生する位相比較器１０と、該比較器１
０よりの誤差出力を電圧制御発振器７への制御電圧に変
換する低域濾波器１１で構成され、プログラマブル分周
器８の分周比Ｎを可変することにより、電圧制御発振器
７から基準周波数ｆｒのＮ倍の発振出力を安定に発振さ
せるもので、基準周波数ｆｒを受信バンドの局間周波数
に設定することにより、局部発振周波数ｆｏを局間周波
数ステップで発生させるものである。
１２はプログラマブル分周器８の分周比を設定する分周
比制御手段で、プログラマブル分周器８に並列に接続さ
れた一時記憶手段１３と、該手段の出力と掃引データ設
定手段１４の出力を加減算し、結果を一時記憶手段１３
に入力する加減算手段１５と、５ＬＯＷ、ＦＡＳＴ等の
掃引キー１６．１７の操作で制御信号を発生し、前記一
時記憶手段１３、加減算手段１５及び掃引データ設定手
段１４をシーケンシャルに制御するキー人力制御手段１
８で構成されている。
比制御手段で、プログラマブル分周器８に並列に接続さ
れた一時記憶手段１３と、該手段の出力と掃引データ設
定手段１４の出力を加減算し、結果を一時記憶手段１３
に入力する加減算手段１５と、５ＬＯＷ、ＦＡＳＴ等の
掃引キー１６．１７の操作で制御信号を発生し、前記一
時記憶手段１３、加減算手段１５及び掃引データ設定手
段１４をシーケンシャルに制御するキー人力制御手段１
８で構成されている。
尚、掃引データ設定手段１４には、低速あるいは高速掃
引に応じ異なる数値が設定さＰ れており、又加減算手段１５は ／ 掃引ＯＷＮ キー１９により、アップ方向掃引の時には加算手段とし
て作用し、ダウン方向掃引の時には減算回路として作用
するよう切換えられる。
引に応じ異なる数値が設定さＰ れており、又加減算手段１５は ／ 掃引ＯＷＮ キー１９により、アップ方向掃引の時には加算手段とし
て作用し、ダウン方向掃引の時には減算回路として作用
するよう切換えられる。
次に斯る構成よりなる本考案の動作を中波放送受信を例
に説明する。
に説明する。
その前に先ずＰＬＬ３の基準周波数ｆｒはＩ ＫＨｚに
設定され、掃引データ設定手段１４には“１０“と“５
０“の数値データが設定されているものとし、現在プロ
グラマブル分周器８の分周比Ｎが、受信周波数１０００
ＫＨｚに対応した局部発振周波数１４５５ ＫＨｚを発
振するようω１４５５〃に設定され、１０００ＫＨｚの
局を受信中であると仮定する。
設定され、掃引データ設定手段１４には“１０“と“５
０“の数値データが設定されているものとし、現在プロ
グラマブル分周器８の分周比Ｎが、受信周波数１０００
ＫＨｚに対応した局部発振周波数１４５５ ＫＨｚを発
振するようω１４５５〃に設定され、１０００ＫＨｚの
局を受信中であると仮定する。
この時一時記憶手段１３にもグログラマプル分周器８と
同じ数値の’１４５５“が設定され、今掃引キー１９が
アップ方向に切換えられ加減算手段１５は加算手段とし
て作用しているものとする。
同じ数値の’１４５５“が設定され、今掃引キー１９が
アップ方向に切換えられ加減算手段１５は加算手段とし
て作用しているものとする。
次にこの状態から別の局を選局しようとして５ＬＯＷ掃
引キー１６を操作すると、先ず制御信号Ｓ１が発生され
、掃引データ設定手段１４から数値１１０“が選択され
加減算手段１５に入力され次いで発生される演算信号Ｓ
２により、加減算手段１５で一時記憶手段１３の出力′
ｖ′１４５５“と、掃引データ設定手段１４からの出力
Ｎ１０〃が加算され、加算結果が制御信号Ｓ３の発生で
一時記憶手段１３に入力され、一時記憶手段１３は’１
４６５“どなる。
引キー１６を操作すると、先ず制御信号Ｓ１が発生され
、掃引データ設定手段１４から数値１１０“が選択され
加減算手段１５に入力され次いで発生される演算信号Ｓ
２により、加減算手段１５で一時記憶手段１３の出力′
ｖ′１４５５“と、掃引データ設定手段１４からの出力
Ｎ１０〃が加算され、加算結果が制御信号Ｓ３の発生で
一時記憶手段１３に入力され、一時記憶手段１３は’１
４６５“どなる。
かくしてプログラマブル分周器８の分周比Ｎも’１４６
５“となり、局部発振周波数ｆｏは１４６５ ＫＨｚに
上昇し、１０１０）Ｇ（ｚ の局の受信可能状態とな
る。
５“となり、局部発振周波数ｆｏは１４６５ ＫＨｚに
上昇し、１０１０）Ｇ（ｚ の局の受信可能状態とな
る。
以下同様にして５ＬＯＷ掃引キー１６が操作される度に
、あるいは操作されている期間は加減算手段で＋１０が
行なわれ、分局比Ｎが１０ずつ増加されることにより、
局部発振周波数ｆｏは１０ ＫＨｚ間隔で変更され掃引
選局が行なわれる。
、あるいは操作されている期間は加減算手段で＋１０が
行なわれ、分局比Ｎが１０ずつ増加されることにより、
局部発振周波数ｆｏは１０ ＫＨｚ間隔で変更され掃引
選局が行なわれる。
次にＦＡＳＴ掃引キー１７が操作されると、掃引データ
設定手段１４からは数値’５０“が選択され加減算手段
１５に入力されることにより、プログラマブル分周器８
の分周比は５０ずつ変更され、５ＬＯＷ掃引の場合の５
倍の速度で掃引を行なうことが可能である。
設定手段１４からは数値’５０“が選択され加減算手段
１５に入力されることにより、プログラマブル分周器８
の分周比は５０ずつ変更され、５ＬＯＷ掃引の場合の５
倍の速度で掃引を行なうことが可能である。
したがって、ＦＡＳＴ掃引キー１７で受信を希望する局
の近くまで掃引した後、５ＬＯＷ掃引キー１６により選
局すれば選局操作を容易に行なうことができるものであ
る。
の近くまで掃引した後、５ＬＯＷ掃引キー１６により選
局すれば選局操作を容易に行なうことができるものであ
る。
尚上記説明はアップ方向掃引の場合であったが、掃引キ
ー１９をダウンに切換え加減算手段１５を減算機能に切
換えることによりダウン方向の掃引も可能である。
ー１９をダウンに切換え加減算手段１５を減算機能に切
換えることによりダウン方向の掃引も可能である。
又実施例では掃引データ設定手段１４には、数値データ
ＳＳ １ｏ“と５０“を設定し５倍のスピードで掃引で
きるよう構成したが、これに限定されるものでな（、任
意の数値を設定すれば任意のスピードが得られるもので
ある。
ＳＳ １ｏ“と５０“を設定し５倍のスピードで掃引で
きるよう構成したが、これに限定されるものでな（、任
意の数値を設定すれば任意のスピードが得られるもので
ある。
更に本考案は多バンド受信機の場合に、バンドによって
異なる数値データを設定することにより、バンドによっ
て掃引速度を変更し、バンドが変更されても掃引時間を
一定にするような場合にも応用できるものである。
異なる数値データを設定することにより、バンドによっ
て掃引速度を変更し、バンドが変更されても掃引時間を
一定にするような場合にも応用できるものである。
上述の如く本考案のシンセサイザー受信機は、掃引デー
タ設定手段に設定された数値データを、一時記憶手段の
数値と加減算することにまり分周比を設定するよう構成
したもので、掃引データ設定手段の設定データを変更す
ることで、複数の掃引速度が容易に得られるもので、最
近注目を集めているマイクロコンピュータを応用してＰ
ＬＬを制御する場合等に最適なるものである。
タ設定手段に設定された数値データを、一時記憶手段の
数値と加減算することにまり分周比を設定するよう構成
したもので、掃引データ設定手段の設定データを変更す
ることで、複数の掃引速度が容易に得られるもので、最
近注目を集めているマイクロコンピュータを応用してＰ
ＬＬを制御する場合等に最適なるものである。
図面は本考案のシンセサイザー受信機の構成を示すブロ
ック図。 ２・・・・・・局部発振回路、３・・・・・・ＰＬＬ、
８・・・・・・プログラマブル分周器、１２・・・・・
・分周比制御手段、１３・・・・・・一時記憶手段、１
４・・・・・・掃引データ設定手段、１５・・・・・・
加減算手段、１８・・・・・・キー人力制御手段。
ック図。 ２・・・・・・局部発振回路、３・・・・・・ＰＬＬ、
８・・・・・・プログラマブル分周器、１２・・・・・
・分周比制御手段、１３・・・・・・一時記憶手段、１
４・・・・・・掃引データ設定手段、１５・・・・・・
加減算手段、１８・・・・・・キー人力制御手段。
Claims (1)
- 局部発振回路をＰＬＬで構成したシンセサイザー受信機
に於いて、ＰＬＬを構成するプログラマブル分周器の分
局比を設定する分周比制御手段を、プログラマブル分周
器に並列接続された一時記憶手段と、複数の異なる数値
データが設定された掃引データ設定手段と、前記一時記
憶手段と掃引データ設定手段の数値を加減算し、出力を
一時記憶手段に入力する加減算回路で構成し、前記掃引
データ設定手段の数値を選択することにより、異なる掃
引速度を得ることを特徴としたシンセサイザー受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9818778U JPS5818354Y2 (ja) | 1978-07-14 | 1978-07-14 | シンセサイザ−受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9818778U JPS5818354Y2 (ja) | 1978-07-14 | 1978-07-14 | シンセサイザ−受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5515840U JPS5515840U (ja) | 1980-01-31 |
| JPS5818354Y2 true JPS5818354Y2 (ja) | 1983-04-14 |
Family
ID=29033724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9818778U Expired JPS5818354Y2 (ja) | 1978-07-14 | 1978-07-14 | シンセサイザ−受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5818354Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153830A (en) * | 1980-04-30 | 1981-11-28 | Fujitsu Ten Ltd | Multibank sweep type radio channel selecting system |
| JPH0822124B2 (ja) * | 1984-04-02 | 1996-03-04 | 株式会社東芝 | ガス絶縁キュービクル収納の電気装置 |
-
1978
- 1978-07-14 JP JP9818778U patent/JPS5818354Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5515840U (ja) | 1980-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5823972B2 (ja) | 多バンドデイジタルシンセサイザ受信機 | |
| JPH0746150A (ja) | 無線選択呼出受信機 | |
| US4882549A (en) | Center offset microwave frequency synthesizer | |
| US4459560A (en) | Plural phase locked loop frequency synthesizer | |
| JPH0715371A (ja) | スーパーへテロダイン方式の送受信方法と送受信機 | |
| JPH02188027A (ja) | 周波数シンセサイザ | |
| JPS5818354Y2 (ja) | シンセサイザ−受信機 | |
| JP2853595B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| KR100201815B1 (ko) | 주파수 발생장치 및 방법 | |
| JP2947203B2 (ja) | 周波数シンセサイザ | |
| El-Ela | High speed PLL frequency synthesizer with synchronous frequency sweep | |
| JPS6333381Y2 (ja) | ||
| JPS5910612B2 (ja) | シンセサイザ−受信機 | |
| JPS6342601Y2 (ja) | ||
| JPS6182536A (ja) | 周波数変換装置 | |
| JPH09148928A (ja) | 周波数シンセサイザ | |
| JPH0983249A (ja) | 周波数シンセサイザ | |
| JPH0514193A (ja) | 周波数シンセサイザ | |
| JPH06104788A (ja) | スーパーヘテロダイン方式の受信機 | |
| JPH1041841A (ja) | シンセサイザ受信機 | |
| JPH0311960Y2 (ja) | ||
| JPH087706Y2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP2002353837A (ja) | 受信装置 | |
| JPS6019857B2 (ja) | 受信機 | |
| JPS6349412B2 (ja) |