JPH1041841A - シンセサイザ受信機 - Google Patents

Abstract

(57)【要約】 【課題】 シンセサイザ受信機において、選局の操作性
を損なわずに、消費電流を低減する。 【解決手段】 ＰＬＬ２０がロックしたときにＡ／Ｄコ
ンバータ４１から得られるデジタルデータＤLPFを、Ｄ
／Ａコンバータ４２によりアナログ電圧Ｖ42にＤ／Ａ変
換する。このアナログ電圧Ｖ42をスイッチ回路２６を通
じてＶＣＯ２１に供給してこのＶＣＯ２１の発振周波数
ｆLOをＰＬＬ２０がロックしたときの周波数に保持す
る。スイッチ回路５２により、少なくとも可変分周回路
２２、位相比較回路２３および形成回路２４の電源をオ
フにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はシンセサイザ受信
機に関する。

【０００２】

【従来の技術】ＰＬＬを使用したシンセサイザ受信機
は、基本的には図４に示すように構成されている。すな
わち、符号１０はＦＭ受信回路を示し、アンテナ１１に
よりＦＭ放送が受信され、その受信信号が電子同調方式
のアンテナ同調回路１２に供給されて目的とする周波数
ｆRXの放送波信号ＳRXが取り出される。

【０００３】そして、この信号ＳRXが、高周波アンプ１
３を通じてミキサ回路１４に供給されるとともに、ＶＣ
Ｏ２１から周波数ｆLOが、例えば、 ｆLO＝ｆRX−ｆIF〔ｋHz〕 ・・・ (1) ｆIFは中間周波数で、例えば、ｆIF＝10.7ＭHzの発振信
号ＳLOが取り出され、この信号ＳLOがミキサ回路１４に
局部発振信号として供給され、信号ＳRXは中間周波信号
ＳIF（中間周波数ｆIF）に周波数変換される。

【０００４】さらに、この中間周波信号ＳIFが、中間周
波フィルタおよびアンプから構成されている中間周波回
路１５を通じてＦＭ復調回路１６に供給されてオーディ
オ信号が復調され、このオーディオ信号がアンプ１７を
通じてスピーカ１８に供給される。

【０００５】そして、このとき、ＶＣＯ２１は、回路２
２〜２５とともに、ＰＬＬ２０を構成している。すなわ
ち、ＶＣＯ２１からの信号ＳLOが、可変分周回路２２に
供給されて１／Ｎの周波数に分周され、この分周信号が
位相比較回路２３に供給されるとともに、発振回路２４
から基準周波数、例えば周波数50ｋHzの発振信号が取り
出され、この発振信号が比較回路２３に供給される。そ
して、この比較回路２３の比較出力が、アクティブタイ
プのローパスフィルタ２５に供給されて直流分ＶLPFが
取り出され、この直流分ＶLPFがＶＣＯ２１にその制御
電圧として供給される。さらに、出力電圧ＶLPFが、同
調回路１２にその同調電圧として供給される。

【０００６】したがって、ＰＬＬ２０がロックした定常
時には、分周回路２２からの分周信号と、発振回路２４
の発振信号とは周波数が等しいので、このときの発振信
号ＳLOの周波数ｆLOは、 ｆLO＝Ｎ×0.05〔ＭHz〕 ・・・ (2) となり、(1)、(2)式から ｆRX＝ｆLO＋ｆIF ＝Ｎ×0.05＋10.7〔ＭHz〕 ・・・ (3) となる。

【０００７】したがって、分周比Ｎを、1306〜1946の間
において「１」ずつ変化させれば、局部発振周波数ｆLO
が、65.3ＭHz〜97.3ＭHzの間を50ｋHzの間隔で変化する
ので、受信周波数ｆRXは、76.0ＭHz〜108.0ＭHzの周波
数帯を50ｋHzの周波数ステップで、かつ、分周比Ｎに対
応して変化することになる。したがって、任意の周波数
のＦＭ放送およびテレビ放送の第１〜３チャンネルの音
声放送を受信することができる。

【０００８】さらに、この受信機には、システム制御用
としてマイクロコンピュータ３０が設けられている。そ
して、マイクロコンピュータ３０においては、選局に関
するキー（スイッチ）３１のうちのどれかを操作する
と、その操作されたキーに対応した値の分周比Ｎが用意
されて分周回路２２にセットされ、受信回路１０の受信
周波数ｆRXは、その操作されたキーに対応した周波数と
なる。こうして、キー３１を操作することにより、目的
とするＦＭ放送およびテレビ放送の第１〜３チャンネル
の音声放送を聴くことができる。

【０００９】

【発明が解決しようとする課題】上述のように、シンセ
サイザ受信機は、キー３１を操作するだけで、選局をす
ることができ、特にプリセット機能を利用すれば、ワン
タッチで目的とする放送局を選局することができる。

【００１０】ところが、ＰＬＬ２０は消費電流が大き
く、また、受信機全体の消費電流から見ても、その割り
合いがかなり大きい。このため、電池を電源とするＦＭ
受信機において、ＰＬＬ２０を設けてシンセサイザ方式
にすると、選局の操作性はよくなるが、電池の寿命が短
くなるという問題点を生じてしまう。

【００１１】この問題点を解決するため、マイクロコン
ピュータ３０により選局データを形成し、これをＤ／Ａ
変換してアナログ選局電圧ＶCを得るとともに、この選
局電圧ＶCをＶＣＯ２１に供給して選局を行う方法が考
えられている。すなわち、このようにすれば、ＶＣＯ２
１以外はＰＬＬ２０が不要になるので、消費電流を減ら
すことができる。また、操作性もＰＬＬ２０の場合と変
わらない。

【００１２】しかし、ＶＣＯ２１は一般に可変容量ダイ
オードを使用して発振周波数ｆLOの変更を実現している
ので、選局電圧ＶCと発振周波数ｆLOとの関係は、図５
に示すように非直線となる。また、可変容量ダイオード
には、ばらつきがある。したがって、この方法は、受信
機の製造時に選局電圧ＶCと発振周波数ｆLOとの関係を
調整する必要があり、民生用の受信機には実際的ではな
い。この方法は高級な測定器など特殊な機器に使用され
ているだけである。

【００１３】この発明は、以上のような問題点を解決し
ようとするものである。

【００１４】

【課題を解決するための手段】このため、この発明にお
いては、ＶＣＯと、このＶＣＯの発振信号を分周する可
変分周回路と、基準周波数の信号を形成する形成回路
と、上記可変分周回路の分周出力と、上記基準周波数の
信号とを位相比較する位相比較回路と、この位相比較回
路の位相比較出力からその直流分を取り出して上記ＶＣ
Ｏにその制御電圧として供給するためのローパスフィル
タとを有してＰＬＬが構成され、上記ＶＣＯの発振信号
を使用して受信信号の周波数変換を行うとともに、上記
可変分周回路の分周比を変更することにより、上記発振
信号の周波数を変更して受信周波数を変更するようにし
たシンセサイザ方式の受信機において、上記直流分の値
をデジタルデータにＡ／Ｄ変換するＡ／Ｄコンバータ
と、上記デジタルデータをアナログ電圧にＤ／Ａ変換す
るＤ／Ａコンバータと、上記アナログ電圧を上記直流分
に代わって上記ＶＣＯに上記制御電圧として供給するス
イッチ回路と、少なくとも上記可変分周回路、上記位相
比較回路および上記形成回路の電源を制御する第２のス
イッチ回路とを有し、上記ＰＬＬがロックしたときに上
記Ａ／Ｄコンバータから得られる上記デジタルデータ
を、上記Ｄ／Ａコンバータにより上記アナログ電圧にＤ
／Ａ変換し、このアナログ電圧を上記スイッチ回路を通
じて上記ＶＣＯに供給してこのＶＣＯの発振周波数を上
記ＰＬＬがロックしたときの周波数に保持するととも
に、上記第２のスイッチ回路により、少なくとも上記可
変分周回路、上記位相比較回路および上記形成回路の電
源をオフにするようにしたシンセサイザ受信機とするも
のである。

【００１５】したがって、ＰＬＬのロック後、すなわ
ち、定常時には、Ｄ／Ａコンバータの出力電圧により受
信周波数が保持されるとともに、このとき、少なくとも
可変分周回路、位相比較回路および形成回路には、電源
が供給されなくなる。

【００１６】

【発明の実施の形態】図１は、この発明をＦＭ受信機に
適用した場合で、ＦＭ受信回路１０が、アンテナ１１か
らスピーカ１８までを有して上述のように構成される。
また、復調回路１６の復調出力の一部がＡＦＣ電圧形成
回路１９に供給されてＡＦＣ電圧ＶAFCが形成され、こ
のＡＦＣ電圧ＶAFCがＶＣＯ２１にその制御電圧の一部
として供給される。

【００１７】さらに、ＰＬＬ２０が、ＶＣＯ２１からロ
ーパスフィルタ２５までを有して上述のように構成され
るとともに、このとき、ローパスフィルタ２５とＶＣＯ
２１との間の制御電圧ラインにスイッチ回路２６が設け
られる。また、このスイッチ回路２６の出力電圧が、同
調回路１２にその同調電圧として供給される。

【００１８】さらに、ローパスフィルタ２５の出力電圧
ＶLPFがＡ／Ｄコンバータ４１に供給されてデジタルデ
ータＤLPFにＡ／Ｄ変換され、このデジタルデータＤLPF
がマイクロコンピュータ３０に供給される。また、マイ
クロコンピュータ３０からＤ／Ａコンバータ４２に所定
のデジタルデータＤ42が供給されてアナログ電圧Ｖ42に
Ｄ／Ａ変換され、この電圧Ｖ42がスイッチ回路２６に供
給される。

【００１９】また、電源端子５１が、ＶＣＯ２１の電源
ラインに接続されるとともに、スイッチ回路５２を通じ
て回路２５、２４、２３、２２の電源ラインに接続され
る。さらに、マイクロコンピュータ３０からスイッチ回
路２６、５２にそれらの制御信号が供給される。

【００２０】このような構成において、選局時および選
局後の定常時には、マイクロコンピュータ３０により以
下のような処理が実行されて選局および選局後の受信状
態が保持される。

【００２１】すなわち、キー３１のどれかを操作する
と、 まず、マイクロコンピュータ３０からの制御信号に
より、スイッチ回路２６が図の状態に接続されるととも
に、スイッチ回路５２がオンとされる。したがって、回
路２１〜２５によりＰＬＬとしての信号ループが構成さ
れるとともに、端子５１の直流電圧ＶCCが回路２１〜２
５にそれらの動作電圧として供給されるので、ＰＬＬ２
０はそのＰＬＬとしての動作を開始する。

【００２２】 続いて、マイクロコンピュータ３０に
おいて、操作されたキーに対応する分周比Ｎが用意さ
れ、この分周比Ｎが可変分周回路２２にセットされる。
この結果、ＰＬＬ２０はその新しい分周比Ｎについてロ
ック状態となる。したがって、このとき、ＶＣＯ２１の
発振周波数ｆLOは新しい分周比Ｎに対応した周波数とな
るので、受信周波数ｆRXはキー操作に対応した周波数と
なり、目的とする放送局が選局される。

【００２３】 放送局が選局されると（ＰＬＬ２０が
ロック状態になると）、ローパスフィルタ２５の出力電
圧ＶLPFは、このときの受信周波数ｆRXおよび発振周波
数ｆLOに対応した値となっているとともに、その電圧Ｖ
LPFの値がデジタルデータＤLPFにＡ／Ｄ変換されてい
る。そこで、このデジタルデータＤLPFがマイクロコン
ピュータ３０に取り込まれる。

【００２４】 次に、マイクロコンピュータ３０か
ら、項で取り込んだデジタルデータＤLPFに等しい値
のデジタルデータＤ42が出力され、このデジタルデータ
Ｄ42がＤ／Ａコンバータ４２にラッチされる。したがっ
て、Ｄ／Ａコンバータ４２からは、デジタルデータＤ42
に対応したアナログ電圧Ｖ42が出力されるとともに、こ
のとき、 Ｄ42＝ＤLPF＝ＶLPF であるから、 Ｖ42＝ＶLPF ・・・ (11) となる。つまり、Ｄ／Ａコンバータ４２からは、ローパ
スフィルタ２５の出力電圧ＶLPFに等しい値の直流電圧
Ｖ42が出力されるようになる。なお、このとき、Ｄ／Ａ
コンバータ４２にラッチされたデジタルデータＤ42は、
マイクロコンピュータ３０から次にデジタルデータＤ42
が出力されるまで変化しないので、アナログ電圧Ｖ42も
同様に変化しないことになる。

【００２５】 続いて、マイクロコンピュータ３０か
らの制御信号により、スイッチ回路２６が図とは逆の状
態に接続され、アナログ電圧Ｖ42がスイッチ回路２６を
通じてＶＣＯ２１（および同調回路１２）にその制御電
圧として供給される。すると、このとき、(11)式によ
り、 Ｖ42＝ＶLPF であるから、ＶＣＯ２１の発振周波数ｆLOは項で制御
された周波数の状態を続け、これにより受信周波数ｆRX
も項で制御された周波数の状態に続ける。したがっ
て、この項によりスイッチ回路２６が図とは逆の状態
に接続されても、項で選局された放送局の選局状態が
保持されることになる。

【００２６】 次に、マイクロコンピュータ３０から
の制御信号により、スイッチ回路５２がオフとされ、Ｐ
ＬＬ２０はＶＣＯ２１だけに電源が供給され、回路２２
〜２５には電源が供給されなくなる。この場合、この
項が実行されても、選局状態は項により変化しないの
で、項より選局された放送局の選局状態が保持される
ことになる。

【００２７】 以後、再び選局のキー操作が実行され
るまで、スイッチ回路２６、５２は制御されず、現在の
状態、すなわち、スイッチ回路２６が図とは逆の状態に
接続され、かつ、スイッチ回路５２がオフの状態が保持
され、項より選局された放送局の選局状態が保持され
る。

【００２８】 しかし、再び選局のキー操作が行われ
ると、マイクロコンピュータ３０の処理は項から再開
され、選局が更新される。

【００２９】こうして、選局のキー操作を行うと、その
キー操作に対応した放送局が選局されるが、この選局時
には、、項に記したように、ＰＬＬ２０のＰＬＬと
しての動作により選局が行われるので、図４の受信機と
まったく同様に選局を行うことができ、選局が容易であ
る。

【００３０】また、キー操作に対応した放送局が選局さ
れたのち、すなわち、ＰＬＬ２０のロック後の定常時に
は、アナログ電圧Ｖ42により選局結果が保持されている
が、この選局結果の保持されている期間は項の期間で
あるとともに、この項の期間には、スイッチ回路５２
がオフであり、回路２２〜２５には動作電圧が供給され
ていない。したがって、定常時におけるＰＬＬ２０の消
費電流を大幅に低減することができる。

【００３１】なお、定常時には、Ｄ／Ａコンバータ４２
が動作している必要があるが、上述から明らかなよう
に、Ｄ／Ａコンバータ４２は高速に動作する必要がな
く、すなわち、低速のものでよく、また、ＶＣＯ２１は
電圧制御であってＤ／Ａコンバータ４２の出力電流は小
さくてよいので、Ｄ／Ａコンバータ４２の消費電流は十
分に小さい。そして、Ａ／Ｄコンバータ４１について
も、同様である。したがって、コンバータ４２、４１の
消費電流が問題になることはない。

【００３２】さらに、一般にＰＬＬにより発振信号を形
成すると、その発振周波数はＰＬＬのフィードバック作
用により目標値に保持されるので、発振周波数のＣ／Ｎ
やサイドスプリアス特性が単体の発振回路に比べて不利
であるが、上述のＰＬＬ２０においては、定常時には、
ＶＣＯ２１は単なる発振回路として動作しているので、
Ｃ／Ｎやサイドスプリアス特性の点で有利である。

【００３３】また、定常時には、発振回路２４の発振や
分周回路２２の分周が停止しているので、キャリアリー
クやノイズなどの点においても、有利である。さらに、
定常時には、ＶＣＯ２１の発振はオープンループとなる
が、ＡＦＣ電圧ＶAFCによりＡＦＣが行われるので、温
度変化などに起因する発振周波数ｆLOの変動を防止する
ことができる。

【００３４】さらに、選局時にＶＣＯ２１がＰＬＬ２０
の一部として動作することにより発振周波数ｆLOが設定
され、定常時はその設定された発振周波数ｆLOが保持さ
れるので、発振周波数ｆLOに図５に示すような非直線性
があっても、あるいはＶＣＯ２１の可変容量ダイオード
にばらつきがあっても、発振周波数ｆLOの調整が不要で
ある。

【００３５】ところで、一般にＡ／ＤコンバータはＤ／
Ａコンバータの数倍の回路規模となり、それだけ消費電
流も大きい。そして、このことは、Ａ／Ｄコンバータ４
１についても同様である。

【００３６】そこで、図２に示すＦＭ受信機において
は、そのＡ／Ｄコンバータ４１をＤ／Ａコンバータによ
り逐次比較形に構成することにより、消費電流をさらに
低減した場合である。なお、図２においては、紙面の都
合で、ＰＬＬ２０の電源系についての図示を省略してい
るが、この電源系は図１の受信機と同様である。

【００３７】そして、ローパスフィルタ２５の出力電圧
ＶLPFが電圧比較用のオペアンプ４３に供給される。ま
た、マイクロコンピュータ３０から所定のデジタルデー
タＤ44が取り出され、このデジタルデータＤ44がＤ／Ａ
コンバータ４４に供給されてアナログ電圧Ｖ44にＤ／Ａ
変換され、この電圧Ｖ44がオペアンプ４３に供給され
る。そして、オペアンプ４３の出力信号（１ビットのデ
ータ）Ｄ43がマイクロコンピュータ３０に供給される。

【００３８】なお、信号Ｄ43は、 Ｖ44＞ＶLPFのとき、Ｄ43＝“０” Ｖ44＜ＶLPFのとき、Ｄ43＝“１” になるものとする。

【００３９】また、上記のように可変分周回路２２の分
周比Ｎは、1306〜1946の間を変化するので、分周比Ｎの
ステップ数は640ステップ（＝1946−1306）となるが、
ＶＣＯ２１の非直線性を考慮して３倍の1920ステップと
すると、ローパスフィルタ２５の出力電圧ＶLPFが変化
するときのステップ数も1920ステップとなる。そして、
このステップ数は11ビット（＝2048）に相当するので、
出力電圧ＶLPFをデジタルデータＤLPFにＡ／Ｄ変換する
とき、そのデジタルデータＤLPFは11ビットで表現する
ことなる。さらに、後述するように、デジタルデータＤ
44は、最終的には、デジタルデータＤLPFに等しくなる
ものであり、したがって、データＤ44も11ビットであ
る。

【００４０】このような構成において、上記項におい
てデジタルデータＤLPFが必要とされるとき、マイクロ
コンピュータ３０により以下のように逐次比較処理が実
行されてデジタルデータＤLPFが求められる。

【００４１】すなわち、 (1) まず、データＤ44は、 ＭＳＢ＝“１” ２ＳＢ〜ＬＳＢ＝“０〜０” とされる。そして、このデータＤ44からＤ／Ａ変換され
た電圧Ｖ44と、このときの出力電圧ＶLPFとがオペアン
プ４３において電圧比較され、その比較出力Ｄ43がデー
タＤLPFのＭＳＢとされる。 (2) 次に、データＤ44は、 ＭＳＢ＝データＤLPFのＭＳＢ ２ＳＢ＝“１” ３ＳＢ〜ＬＳＢ＝“０〜０” とされる。そして、電圧Ｖ44と電圧ＶLPFとがオペアン
プ４３において電圧比較され、その比較出力Ｄ43がデー
タＤLPFの２ＳＢとされる。 (3) 次に、データＤ44は、 ＭＳＢ＝データＤLPFのＭＳＢ ２ＳＢ＝データＤLPFの２ＳＢ ３ＳＢ＝“１” ４ＳＢ〜ＬＳＢ＝“０〜０” とされる。そして、電圧Ｖ44と電圧ＶLPFとがオペアン
プ４３において電圧比較され、その比較出力Ｄ43がデー
タＤLPFの３ＳＢとされる。(4) 以後、データＤ44の４
ＳＢ〜ＬＳＢについても、各ビットごとに同様の処理が
順に実行される。

【００４２】そして、データＤ44のＬＳＢまで処理が実
行されたとき、電圧Ｖ44は電圧ＶLPFに収束しているの
で、Ｄ44＝Ｖ44＝ＶLPFである。また、このとき、ＤLPF
＝Ｄ44である。したがって、ＶLPF＝ＤLPFとなるので、
ローパスフィルタ２５の出力電圧ＶLPFが、デジタルデ
ータＤLPFにＡ／Ｄ変換されたことになる。そして、以
後、項以降の処理が実行される。

【００４３】そして、この場合、このＦＭ受信機におい
ては、Ａ／Ｄコンバータ４１をＤ／Ａコンバータ４４お
よびオペアンプ４３により構成しているので、消費電流
を低減することができる。

【００４４】ところで、図２のＦＭ受信機において、Ｄ
／Ａコンバータ４４は項を実行するときにだけ必要に
なり、Ｄ／Ａコンバータ４２は項以降を実行するとき
に必要になるものであり、これらＤ／Ａコンバータ４
４、４２が同時に必要になることはない。

【００４５】そこで、図３に示すＦＭ受信機において
は、Ｄ／Ａコンバータ４４をＤ／Ａコンバータ４２によ
り兼用して逐次比較形のＡ／Ｄコンバータ４１を構成す
ることにより、消費電流をさらに低減した場合である。
なお、図３においても、紙面の都合で、ＰＬＬ２０の電
源系についての図示を省略しているが、この電源系は図
１の受信機と同様である。

【００４６】そして、ローパスフィルタ２５の出力電圧
ＶLPFが電圧比較用のオペアンプ４３に供給されるとと
もに、Ｄ／Ａコンバータ４２からのアナログ電圧Ｖ42が
オペアンプ４３に供給される。また、オペアンプ４３の
出力信号Ｄ43がマイクロコンピュータ３０に供給され
る。

【００４７】そして、上記項においてデジタルデータ
ＤLPFが必要とされるとき、(1)ｋｒ(4)項が実行されて
デジタルデータＤ42が上述のデジタルデータＤ44と同様
に変化させられ、ローパスフィルタ２５の出力電圧ＶLP
Fが、デジタルデータＤLPF（＝Ｄ42）にＡ／Ｄ変換され
る。そして、次に項以降の処理を実行される。

【００４８】こうして、このＦＭ受信機においては、単
一のＤ／Ａコンバータ４２およびオペアンプ４３によ
り、図１あるいは図２のＦＭ受信機と同等の処理を実行
することができる。したがって、消費電流をさらに低減
することができる。

【００４９】なお、上述のＦＭ受信機においては、ＡＦ
Ｃが常に動作しているが、選局のためにＰＬＬ２０がＰ
ＬＬとして動作している期間には、ＡＦＣを禁止するこ
ともできる。

【００５０】

【発明の効果】この発明によれば、シンセサイザ受信機
において、ＰＬＬを使用した場合と同等の操作性で選局
を行うことができ、しかも、消費電流を低減することが
できる。さらに、Ｃ／Ｎやサイドスプリアス特性の点で
有利であるとともに、キャリアリークやノイズなどの点
においても、有利である。

【００５１】また、発振周波数に非直線性があっても、
あるいはＶＣＯの可変容量ダイオードにばらつきがあっ
ても、発振周波数の調整が不要である。

【図面の簡単な説明】

【図１】この発明の一形態を示す系統図である。

【図２】この発明の他の形態を示す系統図である。

【図３】この発明の他の形態を示す系統図である。

【図４】この発明を説明するための系統図である。

【図５】この発明を説明するための特性図である。

【符号の説明】

１０…ＦＭ受信回路、１２…アンテナ同調回路、１４…
ミキサ回路、１５…中間周波回路、１６…ＦＭ復調回
路、１９…ＡＦＣ電圧形成回路、２０…ＰＬＬ、２１…
ＶＣＯ、２２…可変分周回路、２３…位相比較回路、２
４…発振回路、２５…ローパスフィルタ、３０…マイク
ロコンピュータ、４１…Ａ／Ｄコンバータ、４２…Ｄ／
Ａコンバータ、４３…オペアンプ、４４…Ｄ／Ａコンバ
ータ、５１…電源端子

Claims (4)

【特許請求の範囲】
1. 【請求項１】ＶＣＯと、 このＶＣＯの発振信号を分周する可変分周回路と、 基準周波数の信号を形成する形成回路と、 上記可変分周回路の分周出力と、上記基準周波数の信号
   とを位相比較する位相比較回路と、 この位相比較回路の位相比較出力からその直流分を取り
   出して上記ＶＣＯにその制御電圧として供給するための
   ローパスフィルタとを有してＰＬＬが構成され、 上記ＶＣＯの発振信号を使用して受信信号の周波数変換
   を行うとともに、 上記可変分周回路の分周比を変更することにより、上記
   発振信号の周波数を変更して受信周波数を変更するよう
   にしたシンセサイザ方式の受信機において、 上記直流分の値をデジタルデータにＡ／Ｄ変換するＡ／
   Ｄコンバータと、 上記デジタルデータをアナログ電圧にＤ／Ａ変換するＤ
   ／Ａコンバータと、 上記アナログ電圧を上記直流分に代わって上記ＶＣＯに
   上記制御電圧として供給するスイッチ回路と、 少なくとも上記可変分周回路、上記位相比較回路および
   上記形成回路の電源を制御する第２のスイッチ回路とを
   有し、 上記ＰＬＬがロックしたときに上記Ａ／Ｄコンバータか
   ら得られる上記デジタルデータを、上記Ｄ／Ａコンバー
   タにより上記アナログ電圧にＤ／Ａ変換し、 このアナログ電圧を上記スイッチ回路を通じて上記ＶＣ
   Ｏに供給してこのＶＣＯの発振周波数を上記ＰＬＬがロ
   ックしたときの周波数に保持するとともに、 上記第２のスイッチ回路により、少なくとも上記可変分
   周回路、上記位相比較回路および上記形成回路の電源を
   オフにするようにしたシンセサイザ受信機。
2. 【請求項２】請求項１に記載のシンセサイザ受信機にお
   いて、 上記Ａ／Ｄコンバータを、 第２のＤ／Ａコンバータと、 この第２のＤ／Ａコンバータの出力電圧と、上記直流分
   とを電圧比較する比較回路とにより逐次比較形に構成す
   るようにしたシンセサイザ受信機。
3. 【請求項３】請求項１に記載のシンセサイザ受信機にお
   いて、 上記Ａ／Ｄコンバータを、 上記Ｄ／Ａコンバータと、 このＤ／Ａコンバータの出力電圧と、上記直流分とを電
   圧比較する比較回路とにより逐次比較形に構成するよう
   にしたシンセサイザ受信機。
4. 【請求項４】請求項１、請求項２あるいは請求項３に記
   載のシンセサイザ受信機において、 ＡＦＣ電圧の形成回路を有し、 上記ＡＦＣ電圧を上記ＶＣＯにその制御電圧として供給
   してＡＦＣを行うようにしたシンセサイザ受信機。