JPH09186587A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPH09186587A JPH09186587A JP7354498A JP35449895A JPH09186587A JP H09186587 A JPH09186587 A JP H09186587A JP 7354498 A JP7354498 A JP 7354498A JP 35449895 A JP35449895 A JP 35449895A JP H09186587 A JPH09186587 A JP H09186587A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- circuit
- vco
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 複数のＶＣＯの中の１つを所望周波数で発振
させる場合に回路構成を簡単化する。 【解決手段】 切り換え回路２１のスイッチＳＷの切り
換えで第１のＶＣＯ１Ａと第２のＶＣＯ１Ｂの一方の電
源をオンすると、電源オン側のＶＣＯが稼働状態とな
り、所定周波数帯域内で発振する。発振信号は合成回路
２２を介して分周回路３に入力されて分周されたのち、
位相比較回路６に比較信号として入力される。一方、発
振器４の発振信号は基準用分周回路５で分周されたのち
基準信号として位相比較器６に入力される。位相比較器
６は基準信号と比較信号の位相比較を行い、誤差信号を
ディジタル形式で出力する。誤差信号はチャージポンプ
７でアナログ化され、ＬＰＦ８で低域成分が取り出され
て分配回路２０を介して制御電圧として電源がオンした
ＶＣＯに出力される。これにより、電源のオンしたＶＣ
Ｏは所望周波数にロックして発振する。
させる場合に回路構成を簡単化する。 【解決手段】 切り換え回路２１のスイッチＳＷの切り
換えで第１のＶＣＯ１Ａと第２のＶＣＯ１Ｂの一方の電
源をオンすると、電源オン側のＶＣＯが稼働状態とな
り、所定周波数帯域内で発振する。発振信号は合成回路
２２を介して分周回路３に入力されて分周されたのち、
位相比較回路６に比較信号として入力される。一方、発
振器４の発振信号は基準用分周回路５で分周されたのち
基準信号として位相比較器６に入力される。位相比較器
６は基準信号と比較信号の位相比較を行い、誤差信号を
ディジタル形式で出力する。誤差信号はチャージポンプ
７でアナログ化され、ＬＰＦ８で低域成分が取り出され
て分配回路２０を介して制御電圧として電源がオンした
ＶＣＯに出力される。これにより、電源のオンしたＶＣ
Ｏは所望周波数にロックして発振する。
Description
【０００１】
【産業上の利用分野】本発明はＰＬＬ回路に係り、とく
に複数個のＶＣＯにより複数の周波数帯の発振信号を得
るのに好適なＰＬＬ回路に関する。
に複数個のＶＣＯにより複数の周波数帯の発振信号を得
るのに好適なＰＬＬ回路に関する。
【０００２】
【従来の技術】４００ＭＨｚ帯と１２００ＭＨｚ帯のダ
ブルバンド無線受信機では、４００ＭＨｚ帯用と１２０
０ＭＨｚ帯用の２組のフロントエンドを有しており、ユ
ーザ所望のバンド側のフロントエンドを選択して出力を
復調し、音声出力するようにしている。各フロントエン
ドはダブルスーパーヘテロダイン方式により、第１周波
数変換段が周波数可変の第１局部発振信号を用いて例え
ば３０ＭＨｚの第１中間周波信号に変換し、第２周波数
変換段が周波数固定の第２局部発振信号を用いて４５５
ｋＨｚの第２中間周波信号に変換するようになってい
る。
ブルバンド無線受信機では、４００ＭＨｚ帯用と１２０
０ＭＨｚ帯用の２組のフロントエンドを有しており、ユ
ーザ所望のバンド側のフロントエンドを選択して出力を
復調し、音声出力するようにしている。各フロントエン
ドはダブルスーパーヘテロダイン方式により、第１周波
数変換段が周波数可変の第１局部発振信号を用いて例え
ば３０ＭＨｚの第１中間周波信号に変換し、第２周波数
変換段が周波数固定の第２局部発振信号を用いて４５５
ｋＨｚの第２中間周波信号に変換するようになってい
る。
【０００３】周波数可変の第１局部発振信号は通常、図
４に示す如きＰＬＬ回路（周波数シンセサイザ）を用い
て発生させる。所定の周波数帯域内において制御電圧に
応じた周波数で発振するＶＣＯ（電圧制御発振器）１を
設け、ＶＣＯ１の出力を第１局部発振信号Ｌ１としてフ
ロントエンドの第１周波数変換段（図示せず）に出力さ
せるようにする。ＶＣＯ１の出力をバッファアンプ（緩
衝増幅器）２を介して分周比１／ｎが外部制御で可変の
分周回路３に入力し、分周させたのち比較信号として位
相比較器４に入力する。バッファアンプ２は後段の回路
の影響がＶＣＯ１に回り込まないようにするためのもの
である。一方、発振器４にて周波数Ｆmst （ＭＨｚ）の
基準マスタ信号を発生させ、基準用分周器５で１／ｍに
分周し、周波数ｆmst の基準信号を得、位相比較器６に
基準信号として入力する。
４に示す如きＰＬＬ回路（周波数シンセサイザ）を用い
て発生させる。所定の周波数帯域内において制御電圧に
応じた周波数で発振するＶＣＯ（電圧制御発振器）１を
設け、ＶＣＯ１の出力を第１局部発振信号Ｌ１としてフ
ロントエンドの第１周波数変換段（図示せず）に出力さ
せるようにする。ＶＣＯ１の出力をバッファアンプ（緩
衝増幅器）２を介して分周比１／ｎが外部制御で可変の
分周回路３に入力し、分周させたのち比較信号として位
相比較器４に入力する。バッファアンプ２は後段の回路
の影響がＶＣＯ１に回り込まないようにするためのもの
である。一方、発振器４にて周波数Ｆmst （ＭＨｚ）の
基準マスタ信号を発生させ、基準用分周器５で１／ｍに
分周し、周波数ｆmst の基準信号を得、位相比較器６に
基準信号として入力する。
【０００４】位相比較器６は位相・周波数比較型で、基
準信号と比較信号の位相・周波数比較を行う。位相・周
波数比較型は位相・周波数の比較誤差をディジタルで出
力するので出力側のチャージポンプ７でアナログ化す
る。そして、ＬＰＦ８で低域成分を抽出し、制御電圧と
してＶＣＯ１に印加する。図４のＰＬＬ回路では、基準
信号より比較信号の周波数が低いとき、ＬＰＦ８の出力
が大きくなりＶＣＯ１の発振周波数が上昇し、逆に、基
準信号より比較信号の周波数が高いとき、ＬＰＦ８の出
力が小さくなりＶＣＯ１の発振周波数が下降すること
で、比較信号が基準信号の周波数と位相に追従するよう
に動作する。
準信号と比較信号の位相・周波数比較を行う。位相・周
波数比較型は位相・周波数の比較誤差をディジタルで出
力するので出力側のチャージポンプ７でアナログ化す
る。そして、ＬＰＦ８で低域成分を抽出し、制御電圧と
してＶＣＯ１に印加する。図４のＰＬＬ回路では、基準
信号より比較信号の周波数が低いとき、ＬＰＦ８の出力
が大きくなりＶＣＯ１の発振周波数が上昇し、逆に、基
準信号より比較信号の周波数が高いとき、ＬＰＦ８の出
力が小さくなりＶＣＯ１の発振周波数が下降すること
で、比較信号が基準信号の周波数と位相に追従するよう
に動作する。
【０００５】よって、ＶＣＯ１から出力される第１局部
発振信号Ｌ１の周波数ｆL1は、 ｆL1＝ｎｆmst ＝ｎＦmst ／ｍ にロックする。Ｆmst ＝６．７ＭＨｚ、ｍ＝２６８とす
るとｆmst ＝２５ｋＨｚとなる。外部の制御回路（図示
せず）から分周回路３に設定する分周比データｎを１８
４００〜１８８００の間の偶数値を取るように可変すれ
ば、ＶＣＯ１の発振周波数ｆL1を、４６０ＭＨｚから４
７０ＭＨｚまで５０ｋＨｚのステップで変化させること
ができ、４００ＭＨｚ帯受信用のフロントエンドで４３
０ＭＨｚ〜４４０ＭＨｚの周波数の受信信号を上側ヘテ
ロダイン動作により３０ＭＨｚの第１中間周波信号に変
換できる（なお、ｍ＝５３６としたとき、ｎを３６８０
０〜３７６００の間の偶数値を取るように可変すれば、
ＶＣＯ１の発振周波数ｆL1を、４６０ＭＨｚから４７０
ＭＨｚまで２５ｋＨｚのステップで変化させることがで
きる）。
発振信号Ｌ１の周波数ｆL1は、 ｆL1＝ｎｆmst ＝ｎＦmst ／ｍ にロックする。Ｆmst ＝６．７ＭＨｚ、ｍ＝２６８とす
るとｆmst ＝２５ｋＨｚとなる。外部の制御回路（図示
せず）から分周回路３に設定する分周比データｎを１８
４００〜１８８００の間の偶数値を取るように可変すれ
ば、ＶＣＯ１の発振周波数ｆL1を、４６０ＭＨｚから４
７０ＭＨｚまで５０ｋＨｚのステップで変化させること
ができ、４００ＭＨｚ帯受信用のフロントエンドで４３
０ＭＨｚ〜４４０ＭＨｚの周波数の受信信号を上側ヘテ
ロダイン動作により３０ＭＨｚの第１中間周波信号に変
換できる（なお、ｍ＝５３６としたとき、ｎを３６８０
０〜３７６００の間の偶数値を取るように可変すれば、
ＶＣＯ１の発振周波数ｆL1を、４６０ＭＨｚから４７０
ＭＨｚまで２５ｋＨｚのステップで変化させることがで
きる）。
【０００６】また、第１局部発振信号Ｌ１をてい倍回路
１１に通して周波数を２倍に上げ、分周比データｎを２
５８００〜２６６００の間の整数値を取るように可変す
れば、ＶＣＯ１の発振周波数ｆL1を６４５ＭＨｚから６
６５ＭＨｚまで２５ｋＨｚのステップで変化させ、てい
倍回路１１から出力される第１局部発振信号Ｌ２の発振
周波数ｆL2を１２９０ＭＨｚから１３３０ＭＨｚまで５
０ｋＨｚのステップで変化させることができ、１２００
ＭＨｚ帯用のフロントエンドで１２６０ＭＨｚ〜１３０
０ＭＨｚの周波数の受信信号を上側ヘテロダイン動作に
より３０ＭＨｚの第１中間周波信号に変換できる（な
お、ｍ＝５３６としたとき、ｎを５１６００〜５３２０
０の間で可変すれば、第１局部発振信号Ｌ２の発振周波
数ｆL2を、１２６０ＭＨｚから１３３０ＭＨｚまで２５
ｋＨｚのステップで変化させることができる）。分周回
路３、基準用分周回路５、位相比較器６はＰＬＬ−ＩＣ
９により構成されており、位相比較器６とチャージポン
プ７により位相比較手段１０が構成されている。
１１に通して周波数を２倍に上げ、分周比データｎを２
５８００〜２６６００の間の整数値を取るように可変す
れば、ＶＣＯ１の発振周波数ｆL1を６４５ＭＨｚから６
６５ＭＨｚまで２５ｋＨｚのステップで変化させ、てい
倍回路１１から出力される第１局部発振信号Ｌ２の発振
周波数ｆL2を１２９０ＭＨｚから１３３０ＭＨｚまで５
０ｋＨｚのステップで変化させることができ、１２００
ＭＨｚ帯用のフロントエンドで１２６０ＭＨｚ〜１３０
０ＭＨｚの周波数の受信信号を上側ヘテロダイン動作に
より３０ＭＨｚの第１中間周波信号に変換できる（な
お、ｍ＝５３６としたとき、ｎを５１６００〜５３２０
０の間で可変すれば、第１局部発振信号Ｌ２の発振周波
数ｆL2を、１２６０ＭＨｚから１３３０ＭＨｚまで２５
ｋＨｚのステップで変化させることができる）。分周回
路３、基準用分周回路５、位相比較器６はＰＬＬ−ＩＣ
９により構成されており、位相比較器６とチャージポン
プ７により位相比較手段１０が構成されている。
【０００７】
【発明が解決しようとする課題】ところで、ＶＣＯ１は
１つで４６０ＭＨｚから６６５ＭＨｚまでの広い帯域に
またがり発振動作をすることはできない。そこで、ダブ
ルバンド無線受信機では、図４のＰＬＬ回路を２組用意
し、一方のＰＬＬ回路のＶＣＯの動作周波数域を４６０
ＭＨｚ〜４７０ＭＨｚに合わせ、他方のＰＬＬ回路のＶ
ＣＯの動作周波数域を６４５ＭＨｚ〜６６５ＭＨｚに合
わせるようにしている。しかし、図４のＰＬＬ回路を２
組も備えることは、多数の部品が必要となるので部品コ
スト、組立コストが高くなり、また、プリント基板上に
広い実装面積を確保する必要がある。本発明は上記した
従来技術の問題に鑑み、複数のＶＣＯの中の１つを所望
周波数で発振させる場合に回路構成を簡単化できるＰＬ
Ｌ回路を提供することを、その目的とする。
１つで４６０ＭＨｚから６６５ＭＨｚまでの広い帯域に
またがり発振動作をすることはできない。そこで、ダブ
ルバンド無線受信機では、図４のＰＬＬ回路を２組用意
し、一方のＰＬＬ回路のＶＣＯの動作周波数域を４６０
ＭＨｚ〜４７０ＭＨｚに合わせ、他方のＰＬＬ回路のＶ
ＣＯの動作周波数域を６４５ＭＨｚ〜６６５ＭＨｚに合
わせるようにしている。しかし、図４のＰＬＬ回路を２
組も備えることは、多数の部品が必要となるので部品コ
スト、組立コストが高くなり、また、プリント基板上に
広い実装面積を確保する必要がある。本発明は上記した
従来技術の問題に鑑み、複数のＶＣＯの中の１つを所望
周波数で発振させる場合に回路構成を簡単化できるＰＬ
Ｌ回路を提供することを、その目的とする。
【０００８】
【課題を解決するための手段】本発明に係るＰＬＬ回路
では、基準信号と比較信号との位相比較を行う位相比較
手段と、位相比較手段の出力の低域成分を取り出す低域
通過手段と、各々、低域通過手段の出力を制御電圧とし
て入力し、制御電圧の大きさに応じた周波数で発振可能
な複数の電圧制御発振手段と、複数の電圧制御発振手段
の内、１つの発振出力を位相比較手段に比較信号として
切り換え入力させる切り換え手段と、を備えたことを特
徴としている。
では、基準信号と比較信号との位相比較を行う位相比較
手段と、位相比較手段の出力の低域成分を取り出す低域
通過手段と、各々、低域通過手段の出力を制御電圧とし
て入力し、制御電圧の大きさに応じた周波数で発振可能
な複数の電圧制御発振手段と、複数の電圧制御発振手段
の内、１つの発振出力を位相比較手段に比較信号として
切り換え入力させる切り換え手段と、を備えたことを特
徴としている。
【０００９】また、本発明に係る他のＰＬＬ回路では、
前記位相比較手段の基準信号の入力側または比較信号の
入力側に分周手段を設けたこと、を特徴としている。
前記位相比較手段の基準信号の入力側または比較信号の
入力側に分周手段を設けたこと、を特徴としている。
【００１０】また、本発明に係る他のＰＬＬ回路では、
前記分周手段は外部制御で分周比が可変可能としたこ
と、を特徴としている。
前記分周手段は外部制御で分周比が可変可能としたこ
と、を特徴としている。
【００１１】また、本発明に係る更に他のＰＬＬ回路で
は、前記複数の電圧制御発振手段は、それぞれ異なる周
波数帯域で発振動作を行うようにしたこと、を特徴とし
ている。
は、前記複数の電圧制御発振手段は、それぞれ異なる周
波数帯域で発振動作を行うようにしたこと、を特徴とし
ている。
【００１２】また、本発明に係る他のＰＬＬ回路では、
前記切り換え手段は、前記複数の電圧制御発振手段の出
力を合成して出力する合成手段と、前記複数の電圧制御
発振手段に供給される電源を択一的にオンする電源切り
換え手段と、を備えたこと、を特徴としている。
前記切り換え手段は、前記複数の電圧制御発振手段の出
力を合成して出力する合成手段と、前記複数の電圧制御
発振手段に供給される電源を択一的にオンする電源切り
換え手段と、を備えたこと、を特徴としている。
【００１３】また、本発明に係る他のＰＬＬ回路では、
前記合成手段と前記位相比較手段の間に緩衝増幅手段を
設け、該緩衝増幅手段の電源は前記電源切り換え手段の
出力を合成して供給するように構成したこと、を特徴と
している。
前記合成手段と前記位相比較手段の間に緩衝増幅手段を
設け、該緩衝増幅手段の電源は前記電源切り換え手段の
出力を合成して供給するように構成したこと、を特徴と
している。
【００１４】
【作用】本発明に係るＰＬＬ回路によれば、位相比較手
段で基準信号と比較信号との位相比較を行い、低域通過
手段で低域成分を取り出し、制御電圧として複数の電圧
制御発振手段に入力する。そして、切り換え手段により
複数の電圧制御発振手段の内、１つの発振出力を位相比
較手段に比較信号として切り換え入力させる。これによ
り、位相比較手段、低域通過手段を１個ずつ備えるだけ
で複数のＶＣＯの内、１つを所望の周波数で発振させる
ことができ、部品点数を減らして部品コスト、組立コス
トを低くし、また、プリント基板上の実装面積を小さく
することが可能となる。
段で基準信号と比較信号との位相比較を行い、低域通過
手段で低域成分を取り出し、制御電圧として複数の電圧
制御発振手段に入力する。そして、切り換え手段により
複数の電圧制御発振手段の内、１つの発振出力を位相比
較手段に比較信号として切り換え入力させる。これによ
り、位相比較手段、低域通過手段を１個ずつ備えるだけ
で複数のＶＣＯの内、１つを所望の周波数で発振させる
ことができ、部品点数を減らして部品コスト、組立コス
トを低くし、また、プリント基板上の実装面積を小さく
することが可能となる。
【００１５】また、本発明に係る他のＰＬＬ回路によれ
ば、位相比較手段の基準信号の入力側または比較信号の
入力側に設けた分周手段により、基準信号または比較信
号を分周したあと位相比較手段で位相比較する。基準信
号の入力側で分周することで基準信号用の発振器の発振
周波数を上げて動作の安定化を容易に図ることができ、
また、比較信号の入力側で分周することで位相比較手段
の動作周波数を下げて構成の容易化を図ることができ
る。
ば、位相比較手段の基準信号の入力側または比較信号の
入力側に設けた分周手段により、基準信号または比較信
号を分周したあと位相比較手段で位相比較する。基準信
号の入力側で分周することで基準信号用の発振器の発振
周波数を上げて動作の安定化を容易に図ることができ、
また、比較信号の入力側で分周することで位相比較手段
の動作周波数を下げて構成の容易化を図ることができ
る。
【００１６】また、本発明に係る他のＰＬＬ回路によれ
ば、位相比較手段の基準信号の入力側または比較信号の
入力側に設けた分周手段の分周比を外部制御で可変す
る。これにより、電圧制御発振手段の発振周波数を種々
に可変することができる。
ば、位相比較手段の基準信号の入力側または比較信号の
入力側に設けた分周手段の分周比を外部制御で可変す
る。これにより、電圧制御発振手段の発振周波数を種々
に可変することができる。
【００１７】また、本発明に係る更に他のＰＬＬ回路に
よれば、複数の電圧制御発振手段に、それぞれ異なる周
波数帯域で発振動作を行わせる。これにより、複数の異
なる周波数帯域にわたる発振出力を得ることができる。
よれば、複数の電圧制御発振手段に、それぞれ異なる周
波数帯域で発振動作を行わせる。これにより、複数の異
なる周波数帯域にわたる発振出力を得ることができる。
【００１８】また、本発明に係る他のＰＬＬ回路によれ
ば、電源切り換え手段により複数の電圧制御発振手段に
供給される電源を択一的にオンし、該電源のオンされた
電圧制御発振手段の出力を合成手段を介して出力するこ
とで、複数の電圧制御発振手段の内、１つの発振出力を
位相比較手段側に切り換え入力させる。これにより、或
る電圧制御発振手段に発振出力を行わせている間、他の
電圧制御発振手段が停止状態となるので、発振信号の輻
射による誤動作の発生を防止することができる。
ば、電源切り換え手段により複数の電圧制御発振手段に
供給される電源を択一的にオンし、該電源のオンされた
電圧制御発振手段の出力を合成手段を介して出力するこ
とで、複数の電圧制御発振手段の内、１つの発振出力を
位相比較手段側に切り換え入力させる。これにより、或
る電圧制御発振手段に発振出力を行わせている間、他の
電圧制御発振手段が停止状態となるので、発振信号の輻
射による誤動作の発生を防止することができる。
【００１９】また、本発明に係る他のＰＬＬ回路によれ
ば、合成手段の出力を緩衝増幅手段を介して位相比較手
段に出力し、また、緩衝増幅手段の電源は前記電源切り
換え手段の出力を合成して供給する。これにより、緩衝
増幅手段の後段の影響が電圧制御発振手段に回り込んで
誤動作しないようにできるとともに、複数の電圧制御発
振手段の発振動作を全て停止させるため、電源切り換え
手段を中立ポジションにしたとき、緩衝増幅手段への電
源供給が止まるので、無入力時に浮遊容量等の影響で発
振し易い緩衝増幅手段が間違った発振動作をするのを防
止することができる。
ば、合成手段の出力を緩衝増幅手段を介して位相比較手
段に出力し、また、緩衝増幅手段の電源は前記電源切り
換え手段の出力を合成して供給する。これにより、緩衝
増幅手段の後段の影響が電圧制御発振手段に回り込んで
誤動作しないようにできるとともに、複数の電圧制御発
振手段の発振動作を全て停止させるため、電源切り換え
手段を中立ポジションにしたとき、緩衝増幅手段への電
源供給が止まるので、無入力時に浮遊容量等の影響で発
振し易い緩衝増幅手段が間違った発振動作をするのを防
止することができる。
【００２０】
【実施例】図１は本発明の一実施例に係るダブルバンド
無線受信機に設けられて、４００ＭＨｚ帯受信用の第１
局部発振信号Ｌ１と１２００ＭＨｚ帯受信用の第１局部
発振信号Ｌ２を形成するＰＬＬ回路の回路図であり、図
４と同一の構成部分には同一の符号が付してある。図１
は第１のＶＣＯで４６０ＭＨｚ〜４７０ＭＨｚの発振を
行い、第２のＶＣＯで６４５ＭＨｚ〜６６５ＭＨｚの発
振を行うようにしたものである。２０は抵抗Ｒ１とＲ２
から成る分配手段であり、ＬＰＦ８から出力された制御
電圧を２系統に分配する。１Ａは４００ＭＨｚ帯（４６
０ＭＨｚ〜４７０ＭＨｚ）の周波数帯域で発振動作が可
能な第１のＶＣＯであり、電源供給がオンしていると
き、分配回路２０の抵抗Ｒ１から入力する制御電圧の大
きさに応じた周波数で発振する。１Ｂは６００ＭＨｚ帯
（６４５ＭＨｚ〜６６５ＭＨｚ）の周波数帯域で発振動
作が可能な第２のＶＣＯであり、電源供給がオンしてい
るとき、分配回路２０の抵抗Ｒ２から入力する制御電圧
の大きさに応じた周波数で発振する。第１のＶＣＯ１Ａ
の発振出力はそのままの周波数で４００ＭＨｚ帯受信用
のフロントエンド（図示せず）に第１局部発振信号Ｌ１
として出力される。一方、第２のＶＣＯ１Ｂの発振出力
は後述するてい倍回路１１で周波数を２倍に変換したあ
と１２００ＭＨｚ帯受信用のフロントエンド（図示せ
ず）に第１局部発振信号Ｌ２として出力される。
無線受信機に設けられて、４００ＭＨｚ帯受信用の第１
局部発振信号Ｌ１と１２００ＭＨｚ帯受信用の第１局部
発振信号Ｌ２を形成するＰＬＬ回路の回路図であり、図
４と同一の構成部分には同一の符号が付してある。図１
は第１のＶＣＯで４６０ＭＨｚ〜４７０ＭＨｚの発振を
行い、第２のＶＣＯで６４５ＭＨｚ〜６６５ＭＨｚの発
振を行うようにしたものである。２０は抵抗Ｒ１とＲ２
から成る分配手段であり、ＬＰＦ８から出力された制御
電圧を２系統に分配する。１Ａは４００ＭＨｚ帯（４６
０ＭＨｚ〜４７０ＭＨｚ）の周波数帯域で発振動作が可
能な第１のＶＣＯであり、電源供給がオンしていると
き、分配回路２０の抵抗Ｒ１から入力する制御電圧の大
きさに応じた周波数で発振する。１Ｂは６００ＭＨｚ帯
（６４５ＭＨｚ〜６６５ＭＨｚ）の周波数帯域で発振動
作が可能な第２のＶＣＯであり、電源供給がオンしてい
るとき、分配回路２０の抵抗Ｒ２から入力する制御電圧
の大きさに応じた周波数で発振する。第１のＶＣＯ１Ａ
の発振出力はそのままの周波数で４００ＭＨｚ帯受信用
のフロントエンド（図示せず）に第１局部発振信号Ｌ１
として出力される。一方、第２のＶＣＯ１Ｂの発振出力
は後述するてい倍回路１１で周波数を２倍に変換したあ
と１２００ＭＨｚ帯受信用のフロントエンド（図示せ
ず）に第１局部発振信号Ｌ２として出力される。
【００２１】２１は切り換え回路であり、第１のＶＣＯ
１Ａと第２のＶＣＯ１Ｂの内、ユーザ所望の受信バンド
側のＶＣＯの発振出力を位相比較手段１０の側に比較信
号として切り換え出力させる。ＰＬＬ回路は切り換え回
路２１が第１のＶＣＯ１Ａの発振出力を次段に出力して
いるとき、第１のＶＣＯ１Ａがユーザ所望の周波数で発
振するように制御し、切り換え回路２１が第２のＶＣＯ
１Ｂの発振出力を次段に出力しているとき、第２のＶＣ
Ｏ１Ｂがユーザ所望の周波数で発振するように制御す
る。
１Ａと第２のＶＣＯ１Ｂの内、ユーザ所望の受信バンド
側のＶＣＯの発振出力を位相比較手段１０の側に比較信
号として切り換え出力させる。ＰＬＬ回路は切り換え回
路２１が第１のＶＣＯ１Ａの発振出力を次段に出力して
いるとき、第１のＶＣＯ１Ａがユーザ所望の周波数で発
振するように制御し、切り換え回路２１が第２のＶＣＯ
１Ｂの発振出力を次段に出力しているとき、第２のＶＣ
Ｏ１Ｂがユーザ所望の周波数で発振するように制御す
る。
【００２２】切り換え回路２１の内、２２は第１のＶＣ
Ｏ１Ａの出力と第２のＶＣＯ１Ｂの出力を合成してバッ
ファアンプ２に出力する合成回路であり、第１のＶＣＯ
１Ａの出力側とバッファアンプ２の入力側の間に設けら
れた抵抗Ｒ３と第２のＶＣＯ１Ｂの出力側とバッファア
ンプ２の入力側の間に設けられた抵抗Ｒ４とから構成さ
れている。また、２３は電源切り換え回路であり、Ｖcc
をａ側の第１のＶＣＯ１Ａとｂ側の第２のＶＣＯ１Ｂに
切り換えて出力するスイッチＳＷと、スイッチＳＷのａ
側とバッファアンプ２の電源入力端子の間に設けられた
逆阻止用のダイオードＤ１及びスイッチＳＷのｂ側とバ
ッファアンプ２の電源入力端子の間に設けられた逆阻止
用のダイオードＤ２とから成る。その他の構成部分は図
４に示す従来例と全く同様に構成されている。
Ｏ１Ａの出力と第２のＶＣＯ１Ｂの出力を合成してバッ
ファアンプ２に出力する合成回路であり、第１のＶＣＯ
１Ａの出力側とバッファアンプ２の入力側の間に設けら
れた抵抗Ｒ３と第２のＶＣＯ１Ｂの出力側とバッファア
ンプ２の入力側の間に設けられた抵抗Ｒ４とから構成さ
れている。また、２３は電源切り換え回路であり、Ｖcc
をａ側の第１のＶＣＯ１Ａとｂ側の第２のＶＣＯ１Ｂに
切り換えて出力するスイッチＳＷと、スイッチＳＷのａ
側とバッファアンプ２の電源入力端子の間に設けられた
逆阻止用のダイオードＤ１及びスイッチＳＷのｂ側とバ
ッファアンプ２の電源入力端子の間に設けられた逆阻止
用のダイオードＤ２とから成る。その他の構成部分は図
４に示す従来例と全く同様に構成されている。
【００２３】次に、上記実施例の動作を説明する。４０
０ＭＨｚ帯受信用の第１局部発振信号Ｌ１を発生させた
い場合、図示しない制御回路が切り換え信号を出力して
電源切り換え回路２３のスイッチＳＷをａ側に切り換え
る。すると、第１のＶＣＯ１Ａの電源がオンし、該第１
のＶＣＯ１Ａが４００ＭＨｚ帯の周波数帯域の中で分配
回路２０から入力する制御電圧に応じた周波数で発振す
る。スイッチＳＷのａ側への切り換えによりダイオード
Ｄ１を介してバッファアンプ２にもＶccが供給されて稼
働状態となる（この際、ダイオードＤ２で逆阻止される
ので、誤ってＶCCが第２のＶＣＯ１Ｂに供給されること
はない）。この結果、第１のＶＣＯ１Ａの発振出力は合
成回路２２を介してバッファアンプ２に入力され、該バ
ッファアンプ２から低出力インピーダンス状態でＰＬＬ
−ＩＣ９の分周回路３に入力される。分周回路３は図示
しない制御回路から入力した分周比データｎに基づき、
バッファアンプ２から入力した発振信号を１／ｎに分周
し、位相比較器６に比較信号として出力する。
０ＭＨｚ帯受信用の第１局部発振信号Ｌ１を発生させた
い場合、図示しない制御回路が切り換え信号を出力して
電源切り換え回路２３のスイッチＳＷをａ側に切り換え
る。すると、第１のＶＣＯ１Ａの電源がオンし、該第１
のＶＣＯ１Ａが４００ＭＨｚ帯の周波数帯域の中で分配
回路２０から入力する制御電圧に応じた周波数で発振す
る。スイッチＳＷのａ側への切り換えによりダイオード
Ｄ１を介してバッファアンプ２にもＶccが供給されて稼
働状態となる（この際、ダイオードＤ２で逆阻止される
ので、誤ってＶCCが第２のＶＣＯ１Ｂに供給されること
はない）。この結果、第１のＶＣＯ１Ａの発振出力は合
成回路２２を介してバッファアンプ２に入力され、該バ
ッファアンプ２から低出力インピーダンス状態でＰＬＬ
−ＩＣ９の分周回路３に入力される。分周回路３は図示
しない制御回路から入力した分周比データｎに基づき、
バッファアンプ２から入力した発振信号を１／ｎに分周
し、位相比較器６に比較信号として出力する。
【００２４】一方、発振器４にて周波数Ｆmst （ＭＨ
ｚ）の基準マスタ信号を発生させ、基準用分周器５で１
／ｍに分周し、周波数ｆmst の基準信号を得、位相比較
器６に基準信号として入力する。位相比較器６は位相・
周波数比較型で、基準信号と比較信号の位相・周波数比
較を行う。位相・周波数比較型は位相・周波数の比較誤
差をディジタルで出力するので出力側のチャージポンプ
７でアナログ化する。そして、ＬＰＦ８で低域成分を抽
出し、分配回路２０を介して制御電圧として第１のＶＣ
Ｏ１Ａに印加する。よって、第１のＶＣＯ１Ａから出力
される第１局部発振信号Ｌ１の周波数ｆL1は、 ｆL1＝ｎｆmst ＝ｎＦmst ／ｍ にロックする。Ｆmst ＝６．７ＭＨｚ、ｍ＝２６８とす
るとｆmst ＝２５ｋＨｚとなる。外部の制御回路（図示
せず）から分周回路３に設定する分周比データｎを１８
４００〜１８８００の間の偶数値を取るように可変すれ
ば、第１のＶＣＯ１Ａの発振周波数ｆL1を、４６０ＭＨ
ｚから４７０ＭＨｚまで５０ｋＨｚのステップで変化さ
せることができ、４００ＭＨｚ帯受信用のフロントエン
ドで４３０ＭＨｚ〜４４０ＭＨｚの周波数の受信信号を
上側ヘテロダイン動作により３０ＭＨｚの第１中間周波
信号に変換できる（なお、基準用分周回路５の分周比デ
ータｍも外部制御で可変できるようにし、例えば、ｍ＝
５３６に可変したとき、ｎを３６８００〜３７６００の
間の偶数値を取るように可変すれば、第１のＶＣＯ１Ａ
の発振周波数ｆL1を、４６０ＭＨｚから４７０ＭＨｚま
で２５ｋＨｚのステップで変化させることができるよう
になる）。
ｚ）の基準マスタ信号を発生させ、基準用分周器５で１
／ｍに分周し、周波数ｆmst の基準信号を得、位相比較
器６に基準信号として入力する。位相比較器６は位相・
周波数比較型で、基準信号と比較信号の位相・周波数比
較を行う。位相・周波数比較型は位相・周波数の比較誤
差をディジタルで出力するので出力側のチャージポンプ
７でアナログ化する。そして、ＬＰＦ８で低域成分を抽
出し、分配回路２０を介して制御電圧として第１のＶＣ
Ｏ１Ａに印加する。よって、第１のＶＣＯ１Ａから出力
される第１局部発振信号Ｌ１の周波数ｆL1は、 ｆL1＝ｎｆmst ＝ｎＦmst ／ｍ にロックする。Ｆmst ＝６．７ＭＨｚ、ｍ＝２６８とす
るとｆmst ＝２５ｋＨｚとなる。外部の制御回路（図示
せず）から分周回路３に設定する分周比データｎを１８
４００〜１８８００の間の偶数値を取るように可変すれ
ば、第１のＶＣＯ１Ａの発振周波数ｆL1を、４６０ＭＨ
ｚから４７０ＭＨｚまで５０ｋＨｚのステップで変化さ
せることができ、４００ＭＨｚ帯受信用のフロントエン
ドで４３０ＭＨｚ〜４４０ＭＨｚの周波数の受信信号を
上側ヘテロダイン動作により３０ＭＨｚの第１中間周波
信号に変換できる（なお、基準用分周回路５の分周比デ
ータｍも外部制御で可変できるようにし、例えば、ｍ＝
５３６に可変したとき、ｎを３６８００〜３７６００の
間の偶数値を取るように可変すれば、第１のＶＣＯ１Ａ
の発振周波数ｆL1を、４６０ＭＨｚから４７０ＭＨｚま
で２５ｋＨｚのステップで変化させることができるよう
になる）。
【００２５】これと異なり、１２００ＭＨｚ帯の受信を
行うため１２００ＭＨｚ帯の発振周波数域を持つ用の第
１局部発振信号Ｌ２を発生させたい場合、図示しない制
御回路が切り換え信号を出力して電源切り換え回路２３
のスイッチＳＷをｂ側に切り換える。すると、第２のＶ
ＣＯ１Ｂの電源がオンし、該第２のＶＣＯ１Ｂが６００
ＭＨｚ帯の周波数帯域の中で分配回路２０から入力する
制御電圧に応じた周波数で発振する。スイッチＳＷのｂ
側への切り換えによりダイオードＤ２を介してバッファ
アンプ２にもＶccが供給されて稼働状態となる（この
際、ダイオードＤ１で逆阻止されるので、誤ってＶCCが
第１のＶＣＯ１Ａに供給されることはない）。この結
果、第２のＶＣＯ１Ｂの発振出力は合成回路２２を介し
てバッファアンプ２に入力され、該バッファアンプ２か
ら低出力インピーダンス状態でＰＬＬ−ＩＣ９の分周回
路３に入力される。分周回路３は図示しない制御回路か
ら入力した分周比データｎに基づき、バッファアンプ２
から入力した発振信号を１／ｎに分周し、位相比較器６
に比較信号として出力する。
行うため１２００ＭＨｚ帯の発振周波数域を持つ用の第
１局部発振信号Ｌ２を発生させたい場合、図示しない制
御回路が切り換え信号を出力して電源切り換え回路２３
のスイッチＳＷをｂ側に切り換える。すると、第２のＶ
ＣＯ１Ｂの電源がオンし、該第２のＶＣＯ１Ｂが６００
ＭＨｚ帯の周波数帯域の中で分配回路２０から入力する
制御電圧に応じた周波数で発振する。スイッチＳＷのｂ
側への切り換えによりダイオードＤ２を介してバッファ
アンプ２にもＶccが供給されて稼働状態となる（この
際、ダイオードＤ１で逆阻止されるので、誤ってＶCCが
第１のＶＣＯ１Ａに供給されることはない）。この結
果、第２のＶＣＯ１Ｂの発振出力は合成回路２２を介し
てバッファアンプ２に入力され、該バッファアンプ２か
ら低出力インピーダンス状態でＰＬＬ−ＩＣ９の分周回
路３に入力される。分周回路３は図示しない制御回路か
ら入力した分周比データｎに基づき、バッファアンプ２
から入力した発振信号を１／ｎに分周し、位相比較器６
に比較信号として出力する。
【００２６】位相比較器６は基準信号と比較信号の位相
・周波数比較を行い、チャージポンプ７がアナログ化す
る。そして、ＬＰＦ８は低域成分を抽出し、分配回路２
０を介して制御電圧として第２のＶＣＯ１Ｂに印加す
る。よって、第２のＶＣＯ１Ｂの発振周波数ｆ1Bは、 ｆ1B＝ｎｆmst ＝ｎＦmst ／ｍ にロックし、てい倍回路１１から出力される第１局部発
振信号Ｌ２の発振周波数ｆL2は、 ｆL1＝ｎｆmst ＝ｎＦmst ／ｍ にロックする。Ｆmst ＝６．７ＭＨｚ、ｍ＝２６８とす
るとｆmst ＝２５ｋＨｚとなる。外部の制御回路（図示
せず）から分周回路３に設定する分周比データｎを２５
８００〜２６６００の間の整数値を取るように可変すれ
ば、第２のＶＣＯ１Ｂの発振周波数ｆ1Bを６４５ＭＨｚ
から６６５ＭＨｚまで２５ｋＨｚのステップで変化させ
ることができ、第１局部発振信号Ｌ２の発振周波数ｆL2
を１２９０ＭＨｚから１３３０ＭＨｚまで５０ｋＨｚの
ステップで変化させることができ、１２００ＭＨｚ帯受
信用のフロントエンドで１２６０ＭＨｚ〜１３００ＭＨ
ｚの周波数の受信信号を上側ヘテロダイン動作により３
０ＭＨｚの第１中間周波信号に変換できる（なお、基準
用分周回路５の分周比データｍも外部制御で可変できる
ようにし、例えば、ｍ＝５３６に可変したとき、ｎを５
１６００〜５３２００の間の整数値を取るように可変す
れば、第２局部発振信号Ｌ２の発振周波数ｆL2を、１２
９０ＭＨｚから１３３０ＭＨｚまで２５ｋＨｚのステッ
プで変化させることができるようになる）。
・周波数比較を行い、チャージポンプ７がアナログ化す
る。そして、ＬＰＦ８は低域成分を抽出し、分配回路２
０を介して制御電圧として第２のＶＣＯ１Ｂに印加す
る。よって、第２のＶＣＯ１Ｂの発振周波数ｆ1Bは、 ｆ1B＝ｎｆmst ＝ｎＦmst ／ｍ にロックし、てい倍回路１１から出力される第１局部発
振信号Ｌ２の発振周波数ｆL2は、 ｆL1＝ｎｆmst ＝ｎＦmst ／ｍ にロックする。Ｆmst ＝６．７ＭＨｚ、ｍ＝２６８とす
るとｆmst ＝２５ｋＨｚとなる。外部の制御回路（図示
せず）から分周回路３に設定する分周比データｎを２５
８００〜２６６００の間の整数値を取るように可変すれ
ば、第２のＶＣＯ１Ｂの発振周波数ｆ1Bを６４５ＭＨｚ
から６６５ＭＨｚまで２５ｋＨｚのステップで変化させ
ることができ、第１局部発振信号Ｌ２の発振周波数ｆL2
を１２９０ＭＨｚから１３３０ＭＨｚまで５０ｋＨｚの
ステップで変化させることができ、１２００ＭＨｚ帯受
信用のフロントエンドで１２６０ＭＨｚ〜１３００ＭＨ
ｚの周波数の受信信号を上側ヘテロダイン動作により３
０ＭＨｚの第１中間周波信号に変換できる（なお、基準
用分周回路５の分周比データｍも外部制御で可変できる
ようにし、例えば、ｍ＝５３６に可変したとき、ｎを５
１６００〜５３２００の間の整数値を取るように可変す
れば、第２局部発振信号Ｌ２の発振周波数ｆL2を、１２
９０ＭＨｚから１３３０ＭＨｚまで２５ｋＨｚのステッ
プで変化させることができるようになる）。
【００２７】この実施例によれば、ＰＬＬ−ＩＣ９、発
振器４、チャージポンプ７、ＬＰＦ８を１つずつ備える
だけで、第１のＶＣＯ１Ａに４００ＭＨｚ帯受信用の所
望周波数の第１局部発振信号Ｌ１を発生させ、第２のＶ
ＣＯ１Ｂに１２００ＭＨｚ帯受信用の所望周波数の発振
信号を発生させることができ、部品点数を減らして部品
コスト、組立コストを低くし、また、プリント基板上の
実装面積を小さくすることが可能となる。また、発振器
４の出力を基準用分周回路５で分周して所定周波数の基
準信号を得るようにしたので、基準信号の周波数を低く
したい場合でも、発振器４には安定度は高いが低い周波
数での発振が難しい水晶発振子を用いることができる。
また、バッファアンプ２の出力を分周回路３で分周して
位相比較器６に入力するようにしたので、第１，第２の
ＶＣＯ１Ａ，１Ｂを高い周波数で発振させたい場合でも
位相比較器６の動作周波数は低くて済み、構成上の負担
が少なくて済む。
振器４、チャージポンプ７、ＬＰＦ８を１つずつ備える
だけで、第１のＶＣＯ１Ａに４００ＭＨｚ帯受信用の所
望周波数の第１局部発振信号Ｌ１を発生させ、第２のＶ
ＣＯ１Ｂに１２００ＭＨｚ帯受信用の所望周波数の発振
信号を発生させることができ、部品点数を減らして部品
コスト、組立コストを低くし、また、プリント基板上の
実装面積を小さくすることが可能となる。また、発振器
４の出力を基準用分周回路５で分周して所定周波数の基
準信号を得るようにしたので、基準信号の周波数を低く
したい場合でも、発振器４には安定度は高いが低い周波
数での発振が難しい水晶発振子を用いることができる。
また、バッファアンプ２の出力を分周回路３で分周して
位相比較器６に入力するようにしたので、第１，第２の
ＶＣＯ１Ａ，１Ｂを高い周波数で発振させたい場合でも
位相比較器６の動作周波数は低くて済み、構成上の負担
が少なくて済む。
【００２８】また、分周回路３の分周比を外部制御で可
変できるので、第１，第２のＶＣＯ１Ａ，１Ｂの発振周
波数を種々に可変することができる。更に、基準用分周
回路５の分周比も外部制御で可変できるようにすれば、
第１，第２のＶＣＯ１Ａ，１Ｂの発振周波数の可変ステ
ップを変えることができる。また、第１，第２のＶＣＯ
１Ａ，１Ｂの出力側を合成回路２２を介してＰＬＬ−Ｉ
Ｃ９の側に出力させるようにするとともに、電源切り換
え回路２３にて第１，第２のＶＣＯ１Ａ，１Ｂの電源を
択一的にオンして第１，第２のＶＣＯ１Ａ，１Ｂの発振
出力を切り換え、ＰＬＬ−ＩＣ９に入力させるようにし
たので、一方のＶＣＯに発振出力を行わせている間、他
方のＶＣＯを停止状態とでき、該他方のＶＣＯの発振信
号の輻射による誤動作の発生を防止することができる。
また、切り換え回路２１とＰＬＬ−ＩＣ９の間にバッフ
ァアンプ２を設けたので、ＰＬＬ−ＩＣ９の側からの電
気的影響が第１のＶＣＯ１Ａ、第２のＶＣＯ１Ｂに回り
込んで誤動作させないことができる。更に、２つのＶＣ
Ｏの発振動作を共に停止させるため、スイッチＳＷを中
立ポジションにしたとき、バッファアンプ２への電源供
給が止まるので、無入力時に浮遊容量等の影響で発振し
易いバッファアンプ２が間違った発振動作をするのを防
止することができる。
変できるので、第１，第２のＶＣＯ１Ａ，１Ｂの発振周
波数を種々に可変することができる。更に、基準用分周
回路５の分周比も外部制御で可変できるようにすれば、
第１，第２のＶＣＯ１Ａ，１Ｂの発振周波数の可変ステ
ップを変えることができる。また、第１，第２のＶＣＯ
１Ａ，１Ｂの出力側を合成回路２２を介してＰＬＬ−Ｉ
Ｃ９の側に出力させるようにするとともに、電源切り換
え回路２３にて第１，第２のＶＣＯ１Ａ，１Ｂの電源を
択一的にオンして第１，第２のＶＣＯ１Ａ，１Ｂの発振
出力を切り換え、ＰＬＬ−ＩＣ９に入力させるようにし
たので、一方のＶＣＯに発振出力を行わせている間、他
方のＶＣＯを停止状態とでき、該他方のＶＣＯの発振信
号の輻射による誤動作の発生を防止することができる。
また、切り換え回路２１とＰＬＬ−ＩＣ９の間にバッフ
ァアンプ２を設けたので、ＰＬＬ−ＩＣ９の側からの電
気的影響が第１のＶＣＯ１Ａ、第２のＶＣＯ１Ｂに回り
込んで誤動作させないことができる。更に、２つのＶＣ
Ｏの発振動作を共に停止させるため、スイッチＳＷを中
立ポジションにしたとき、バッファアンプ２への電源供
給が止まるので、無入力時に浮遊容量等の影響で発振し
易いバッファアンプ２が間違った発振動作をするのを防
止することができる。
【００２９】なお、上記した実施例では、ＬＰＦ８の出
力側で第１，第２のＶＣＯ１Ａ，１Ｂの前段に抵抗Ｒ
１，Ｒ２から成る分配回路２０を設けたが、抵抗Ｒ１を
第１のＶＣＯ１Ａに含め、抵抗Ｒ２を第２のＶＣＯ１Ｂ
に含めるようにしても良い。また、切り換え回路２１は
合成回路２２と電源切り換え回路２３とから構成した
が、これらにバッファアンプ２も含めるようにしても良
い。また、上記した実施例ではＶＣＯを２組設ける場合
につき説明したが、本発明は何らこれに限定されず、３
個以上設ける場合にも同様に適用することができる。ま
た、ダブルバンド無線受信機の周波数変換用の発振出力
を得る場合につき説明したが、他の用途の発振出力を得
る場合にも適用することができる。また、位相比較器の
入力側で比較信号を分周する分周回路や基準周波数信号
を分周する分周回路は任意に設けるようにすれば良い。
また、チャージポンプ内蔵のＰＬＬ−ＩＣを用いてもよ
く、位相比較器も位相・周波数比較型以外の例えば、Ｅ
Ｘ−ＯＲ型、Ｒ−Ｓフリップフロップ型などとしても良
い。また、複数のＶＣＯは必ずしも異なる周波数帯域で
発振動作をする必要はなく、複数のＶＣＯの全部または
一部が互いに同一または重なる周波数帯域で発振動作を
するようにしても良い。
力側で第１，第２のＶＣＯ１Ａ，１Ｂの前段に抵抗Ｒ
１，Ｒ２から成る分配回路２０を設けたが、抵抗Ｒ１を
第１のＶＣＯ１Ａに含め、抵抗Ｒ２を第２のＶＣＯ１Ｂ
に含めるようにしても良い。また、切り換え回路２１は
合成回路２２と電源切り換え回路２３とから構成した
が、これらにバッファアンプ２も含めるようにしても良
い。また、上記した実施例ではＶＣＯを２組設ける場合
につき説明したが、本発明は何らこれに限定されず、３
個以上設ける場合にも同様に適用することができる。ま
た、ダブルバンド無線受信機の周波数変換用の発振出力
を得る場合につき説明したが、他の用途の発振出力を得
る場合にも適用することができる。また、位相比較器の
入力側で比較信号を分周する分周回路や基準周波数信号
を分周する分周回路は任意に設けるようにすれば良い。
また、チャージポンプ内蔵のＰＬＬ−ＩＣを用いてもよ
く、位相比較器も位相・周波数比較型以外の例えば、Ｅ
Ｘ−ＯＲ型、Ｒ−Ｓフリップフロップ型などとしても良
い。また、複数のＶＣＯは必ずしも異なる周波数帯域で
発振動作をする必要はなく、複数のＶＣＯの全部または
一部が互いに同一または重なる周波数帯域で発振動作を
するようにしても良い。
【００３０】また、図２に示す切り換え回路２１Ａの電
源切り換え回路２３Ａの如く、ダイオードＤ１，Ｄ２を
省略してバッファアンプ２に常時、ＶCCが供給されるよ
うにしたり、或いは、図３に示す切り換え回路２１Ｂの
如く、電源切り換え回路を省略して第１のＶＣＯ１Ａと
第２のＶＣＯ１Ｂにも常時、ＶCCを供給するようにし、
抵抗Ｒ３，Ｒ４とバッファアンプ２の間にスイッチＳＷ
を設け、スイッチＳＷをａ側に切り換えて第１のＶＣＯ
１Ａの出力をＰＬＬ−ＩＣ９の側に入力させ、第１のＶ
ＣＯ１Ａを所望周波数で発振させたり、スイッチＳＷを
ｂ側に切り換えて第２のＶＣＯ２Ａの出力をＰＬＬ−Ｉ
Ｃ９の側に入力させ、第２のＶＣＯ１Ｂを所望周波数で
発振させたりしても良い。
源切り換え回路２３Ａの如く、ダイオードＤ１，Ｄ２を
省略してバッファアンプ２に常時、ＶCCが供給されるよ
うにしたり、或いは、図３に示す切り換え回路２１Ｂの
如く、電源切り換え回路を省略して第１のＶＣＯ１Ａと
第２のＶＣＯ１Ｂにも常時、ＶCCを供給するようにし、
抵抗Ｒ３，Ｒ４とバッファアンプ２の間にスイッチＳＷ
を設け、スイッチＳＷをａ側に切り換えて第１のＶＣＯ
１Ａの出力をＰＬＬ−ＩＣ９の側に入力させ、第１のＶ
ＣＯ１Ａを所望周波数で発振させたり、スイッチＳＷを
ｂ側に切り換えて第２のＶＣＯ２Ａの出力をＰＬＬ−Ｉ
Ｃ９の側に入力させ、第２のＶＣＯ１Ｂを所望周波数で
発振させたりしても良い。
【００３１】
【発明の効果】本発明に係るＰＬＬ回路によれば、位相
比較手段で基準周波数信号と比較信号との位相比較を行
い、低域通過手段で低域成分を取り出し、制御電圧とし
て複数の電圧制御発振手段に入力する。そして、切り換
え手段により複数の電圧制御発振手段の内、１つの発振
出力を位相比較手段に比較信号として切り換え入力させ
るように構成したので、位相比較手段、低域通過手段を
１個ずつ備えるだけで複数のＶＣＯの内、１つを所望の
周波数で発振させることができ、部品点数を減らして部
品コスト、組立コストを低くし、また、プリント基板上
の実装面積を小さくすることが可能となる。
比較手段で基準周波数信号と比較信号との位相比較を行
い、低域通過手段で低域成分を取り出し、制御電圧とし
て複数の電圧制御発振手段に入力する。そして、切り換
え手段により複数の電圧制御発振手段の内、１つの発振
出力を位相比較手段に比較信号として切り換え入力させ
るように構成したので、位相比較手段、低域通過手段を
１個ずつ備えるだけで複数のＶＣＯの内、１つを所望の
周波数で発振させることができ、部品点数を減らして部
品コスト、組立コストを低くし、また、プリント基板上
の実装面積を小さくすることが可能となる。
【００３２】また、本発明に係る他のＰＬＬ回路によれ
ば、位相比較手段の基準信号の入力側または比較信号の
入力側に設けた分周手段により、基準信号または比較信
号を分周したあと位相比較手段で位相比較するように構
成したので基準信号の入力側で分周することで基準信号
用の発振器の発振周波数を上げて動作の安定化を容易に
図ることができ、また、比較信号の入力側で分周するこ
とで位相比較手段の動作周波数を下げて構成の容易化を
図ることができる。
ば、位相比較手段の基準信号の入力側または比較信号の
入力側に設けた分周手段により、基準信号または比較信
号を分周したあと位相比較手段で位相比較するように構
成したので基準信号の入力側で分周することで基準信号
用の発振器の発振周波数を上げて動作の安定化を容易に
図ることができ、また、比較信号の入力側で分周するこ
とで位相比較手段の動作周波数を下げて構成の容易化を
図ることができる。
【００３３】また、本発明に係る他のＰＬＬ回路によれ
ば、位相比較手段の基準信号の入力側または比較信号の
入力側に設けた分周手段の分周比を外部制御で可変する
ように構成したので、電圧制御発振手段の発振周波数を
種々に可変することができる。
ば、位相比較手段の基準信号の入力側または比較信号の
入力側に設けた分周手段の分周比を外部制御で可変する
ように構成したので、電圧制御発振手段の発振周波数を
種々に可変することができる。
【００３４】また、本発明に係る更に他のＰＬＬ回路に
よれば、複数の電圧制御発振手段に、それぞれ異なる周
波数帯域で発振動作を行わせるように構成したので、複
数の異なる周波数帯域にわたる発振出力を得ることがで
きる。
よれば、複数の電圧制御発振手段に、それぞれ異なる周
波数帯域で発振動作を行わせるように構成したので、複
数の異なる周波数帯域にわたる発振出力を得ることがで
きる。
【００３５】また、本発明に係る他のＰＬＬ回路によれ
ば、電源切り換え手段により複数の電圧制御発振手段に
供給される電源を択一的にオンし、該電源のオンされた
電圧制御発振手段の出力を合成手段を介して出力するこ
とで、複数の電圧制御発振手段の内、１つの発振出力を
位相比較手段側に切り換え入力させるように構成したの
で、或る電圧制御発振手段に発振出力を行わせている
間、他の電圧制御発振手段が停止状態となり、発振信号
の輻射による誤動作の発生を防止することができる。
ば、電源切り換え手段により複数の電圧制御発振手段に
供給される電源を択一的にオンし、該電源のオンされた
電圧制御発振手段の出力を合成手段を介して出力するこ
とで、複数の電圧制御発振手段の内、１つの発振出力を
位相比較手段側に切り換え入力させるように構成したの
で、或る電圧制御発振手段に発振出力を行わせている
間、他の電圧制御発振手段が停止状態となり、発振信号
の輻射による誤動作の発生を防止することができる。
【００３６】また、本発明に係る他のＰＬＬ回路によれ
ば、合成手段の出力を緩衝増幅手段を介して位相比較手
段に出力し、また、緩衝増幅手段の電源は前記電源切り
換え手段の出力を合成して供給する。これにより、緩衝
増幅手段の後段の影響が電圧制御発振手段に回り込んで
誤動作しないようにできるとともに、複数の電圧制御発
振手段の発振動作を全て停止させるため、電源切り換え
手段を中立ポジションにしたとき、緩衝増幅手段への電
源供給が止まるので、無入力時に浮遊容量等の影響で発
振し易い緩衝増幅手段が間違った発振動作をするのを防
止することができる。
ば、合成手段の出力を緩衝増幅手段を介して位相比較手
段に出力し、また、緩衝増幅手段の電源は前記電源切り
換え手段の出力を合成して供給する。これにより、緩衝
増幅手段の後段の影響が電圧制御発振手段に回り込んで
誤動作しないようにできるとともに、複数の電圧制御発
振手段の発振動作を全て停止させるため、電源切り換え
手段を中立ポジションにしたとき、緩衝増幅手段への電
源供給が止まるので、無入力時に浮遊容量等の影響で発
振し易い緩衝増幅手段が間違った発振動作をするのを防
止することができる。
【図１】本発明の一実施例に係るＰＬＬ回路の回路図で
ある。
ある。
【図２】切り換え回路の変形例を示す回路図である。
【図３】切り換え回路の他の変形例を示す回路図であ
る。
る。
【図４】従来のＰＬＬ回路の回路図である。
１Ａ 第１のＶＣＯ １Ｂ 第２のＶＣ
Ｏ ３ 分周回路 ４ 発振器 ５ 基準用分周回路 ６ 位相比較器 ７ チャージポンプ ８ ＬＰＦ ９ ＰＬＬ−ＩＣ １０ 位相比較手
段 １１ てい倍回路 ２０ 分配回路 ２１、２１Ａ、２１Ｂ 切り換え回路 ２２ 合成回路 ２３、２３Ａ 電
源切り換え回路
Ｏ ３ 分周回路 ４ 発振器 ５ 基準用分周回路 ６ 位相比較器 ７ チャージポンプ ８ ＬＰＦ ９ ＰＬＬ−ＩＣ １０ 位相比較手
段 １１ てい倍回路 ２０ 分配回路 ２１、２１Ａ、２１Ｂ 切り換え回路 ２２ 合成回路 ２３、２３Ａ 電
源切り換え回路
Claims (6)
- 【請求項１】 基準信号と比較信号との位相比較を行う
位相比較手段と、 位相比較手段の出力の低域成分を取り出す低域通過手段
と、 各々、低域通過手段の出力を制御電圧として入力し、制
御電圧の大きさに応じた周波数で発振可能な複数の電圧
制御発振手段と、 複数の電圧制御発振手段の内、１つの発振出力を位相比
較手段に比較信号として切り換え出力させる切り換え手
段と、 を備えたことを特徴とするＰＬＬ回路。 - 【請求項２】 前記位相比較手段の基準信号の入力側ま
たは比較信号の入力側に分周手段を設けたこと、 を特徴とする請求項１記載のＰＬＬ回路。 - 【請求項３】 前記分周手段は外部制御で分周比が可変
可能としたこと、 を特徴とする請求項２記載のＰＬＬ回路。 - 【請求項４】 前記複数の電圧制御発振手段は、それぞ
れ異なる周波数帯域で発振動作を行うようにしたこと、 を特徴とする請求項１または２または３記載のＰＬＬ回
路。 - 【請求項５】 前記切り換え手段は、複数の電圧制御発
振手段の出力を合成して出力する合成手段と、 複数の電圧制御発振手段に供給される電源を択一的にオ
ンする電源切り換え手段と、 を備えたことを特徴とする請求項１または２または３ま
たは４記載のＰＬＬ回路。 - 【請求項６】 前記合成手段と前記位相比較手段の間に
緩衝増幅手段を設け、 該緩衝増幅手段の電源は前記電源切り換え手段の出力を
合成して供給するように構成したこと、を特徴とする請
求項５記載のＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7354498A JPH09186587A (ja) | 1995-12-31 | 1995-12-31 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7354498A JPH09186587A (ja) | 1995-12-31 | 1995-12-31 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09186587A true JPH09186587A (ja) | 1997-07-15 |
Family
ID=18437977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7354498A Pending JPH09186587A (ja) | 1995-12-31 | 1995-12-31 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09186587A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999062178A1 (en) * | 1998-05-22 | 1999-12-02 | Telefonaktiebolaget Lm Ericsson (Publ) | Multiband frequency generation using a single pll-circuit |
| WO2000018014A1 (fr) * | 1998-09-17 | 2000-03-30 | Hitachi, Ltd. | Circuit a boucle a phase asservie et terminal de communication radio utilisant une boucle a phase asservie |
| US6785525B2 (en) | 1999-05-21 | 2004-08-31 | Telefonaktiebolaget L M Ericsson (Publ) | Multiband frequency generation using a single PLL-circuit |
| JP2005124028A (ja) * | 2003-10-20 | 2005-05-12 | Ricoh Co Ltd | Ｐｌｌ回路 |
| EP1883879A2 (en) * | 2005-05-18 | 2008-02-06 | Texas Instruments Incorporated | Apparatus and method to synchronize switching frequencies of multiple power regulators |
| KR101007211B1 (ko) * | 2010-05-01 | 2011-01-12 | 삼성탈레스 주식회사 | 항공전자용 광대역 고주파 주파수 합성기 |
| EP0977301B2 (en) † | 1998-07-28 | 2019-01-02 | IPCom GmbH & Co. KG | Mobile phone |
-
1995
- 1995-12-31 JP JP7354498A patent/JPH09186587A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999062178A1 (en) * | 1998-05-22 | 1999-12-02 | Telefonaktiebolaget Lm Ericsson (Publ) | Multiband frequency generation using a single pll-circuit |
| KR100686440B1 (ko) * | 1998-05-22 | 2007-02-23 | 텔레폰악티에볼라겟엘엠에릭슨(펍) | 단일 위상 동기 루프-회로를 이용한 다중대역 주파수 발생기 |
| EP0977301B2 (en) † | 1998-07-28 | 2019-01-02 | IPCom GmbH & Co. KG | Mobile phone |
| WO2000018014A1 (fr) * | 1998-09-17 | 2000-03-30 | Hitachi, Ltd. | Circuit a boucle a phase asservie et terminal de communication radio utilisant une boucle a phase asservie |
| KR100687146B1 (ko) * | 1998-09-17 | 2007-02-27 | 가부시키가이샤 히타치세이사쿠쇼 | Ｐｌｌ 회로 및 그것을 이용한 무선 통신 단말 기기 |
| US7333779B2 (en) | 1998-09-17 | 2008-02-19 | Renesas Technology Corp. | PLL circuit and radio communication terminal apparatus using the same |
| US6785525B2 (en) | 1999-05-21 | 2004-08-31 | Telefonaktiebolaget L M Ericsson (Publ) | Multiband frequency generation using a single PLL-circuit |
| JP2005124028A (ja) * | 2003-10-20 | 2005-05-12 | Ricoh Co Ltd | Ｐｌｌ回路 |
| JP4679814B2 (ja) * | 2003-10-20 | 2011-05-11 | 株式会社リコー | Ｐｌｌ回路 |
| EP1883879A2 (en) * | 2005-05-18 | 2008-02-06 | Texas Instruments Incorporated | Apparatus and method to synchronize switching frequencies of multiple power regulators |
| EP1883879A4 (en) * | 2005-05-18 | 2013-12-04 | Texas Instruments Inc | DEVICE AND METHOD FOR SYNCHRONIZING THE SWITCHING FREQUENCIES OF MULTIPLE POWER CONTROLLERS |
| KR101007211B1 (ko) * | 2010-05-01 | 2011-01-12 | 삼성탈레스 주식회사 | 항공전자용 광대역 고주파 주파수 합성기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002540669A (ja) | 周波数シンセサイザ | |
| JPH04507333A (ja) | 位相検波器 | |
| JP2000228635A (ja) | Ｆｍ送信機 | |
| JPH09186587A (ja) | Ｐｌｌ回路 | |
| JPH0715371A (ja) | スーパーへテロダイン方式の送受信方法と送受信機 | |
| JPS61251313A (ja) | 電子同調式ｆｍ受信機 | |
| WO1988006820A1 (en) | Receiver | |
| US20020090917A1 (en) | Frequency synthesizer and method of generating frequency-divided signal | |
| JPH11289270A (ja) | 受信機 | |
| JP4076558B2 (ja) | Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路 | |
| US5221911A (en) | Receiver having pll frequency synthesizer with rc loop filter | |
| US7221726B2 (en) | Arrangement for generating a decoder clock signal | |
| JP2002237750A (ja) | 時間的遅延の短い周波数比較装置 | |
| JP3203119B2 (ja) | 周波数シンセサイザ回路 | |
| JP2757801B2 (ja) | ダイレクト・デジタル・シンセサイザ位相同期発振回路 | |
| JP2947203B2 (ja) | 周波数シンセサイザ | |
| JP2000165277A (ja) | 局部発振回路 | |
| KR970005394B1 (ko) | 혼합형 주파수 합성기(Hybrid Frequency Synthesizer) | |
| JP3433030B2 (ja) | ラジオ受信機 | |
| JP2579260B2 (ja) | Ｐｌｌ周波数シンセサイザおよびチューナ | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JPH0730410A (ja) | フェーズ・ロックド・ループ回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| JPH05227052A (ja) | シンセサイザ受信機 | |
| JPH08330998A (ja) | チューナ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081119 |
|
| A02 | Decision of refusal |
Effective date: 20090610 Free format text: JAPANESE INTERMEDIATE CODE: A02 |