JPH11289270A - 受信機 - Google Patents

受信機

Info

Publication number
JPH11289270A
JPH11289270A JP10088976A JP8897698A JPH11289270A JP H11289270 A JPH11289270 A JP H11289270A JP 10088976 A JP10088976 A JP 10088976A JP 8897698 A JP8897698 A JP 8897698A JP H11289270 A JPH11289270 A JP H11289270A
Authority
JP
Japan
Prior art keywords
voltage
frequency
output
signal
measuring means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10088976A
Other languages
English (en)
Other versions
JP4089003B2 (ja
Inventor
Nobuo Haruyama
信夫 晴山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP08897698A priority Critical patent/JP4089003B2/ja
Priority to US09/281,132 priority patent/US6289208B1/en
Priority to KR1019990010957A priority patent/KR100675358B1/ko
Priority to EP99302612A priority patent/EP0948134A3/en
Publication of JPH11289270A publication Critical patent/JPH11289270A/ja
Application granted granted Critical
Publication of JP4089003B2 publication Critical patent/JP4089003B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1607—Supply circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
    • H03J1/005—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
    • H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/08—Modifications of the phase-locked loop for ensuring constant frequency when the power supply fails or is interrupted, e.g. for saving power

Abstract

(57)【要約】 【課題】 消費電力が少なく、かつ、良好な受信性能を
保持する周波数シンセサイザ方式の受信機を提供する。 【解決手段】 ＰＬＬ回路の発振出力に基づいて受信周
波数が設定される周波数シンセサイザ方式の受信機にお
いて、ＰＬＬ回路の発振周波数が安定したとき、ＰＬＬ
回路内の電圧制御発振器１１の制御電圧をＰＬＬ回路と
は別の制御手段１７，１９から供給できる構成にすると
共に、この状態での受信部２０の同調状態を測定して、
その測定した値から受信周波数のずれを検出したとき、
電圧制御発振器１１の制御電圧を補正する構成としたを
備えた。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えばフェーズロ
ックドループ回路（Phase Locked Loop ：以下ＰＬＬ回
路と称する）を使用した周波数シンセサイザによるラジ
オ受信機等に適用して好適な受信機に関する。
【０００２】
【従来の技術】従来、ＰＬＬ回路による周波数シンセサ
イザを使用した受信機として、例えば図２に示す回路が
開発されている。以下その構成を説明すると、直流値の
制御電圧により共振素子の発振周波数（以下、局部発振
周波数という）が制御される電圧制御発振器５１（以下
ＶＣＯという）と、外部から与えられたデジタル値（２
進値）により局部発振周波数が分周されて出力される可
変分周器５２と、基準となる周波数が発生される基準発
振器５３と、可変分周器５２からの入力信号と基準発振
器５３からの入力信号との位相が比較されて、誤差があ
る場合にはその誤差に対応する誤差電圧が出力される位
相検出器５４と、位相検出器５４からの誤差電圧の平滑
化を行い、その出力がＶＣＯ５１に制御電圧として供給
されるローパスフィルタ５５（以下ＬＰＦという）とで
構成されるＰＬＬ回路を備えている。また、ＬＰＦ５５
とＶＣＯ５１との間に、可動接点５６ａ及び第１，第２
の固定接点５６ｂ，５６ｃを有するスイッチ５６が設け
られており、ＬＰＦ５５の出力側はスイッチ５６の第１
の固定接点５６ｂと接続され、ＶＣＯ５１の入力側は可
動接点５６ａと接続されている。
【０００３】また、この回路は、可変分周器５２に分周
比を指定するデジタル値を出力するマイクロコンピュー
タ５７が備えられている。このマイクロコンピュータ５
７には、ＬＰＦ５５がＶＣＯ５１に供給する直流値の制
御電圧がアナログ／デジタルコンバータ５８でデジタル
データに変換されて取り込まれ、このデジタルデータが
保持される。また、マイクロコンピュータ５７は、デジ
タル／アナログコンバータ５９と接続されており、この
デジタル／アナログコンバータ５９で、マイクロコンピ
ュータ５７から出力されるデジタルデータが直流値の制
御電圧に変換される。デジタル／アナログコンバータ５
９の出力側は、スイッチ５６の第２の固定接点５６ｃと
接続されている。
【０００４】そしてＶＣＯ５１の発振信号（局部発振信
号）は受信部６０に供給されて、例えばアンテナ６１に
より受信した信号が、この局部発振周波数に対応した周
波数で同調処理され、その同調した受信信号が端子６２
に出力される。
【０００５】この図２に示す回路の動作について説明す
る。先ず、ＰＬＬ回路における局部発振周波数が所望の
値に固定される際の動作については、スイッチ５６の可
動接点５６ａが第１の固定接点５６ｂに接続され、ＰＬ
Ｌ回路の閉回路が形成される。マイクロコンピュータ５
９にて局部発振周波数が所望の値となるように、分周比
を指定するための数値が設定されて可変分周器５２に出
力される。可変分周器５２では、局部発振周波数が指定
された分周比で分周されて位相検出器５４に出力され
る。位相検出器５４では、局部発振周波数が分周された
信号と、基準発振器５３から出力された基準周波数信号
とが位相比較され、誤差があるときには位相誤差に対応
する誤差電圧がＬＰＦ５５に出力される。ＬＰＦ５５で
入力誤差電圧が直流化等された制御電圧がＶＣＯ５１の
共振素子に供給される。そしてＶＣＯ５１の共振素子
は、ＬＰＦ５５から供給された制御電圧で制御された周
波数で発振させられ、この局部発振周波数が可変分周器
５２に出力される。このように上述の閉回路でＰＬＬ動
作が繰り返され、位相検出器５４での位相誤差がなくな
って、局部発振周波数を分周した信号と基準発振器５３
が出力する基準周波数信号との位相が一致したときに、
局部発振周波数が所望の値に安定し、その安定した局部
発振周波数に対応した周波数の例えばラジオ放送が受信
部６０で受信される。
【０００６】ここで、この図２に示す回路においては、
ＰＬＬ動作が安定したとき、ＰＬＬ回路の動作を止めて
同調処理を行うようにしてある。即ち、局部発振周波数
が安定した状態のとき、マイクロコンピュータ５７に
て、そのときにＬＰＦ５５からＶＣＯ５１の有する共振
素子に出力されている制御電圧信号が、アナログ／デジ
タルコンバータ５８でデジタルデータに変換されて取り
込まれ、保持される。
【０００７】そして、このＰＬＬ動作が安定した状態で
は、スイッチ５６の可動接点５６ａが第２の固定接点５
６ｃに切換わり、マイクロコンピュータ５７に保持され
ているＶＣＯ５１の制御電圧に関するデジタルデータ
が、デジタル／アナログコンバータ５９に出力され、デ
ジタル／アナログコンバータ５９がデジタルデータを変
換して得た制御電圧がスイッチ５６を介してＶＣＯ５１
に供給される。供給される制御電圧に制御されてＶＣＯ
５１の発振周波数が固定される。この発振周波数に対応
した周波数の信号が受信部６０で受信される。そして、
スイッチ５６の可動端子５６ａが固定端子５６ｃに接続
されたときに、ＰＬＬ閉回路が形成されなくなり、ＶＣ
Ｏ５１とマイクロコンピュータ５７などの一部の部品だ
けが動作され、その他の機器の動作は停止されることと
なる。
【０００８】このように構成されることで、ＰＬＬ部は
受信周波数が変更されたときだけ動作が行われれば良
く、局部発振周波数を固定した後は消費電力が大きいＰ
ＬＬ部の動作が停止されて同調されることができ、周波
数シンセサイザを使用した受信機の消費電力を減らすこ
とができる。
【０００９】
【発明が解決しようとする課題】ところで、上述の回路
では、制御電圧のデジタルデータを保持してＰＬＬ部の
動作を停止した後は、読み取った制御電圧のデジタルデ
ータをマイクロコンピュータにより一方的に出力し、デ
ジタル／アナログコンバータで直流電圧に変換して、Ｖ
ＣＯの制御を行うため、部品性能、温度などの環境特性
によってデジタル／アナログコンバータから供給される
直流電圧にずれが生じたり、ＶＣＯの共振素子そのもの
の周波数にずれが生じてしまう場合があり、受信機での
受信性能が悪化してしまう問題があった。特に受信搬送
波が短波の場合には、ずれが顕著に現れ受信性能が著し
く悪化してしまう。
【００１０】本発明は、かかる点に鑑み、消費電力が少
なく、かつ、良好な受信性能を保持する受信機を提供す
ることを目的とする。
【００１１】
【課題を解決するための手段】この課題を解決するため
に本発明は、ＰＬＬ回路の発振出力に基づいて受信周波
数が設定される周波数シンセサイザ方式の受信機におい
て、ＰＬＬ回路内の電圧制御発振器の制御電圧をＰＬＬ
回路とは別の制御手段から供給できる構成にすると共
に、この状態での受信部の同調状態を測定して、その測
定した値から受信周波数のずれを検出したとき、電圧制
御発振器の制御電圧を補正する構成としたものである。
【００１２】本発明の構成としたことで、ＰＬＬ回路の
発振周波数が安定した状態では、ＰＬＬ回路のループが
切り離されて、制御手段からＰＬＬ回路内の電圧制御発
振器に制御電圧が供給されて、その制御手段の出力で受
信周波数が制御される。このとき、受信部が出力する信
号から同調状態を制御手段が判断し、その同調状態で受
信周波数のずれを検出したとき、電圧制御発振器の制御
電圧が補正されて、受信周波数のずれがない状態にされ
る。
【００１３】
【発明の実施の形態】以下、本発明の一実施の形態を図
１を参照して説明する。
【００１４】図１は本例の回路の構成を示すブロック図
である。本例の回路は、直流値の制御電圧により共振素
子の発振周波数（以下、局部発振周波数という）が制御
される電圧制御発振器１１（以下ＶＣＯという）と、外
部から与えられたデジタル値（２進値）により本例では
局部発振周波数を分周して出力する可変分周器１２と、
基準となる周波数を発生する基準発振器１３と、可変分
周器１２からの入力信号と基準発振器１３からの入力信
号との位相を比較して例えば誤差がある場合にはその誤
差に対応する誤差電圧を出力する位相検出器１４と、位
相検出器１４からの誤差電圧を平滑化してＶＣＯ１１が
有する共振素子に直流値の制御電圧として供給するロー
パスフィルタ１５（以下ＬＰＦという）とで構成するＰ
ＬＬ回路を備えている。本例ではＬＰＦ１５とＶＣＯ１
１との間に、ここでは可動接点１６ａ及び第１，第２の
固定接点１６ｂ，１６ｃを有するスイッチ１６を設け、
ＬＰＦ１５の出力側はスイッチ１６の第１の固定接点１
６ｂと接続し、ＶＣＯ１１の入力側は可動接点１６ａと
接続してある。
【００１５】そして、可変分周器１２に分周比を指定す
るデジタル値を出力するマイクロコンピュータ１７を備
えている。本例ではマイクロコンピュータ１７は、ＬＰ
Ｆ１５がＶＣＯ１１に供給する直流値の制御電圧のうち
所定の出力の出力値をアナログ／デジタルコンバータ１
８でデジタルデータに変換して取り込み、このデジタル
データを保持する。また、マイクロコンピュータ１７
は、デジタルデータをアナログデータに変換するデジタ
ル／アナログコンバータ１９と接続してある。このデジ
タル／アナログコンバータ１９は、マイクロコンピュー
タ１７が出力するデジタルデータを直流値の制御電圧信
号に変換して出力する。デジタル／アナログコンバータ
１９の出力側は、スイッチ１６の固定端子１６ｃと接続
してある。
【００１６】そしてＶＣＯ５１の発振信号は受信部２０
に供給されて、例えばアンテナ２２により受信した信号
が、局部発振周波数に対応した周波数で同調処理され、
その同調した受信信号が端子２３から出力される。この
場合、本例においては受信信号を検波する検波回路が受
信部２０に内蔵され、端子２３には検波信号が得られる
構成としてある。ここで、この検波回路の検波出力のセ
ンタ電圧を、アナログ／デジタルコンバータ２１でデジ
タルデータに変換する構成としてあり、このアナログ／
デジタルコンバータ２１で変換された検波出力のセンタ
電圧データを、マイクロコンピュータ１７に供給する。
【００１７】次に、この回路の動作について説明する。
先ず、ＰＬＬ回路における局部発振周波数を所望の値に
固定する際の選局動作時には、本例では選局の際にはス
イッチ１６の可動接点１６ａを第１の固定接点１６ｂに
接続し、ＰＬＬ回路が閉回路を形成する状態にする。例
えば図示しない操作部により所望の受信周波数を指定し
た場合に、マイクロコンピュータ１９にて局部発振周波
数が所望の値となるように、分周比を指定するための数
値を設定して可変分周器１２に出力する。可変分周器１
２は、局部発振周波数を指定された分周比で分周して位
相検出器１４に出力する。位相検出器１４は、局部発振
周波数を分周した信号と、基準発振器１３が出力する基
準周波数信号とを位相比較して、その位相誤差に対応す
る誤差電圧を出力して、ＬＰＦ１５に供給する。ＬＰＦ
１５では、ここでは入力誤差電圧を直流化した制御電圧
をＶＣＯ１１に供給する。そしてＶＣＯ１１が有する共
振素子は、ＬＰＦ１５が供給した制御電圧で制御された
周波数で発振し、この局部発振周波数を可変分周器１２
に出力する。このように上述の閉回路を形成するＰＬＬ
動作を繰り返し、位相検出器１４で位相誤差がなくなっ
て、ここでは局部発振周波数を分周した信号と基準発振
器１３が出力する基準周波数信号との位相が一致したと
きに、局部発振周波数は所望の値に安定する。
【００１８】このＰＬＬ回路の発振周波数が安定したこ
とは、例えばアナログ／デジタルコンバータ１８で変換
されたデジタルデータの状態をマイクロコンピュータ１
９が判断することで、マイクロコンピュータ１９が判断
できる。そして、マイクロコンピュータ１９はＰＬＬ回
路が安定した状態でアナログ／デジタルコンバータ１８
で変換されたデジタルデータ（ＶＣＯ１１に供給される
制御電圧データ）を取り込み、保持する。
【００１９】そして、マイクロコンピュータ１９の制御
により、スイッチ１６の可動接点１６ａを第１の固定接
点１６ｂから第２の固定接点１６ｃに切換えると共に、
マイクロコンピュータ１７が保持している局部発振周波
数が固定した時におけるＶＣＯ１１の制御電圧に関する
デジタルデータを、デジタル／アナログコンバータ１９
に供給し、デジタル／アナログコンバータ１９がそのデ
ジタルデータを変換して得た制御電圧をスイッチ１６を
介してＶＣＯ１１に供給する。制御電圧の供給を受けた
ＶＣＯ１１は、制御電圧の制御により、ＰＬＬ回路が安
定した状態と同じ周波数で発振し、この局部発振周波数
に対応した周波数が受信部２０で受信される。そして、
このようにスイッチ１６の可動接点１６ａを第２の固定
接点１６ｃに接続した状態では、ＰＬＬ回路を構成する
分周器１２と基準発振器１３と位相検出器１４は、例え
ばマイクロコンピュータ１７の制御で動作を停止させ
る。
【００２０】そして本例においては、デジタル／アナロ
グコンバータ１９の出力によりＶＣＯ１１の発振周波数
を制御している状態では、このＶＣＯ１１に供給する制
御電圧を補正する処理を行うようにしてある。この補正
動作は、マイクロコンピュータ１７がアナログ／デジタ
ルコンバータ２１で変換されたデータを読取り、このデ
ータの変動から、受信周波数のずれを判断して、その判
断した周波数ずれを補正するように、デジタル／アナロ
グコンバータ１９に供給する電圧データを補正し、ＶＣ
Ｏ１１の発振周波数を補正させ、受信部２０での受信周
波数を補正させる。
【００２１】本例の構成では、アナログ／デジタルコン
バータ２１で変換されるデータとして、受信部２０内の
検波回路の検波出力のセンタ電圧のデータとしてあり、
受信信号の周波数変動がセンタ電圧の変動として検出さ
れて、マイクロコンピュータ１７で判断される。マイク
ロコンピュータ１７でのこのセンタ電圧の判断は、例え
ば所定時間間隔（例えば３分から１０分程度の間隔）で
行い、最初に判断した電圧値との差分をマイクロコンピ
ュータ１７で判断し、その差分に相当する周波数変動を
補正するように、マイクロコンピュータ１７からデジタ
ル／アナログコンバータ１９に供給するデータを設定す
る。この場合、センタ電圧のデータを取り込む時間間隔
は、省電力化性能に影響しない程度にできるだけ長くと
る方がよい。
【００２２】このようにしたことで、消費電力が大きい
ＰＬＬ回路を受信周波数を変える時にだけ動作させれば
よく、通常はＶＣＯ１１とマイクロコンピュータ１７の
みによって受信部２０が同調動作するため、消費電力を
大幅に減らすことができるとともに、部品性能、温度な
どの環境の変化によって、ＰＬＬ回路を停止させた状態
で、デジタル／アナログコンバータ２１が供給する制御
電圧のずれや、ＶＣＯ１１の共振素子自体の周波数のず
れ等による受信周波数の変動が生じても、ＰＬＬ回路を
動作させることなく、受信部２０で受信された信号から
周波数を測定して、その受信周波数のずれを補正するこ
とができ、受信性能の悪化を防ぐことができるため、良
好な受信をすることができる。特に、周波数のずれが著
しい、短波を受信するときに絶大な効果を発揮する。
【００２３】なお、上述した実施の形態では、ＰＬＬ回
路を停止させた状態での受信周波数のずれの検出とし
て、受信部２０内の検波回路の検波出力のセンタ電圧の
変動から行う構成としたが、受信部での同調周波数の変
動に対応して、その状態が変動する出力信号であれば、
他の信号の状態から受信周波数のずれを検出しても良
い。例えば、受信部２０内で変換された中間周波信号の
状態（中間周波数とのずれ等）から、受信周波数のずれ
を検出する構成としても良い。
【００２４】また、上述した実施の形態では、同調周波
数を測定する手段として検波信号のセンタ電圧データを
検出するアナログ／デジタルコンバータ２１を設けた
が、このアナログ／デジタルコンバータ２１を設ける代
わりに、ＰＬＬ回路の制御電圧検出用のアナログ／デジ
タルコンバータ１８を使用して検波信号のセンタ電圧デ
ータを検出し、このコンバータ１８でＰＬＬ回路の制御
電圧の検出処理と、検波出力のセンタ電圧検出処理とを
切換え使用で、選択的に行う構成としても良い。この場
合、コンバータ１８で検出する電圧の切換処理は、例え
ばスイッチ１６での切換えに連動してマイクロコンピュ
ータ１７が制御する構成が考えられる。このようにする
ことで、アナログ／デジタルコンバータを図１の構成に
比べて１個少なくすることができる。
【００２５】また、上述した実施の形態では、受信部２
０でラジオ放送波を受信するラジオ受信機に適用した
が、他の放送波又は放送波以外の伝送信号を受信する受
信機にも適用できることは勿論である。
【００２６】
【発明の効果】請求項１に記載した発明によると、ＰＬ
Ｌ回路を停止させた状態で受信周波数の補正を行うこと
ができ、それだけ受信中にＰＬＬ回路を作動させること
が少なくなり、消費電力を大幅に減らすことができると
ともに、受信性能の悪化を防ぐことができる。
【００２７】請求項２に記載した発明によると、請求項
１に記載した発明において、同調周波数測定手段は、受
信部が出力する検波信号のセンタ電圧を測定する電圧測
定手段としたことで、検波信号の状態から受信周波数の
ずれを判断でき、ＰＬＬ回路を作動させることなく良好
に受信周波数のずれを判断できる。
【００２８】請求項３に記載した発明によると、請求項
２に記載した発明において、検波信号のセンタ電圧を測
定する電圧測定手段を、制御電圧測定手段と同一の電圧
測定手段で構成し、両電圧の測定を電圧測定手段で選択
的に行う構成としたことで、それだけ簡単な構成で受信
周波数のずれを検出できるようになる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による構成の例を示すブ
ロック図である。
【図２】従来の受信機の構成の一例を示すブロック図で
ある。
【符号の説明】
１１…電圧制御発振器（ＶＣＯ）、１２…可変分周器、
１３…基準発振器、１４…位相検出器、１５…ローパス
フィルタ（ＬＰＦ）、１６…スイッチ、１７…マイクロ
コンピュータ、１８…アナログ／デジタルコンバータ、
１９…デジタル／アナログコンバータ、２０…受信部、
２１…アナログ／デジタルコンバータ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 電圧制御発振器と、上記電圧制御発振器
    の出力を分周する可変分周器と、基準発振器と、上記可
    変分周器の出力と上記基準発振器の出力との位相差信号
    を出力する位相検出器と、上記位相検出器の出力電圧を
    平滑化して上記電圧制御発振器に制御電圧として供給す
    るフィルタとを有するフェーズロックドループ回路と、 上記電圧制御発振器の発振周波数に対応した周波数の信
    号に同調して、その同調した受信信号を受信処理する受
    信部と、 上記電圧制御発振器に供給される制御電圧を測定する制
    御電圧測定手段と、 上記受信部の同調周波数に対応した出力信号の状態を測
    定する同調周波数測定手段と、 上記フェーズロックドループ回路の発振周波数が安定し
    たとき、上記制御電圧測定手段が測定した電圧値の信号
    を生成させて、上記フィルタ出力の代わりに、上記電圧
    制御発振器に供給すると共に、上記同調周波数測定手段
    での測定により、上記受信部での同調周波数のずれを検
    出したとき、そのずれに基づいて生成される信号の電圧
    値を補正する制御手段とを備えた受信機。
  2. 【請求項２】 請求項１記載の受信機において、 上記同調周波数測定手段は、上記受信部が出力する検波
    信号のセンタ電圧を測定する電圧測定手段とした受信
    機。
  3. 【請求項３】 請求項２記載の受信機において、 上記検出信号のセンタ電圧を測定する電圧測定手段を、
    上記制御電圧測定手段と同一の電圧測定手段で構成し、
    両電圧の測定を電圧測定手段で選択的に行う構成とした
    受信機。
JP08897698A 1998-04-01 1998-04-01 受信機及び受信方法 Expired - Fee Related JP4089003B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP08897698A JP4089003B2 (ja) 1998-04-01 1998-04-01 受信機及び受信方法
US09/281,132 US6289208B1 (en) 1998-04-01 1999-03-29 Radio receiver
KR1019990010957A KR100675358B1 (ko) 1998-04-01 1999-03-30 라디오 수신기
EP99302612A EP0948134A3 (en) 1998-04-01 1999-04-01 Radio receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08897698A JP4089003B2 (ja) 1998-04-01 1998-04-01 受信機及び受信方法

Publications (2)

Publication Number Publication Date
JPH11289270A true JPH11289270A (ja) 1999-10-19
JP4089003B2 JP4089003B2 (ja) 2008-05-21

Family

ID=13957841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08897698A Expired - Fee Related JP4089003B2 (ja) 1998-04-01 1998-04-01 受信機及び受信方法

Country Status (4)

Country Link
US (1) US6289208B1 (ja)
EP (1) EP0948134A3 (ja)
JP (1) JP4089003B2 (ja)
KR (1) KR100675358B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100410792B1 (ko) * 1998-11-30 2003-12-18 산요덴키가부시키가이샤 라디오 수신기

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000341165A (ja) * 1999-05-25 2000-12-08 Matsushita Electric Ind Co Ltd 通信装置、通信方法および記録媒体
CA2288495A1 (en) * 1999-11-02 2001-05-02 Seste Dell'aera Radio calibration by correcting the crystal frequency
JP3612506B2 (ja) * 2001-09-04 2005-01-19 Ｎｅｃアクセステクニカ株式会社 移動携帯端末装置
US7151915B2 (en) * 2001-09-26 2006-12-19 Nokia Corporation Dual mode voltage controlled oscillator having controllable bias modes and power consumption
US6927686B2 (en) * 2002-12-11 2005-08-09 General Electric Company Method and apparatus for internet enabled, wireless remote sensor measurement
WO2008107828A1 (en) 2007-03-02 2008-09-12 Nxp B.V. Fast powering-up of data communication system
EP2127186A2 (en) * 2007-03-20 2009-12-02 Nxp B.V. Fast powering-up of data communication system
US9312866B2 (en) * 2014-01-27 2016-04-12 Nvidia Corporation Phase lock loop (PLL/FLL) clock signal generation with frequency scaling to power supply voltage
KR20170039797A (ko) 2015-10-01 2017-04-12 세메스 주식회사 샤워 헤드 유닛 및 이를 가지는 기판 처리 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4205272A (en) * 1977-04-13 1980-05-27 Trio Kabushiki Kaisha Phase-locked loop circuit for use in synthesizer tuner and synthesizer tuner incorporating same
DE2814429C3 (de) * 1978-04-04 1980-10-09 Loewe Opta Gmbh, 1000 Berlin Empfängerschaltung mit einem Frequenz sytithetisator in nachrichtentechnischen Empfangsgeräten
JPS5754437A (en) * 1980-09-18 1982-03-31 Nippon Telegr & Teleph Corp <Ntt> Pll system intermittent operation
US5029237A (en) * 1988-06-30 1991-07-02 At&E Corporation Radio receiver frequency control system
US5341402A (en) * 1991-02-19 1994-08-23 Tokyo Electric Co., Ltd. Automatic frequency control method and device for use in receiver
US5335365A (en) * 1991-07-08 1994-08-02 Motorola, Inc. Frequency synthesizer with VCO output control
FI100921B (fi) * 1995-01-19 1998-03-13 Nokia Telecommunications Oy Spektrinmittausvastaanotin
US6122493A (en) * 1995-11-27 2000-09-19 Sanyo Electric Co., Ltd. Radio receiver having automatic broadcasting-station selecting function
US5926515A (en) * 1995-12-26 1999-07-20 Samsung Electronics Co., Ltd. Phase locked loop for improving a phase locking time
JPH09191249A (ja) * 1996-01-10 1997-07-22 Fujitsu Ltd 周波数偏差補正方式
US6157271A (en) * 1998-11-23 2000-12-05 Motorola, Inc. Rapid tuning, low distortion digital direct modulation phase locked loop and method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100410792B1 (ko) * 1998-11-30 2003-12-18 산요덴키가부시키가이샤 라디오 수신기

Also Published As

Publication number Publication date
JP4089003B2 (ja) 2008-05-21
KR100675358B1 (ko) 2007-01-29
KR19990082787A (ko) 1999-11-25
US6289208B1 (en) 2001-09-11
EP0948134A3 (en) 2003-09-17
EP0948134A2 (en) 1999-10-06

Similar Documents

Publication Publication Date Title
US5361407A (en) Double superheterodyne receiver with independent frequency calibration of two local oscillators
KR100717134B1 (ko) 자동 주파수 제어 루프 회로
JP5202213B2 (ja) 周波数シンセサイザ及び無線送信装置
JPH11289270A (ja) 受信機
US20020090917A1 (en) Frequency synthesizer and method of generating frequency-divided signal
KR100806506B1 (ko) 위상 동기 루프 및 무선 전기 신호 수신 장치
JPS6221418B2 (ja)
JPH09186587A (ja) Ｐｌｌ回路
KR100251631B1 (ko) 위상동기시간의 개선을 위한 위상동기루프및 그 동기화방법
JPH10145229A (ja) Ｐｌｌシンセサイザ
JP2004072244A (ja) デジタルｖｃｏ及びそのデジタルｖｃｏを用いたｐｌｌ回路
JPH1041841A (ja) シンセサイザ受信機
JPH10284997A (ja) Ａｆｃ回路
KR100244215B1 (ko) 방송 신호 수신 장치
JP3053838B2 (ja) 映像中間周波回路
JPH09289448A (ja) 受信装置
KR0150119B1 (ko) 자유발진 주파수의 드리프트 보정장치
JPH08223035A (ja) Ｐｌｌ周波数シンセサイザ
JPH11274951A (ja) 小電力無線装置
JPH0638116A (ja) 位相同期ループ回路
WO2011030464A1 (ja) Ｐｌｌ回路、ｐｌｌ回路の制御方法、及び受信回路
JP2004064098A (ja) 自動周波数制御方式
JPH0818448A (ja) 位相同期式周波数シンセサイザ用制御回路
JPH11239057A (ja) Ｐｌｌ周波数シンセサイザ及び電子チューナ
JPH1070459A (ja) 位相同期ループ・周波数シンセサイザ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050309

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees