JPH1070459A - 位相同期ループ・周波数シンセサイザ - Google Patents
位相同期ループ・周波数シンセサイザInfo
- Publication number
- JPH1070459A JPH1070459A JP8224907A JP22490796A JPH1070459A JP H1070459 A JPH1070459 A JP H1070459A JP 8224907 A JP8224907 A JP 8224907A JP 22490796 A JP22490796 A JP 22490796A JP H1070459 A JPH1070459 A JP H1070459A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- switching
- terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 電圧制御発振器の切り替え前後において、電
圧制御発振器の発振周波数が変化しないようにし、安定
した高速周波数引き込みを行なうようにする。 【解決手段】 周波数変調感度の異なる複数の電圧制御
発振器９０，１００と、これら電圧制御発振器９０，１
００を切り替えて動作させるスイッチ回路８０，１１０
とを有し、スイッチ回路８０，１１０により切り替え前
に使用する電圧制御発振器１００と、スイッチ回路８
０，１１０により切り替えた後に使用する電圧制御発振
器９０と、外部電圧を印加する電圧源と、この電圧源外
部電圧によりループフイルタ出力電圧を出力するループ
フイルタ７０と、そのループフイルタ７０のループフイ
ルタ出力電圧を入力して、電圧制御発振器１００に信号
を供給して周波数を変化させる第１の制御端子と、この
第１の制御端子と独立に前記外部電圧印加手段によっ
て、電圧制御発振器９０に信号を供給して周波数を変化
させる第２の制御端子とを備えたものである。
圧制御発振器の発振周波数が変化しないようにし、安定
した高速周波数引き込みを行なうようにする。 【解決手段】 周波数変調感度の異なる複数の電圧制御
発振器９０，１００と、これら電圧制御発振器９０，１
００を切り替えて動作させるスイッチ回路８０，１１０
とを有し、スイッチ回路８０，１１０により切り替え前
に使用する電圧制御発振器１００と、スイッチ回路８
０，１１０により切り替えた後に使用する電圧制御発振
器９０と、外部電圧を印加する電圧源と、この電圧源外
部電圧によりループフイルタ出力電圧を出力するループ
フイルタ７０と、そのループフイルタ７０のループフイ
ルタ出力電圧を入力して、電圧制御発振器１００に信号
を供給して周波数を変化させる第１の制御端子と、この
第１の制御端子と独立に前記外部電圧印加手段によっ
て、電圧制御発振器９０に信号を供給して周波数を変化
させる第２の制御端子とを備えたものである。
Description
【０００１】
【発明の属する技術分野】本発明は位相同期ループ・周
波数シンセサイザに係り、特に高速周波数引き込み機能
を有する位相同期ループ・周波数シンセサイザに関する
ものである。
波数シンセサイザに係り、特に高速周波数引き込み機能
を有する位相同期ループ・周波数シンセサイザに関する
ものである。
【０００２】
【従来の技術】従来、位相同期ループ・周波数シンセサ
イザには、例えば特開平４−３４８６１６号公報などに
記載されたものがある。このような位相同期ループの周
波数シンセサイザには、高速周波数引き込みを実現する
ために、周波数変調感度が異なる電圧制御発振器が用い
られ、周波数引き込み初期段階と周波数引き込み後の段
階で異なる電圧制御発振器に切り替えて使用している。
イザには、例えば特開平４−３４８６１６号公報などに
記載されたものがある。このような位相同期ループの周
波数シンセサイザには、高速周波数引き込みを実現する
ために、周波数変調感度が異なる電圧制御発振器が用い
られ、周波数引き込み初期段階と周波数引き込み後の段
階で異なる電圧制御発振器に切り替えて使用している。
【０００３】
【発明が解決しようとする課題】しかし、従来の位相同
期ループ・周波数シンセサイザでは、切り替え前の電圧
制御発振器と切り替え後の電圧制御発振器の発振周波数
にずれが生じてしまう。これは、切り替え後の電圧制御
発振器が切り替え前の電圧制御発振器の制御電圧と発振
周波数が一致するように調整されていないために、周波
数引き込みの時間を短縮することができず、周波数シン
セサイザの高速化が図れないという問題があった。
期ループ・周波数シンセサイザでは、切り替え前の電圧
制御発振器と切り替え後の電圧制御発振器の発振周波数
にずれが生じてしまう。これは、切り替え後の電圧制御
発振器が切り替え前の電圧制御発振器の制御電圧と発振
周波数が一致するように調整されていないために、周波
数引き込みの時間を短縮することができず、周波数シン
セサイザの高速化が図れないという問題があった。
【０００４】本発明の目的は、電圧制御発振器の切り替
え前後において、電圧制御発振器の発振周波数が変化し
ないようにし、安定した高速周波数引き込みを行なうこ
とができる位相同期ループ・周波数シンセサイザを提供
することにある。
え前後において、電圧制御発振器の発振周波数が変化し
ないようにし、安定した高速周波数引き込みを行なうこ
とができる位相同期ループ・周波数シンセサイザを提供
することにある。
【０００５】
【課題を解決するための手段】上記課題を解決するため
の手段として、本発明の位相同期ループ・周波数シンセ
サイザは、周波数変調感度の異なる複数の電圧制御発振
手段と、これら電圧制御発振手段を切り替えて動作させ
る切替手段とを有する位相同期ループ・周波数シンセサ
イザであって、切替手段により切り替え前に使用する第
１の電圧制御発振手段と、この切替手段により切り替え
た後に使用する第２の電圧制御発振手段と、外部電圧を
印加する外部電圧印加手段と、この外部電圧印加手段か
らの外部電圧によりループフイルタ出力電圧を出力する
ループフイルタ手段と、そのループフイルタ手段のルー
プフイルタ出力電圧を入力して、第１の電圧制御発振手
段に信号を供給して周波数を変化させる第１の制御端子
と、この第１の制御端子と独立に前記外部電圧印加手段
によって、第２の電圧制御発振手段に信号を供給して周
波数を変化させる第２の制御端子とを備えたものであ
る。
の手段として、本発明の位相同期ループ・周波数シンセ
サイザは、周波数変調感度の異なる複数の電圧制御発振
手段と、これら電圧制御発振手段を切り替えて動作させ
る切替手段とを有する位相同期ループ・周波数シンセサ
イザであって、切替手段により切り替え前に使用する第
１の電圧制御発振手段と、この切替手段により切り替え
た後に使用する第２の電圧制御発振手段と、外部電圧を
印加する外部電圧印加手段と、この外部電圧印加手段か
らの外部電圧によりループフイルタ出力電圧を出力する
ループフイルタ手段と、そのループフイルタ手段のルー
プフイルタ出力電圧を入力して、第１の電圧制御発振手
段に信号を供給して周波数を変化させる第１の制御端子
と、この第１の制御端子と独立に前記外部電圧印加手段
によって、第２の電圧制御発振手段に信号を供給して周
波数を変化させる第２の制御端子とを備えたものであ
る。
【０００６】本発明では、電圧制御発振手段を切り替え
前と切り替え後において電圧制御発振器周波数が変化し
ないように希望発振周波数に対応した前記第１または第
２の制御端子に印加し、これらの第１または第２の制御
端子に印加する端子電圧信号を記憶手段に記憶する。
前と切り替え後において電圧制御発振器周波数が変化し
ないように希望発振周波数に対応した前記第１または第
２の制御端子に印加し、これらの第１または第２の制御
端子に印加する端子電圧信号を記憶手段に記憶する。
【０００７】また本発明は、第１または第２の電圧制御
発振手段に切り替える前に記憶手段から端子電圧信号を
読み出し、その端子電圧信号をディジタル信号からアナ
ログ信号に変換し、この変換手段の変換出力と記憶手段
に記憶されている信号とを比較し、所定の電位差以下の
時に第１または第２の電圧制御発振手段の切替手段に切
り替えるための制御をする。また、第１または第２の電
圧制御発振手段を切替手段により切り替える前に端子電
圧信号を第１または第２の制御端子に印加させる。
発振手段に切り替える前に記憶手段から端子電圧信号を
読み出し、その端子電圧信号をディジタル信号からアナ
ログ信号に変換し、この変換手段の変換出力と記憶手段
に記憶されている信号とを比較し、所定の電位差以下の
時に第１または第２の電圧制御発振手段の切替手段に切
り替えるための制御をする。また、第１または第２の電
圧制御発振手段を切替手段により切り替える前に端子電
圧信号を第１または第２の制御端子に印加させる。
【０００８】以上により、本発明では切り替え後の第２
の電圧制御発振手段にループフイルタ出力電圧が一定の
時に、周波数変調感度を変化させずに周波数を変化させ
ることができる。また電圧制御発振手段の切り替え前に
希望周波数に応じた電圧が第２の制御端子に印加される
と、第１の電圧制御発振手段から第２の電圧制御発振手
段に切り替えても、第１または第２の電圧制御発振手段
の発振周波数が変化することなく動作させることができ
る。これにより、周波数シンセサイザによる高速周波数
引き込み動作を安定化させることができる。
の電圧制御発振手段にループフイルタ出力電圧が一定の
時に、周波数変調感度を変化させずに周波数を変化させ
ることができる。また電圧制御発振手段の切り替え前に
希望周波数に応じた電圧が第２の制御端子に印加される
と、第１の電圧制御発振手段から第２の電圧制御発振手
段に切り替えても、第１または第２の電圧制御発振手段
の発振周波数が変化することなく動作させることができ
る。これにより、周波数シンセサイザによる高速周波数
引き込み動作を安定化させることができる。
【０００９】
【発明の実施の形態】本発明の実施例の位相同期ループ
・周波数シンセサイザについて図面を参照して詳細に説
明する。図１は本発明の一実施例の位相同期ループの周
波数シンセサイザの構成を説明する回路図、図２は図１
の要部におけ構成を示す具体的な回路図である。
・周波数シンセサイザについて図面を参照して詳細に説
明する。図１は本発明の一実施例の位相同期ループの周
波数シンセサイザの構成を説明する回路図、図２は図１
の要部におけ構成を示す具体的な回路図である。
【００１０】図１において、位相同期ループ（以下、Ｐ
ＬＬという）の周波数シンセサイザは、基準発振器１
０、分周器２０、位相比較器３０、分周器４０、チャー
ジポンプ５０、スイッチ回路６０、ループフイルタ７
０、スイッチ回路８０、電圧制御発振器（ＶＣＯ）９
０，１００、スイッチ回路１１０、アナログ−ディジタ
ル変換器１２０、記憶部１３０、制御部１４０、ディジ
タル−アナログ変換器１５０から成る。なお、ループフ
イルタ７０はＲＣフイルタのみからなる低域フイルタで
ある。
ＬＬという）の周波数シンセサイザは、基準発振器１
０、分周器２０、位相比較器３０、分周器４０、チャー
ジポンプ５０、スイッチ回路６０、ループフイルタ７
０、スイッチ回路８０、電圧制御発振器（ＶＣＯ）９
０，１００、スイッチ回路１１０、アナログ−ディジタ
ル変換器１２０、記憶部１３０、制御部１４０、ディジ
タル−アナログ変換器１５０から成る。なお、ループフ
イルタ７０はＲＣフイルタのみからなる低域フイルタで
ある。
【００１１】また図２において、端子９１は第２の制御
端子である端子であり、端子９２が第２の制御端子であ
る端子である。端子９１には、抵抗Ｒ１を介してダイオ
ードＤ１のカソードが接続され、このダイオードＤ１の
アノードを接地する。端子９１は、ディジタル−アナロ
グ変換器１１０よりの出力電圧が印加する。また端子９
２は、ループフイルタ６０からの出力が印加する。
端子である端子であり、端子９２が第２の制御端子であ
る端子である。端子９１には、抵抗Ｒ１を介してダイオ
ードＤ１のカソードが接続され、このダイオードＤ１の
アノードを接地する。端子９１は、ディジタル−アナロ
グ変換器１１０よりの出力電圧が印加する。また端子９
２は、ループフイルタ６０からの出力が印加する。
【００１２】端子９２は、抵抗Ｒ２、ダイオードＤ２の
カソード側、コンデンサＣ３、インダクタンスＬ１、コ
ンデンサＣ１，Ｃ４を経てトランジスタＴＲのベースを
接続する。またトランジスタＴＲのコレクタは、抵抗Ｒ
３、コンデンサＣ５，Ｃ６を経て接地し、トランジスタ
ＴＲのエミッタが抵抗Ｒ４を介して接地される。以上の
トランジスタＴＲは、出力側のスイッチングトランジス
タとして機能するものである。
カソード側、コンデンサＣ３、インダクタンスＬ１、コ
ンデンサＣ１，Ｃ４を経てトランジスタＴＲのベースを
接続する。またトランジスタＴＲのコレクタは、抵抗Ｒ
３、コンデンサＣ５，Ｃ６を経て接地し、トランジスタ
ＴＲのエミッタが抵抗Ｒ４を介して接地される。以上の
トランジスタＴＲは、出力側のスイッチングトランジス
タとして機能するものである。
【００１３】本実施例のＰＬＬ周波数シンセサイザは、
周波数変調感度の異なる電圧制御発振器９０，１００を
含み、ＰＬＬ周波数シンセサイザが動作を開始する際に
は、周波数引き込み初期段階では周波数変調感度の高い
電圧制御発振器１００を、ほぼ周波数引き込みをしたと
ころで周波数変調感度の低い電圧制御発振器９０に切り
替えて使用する。切り替え後に使用される電圧制御発振
器９０は、電圧制御発振器を切り替えても電圧制御発振
器の発振周波数が変化しないように希望周波数に応じた
電圧が端子９１に印加する。
周波数変調感度の異なる電圧制御発振器９０，１００を
含み、ＰＬＬ周波数シンセサイザが動作を開始する際に
は、周波数引き込み初期段階では周波数変調感度の高い
電圧制御発振器１００を、ほぼ周波数引き込みをしたと
ころで周波数変調感度の低い電圧制御発振器９０に切り
替えて使用する。切り替え後に使用される電圧制御発振
器９０は、電圧制御発振器を切り替えても電圧制御発振
器の発振周波数が変化しないように希望周波数に応じた
電圧が端子９１に印加する。
【００１４】基準発振器１０から発振出力された基準発
振電圧は、分周された後に、位相比較器１０に入力され
る。位相比較器３０では、分周器２０，４０の各電圧の
位相差に応じた位相差信号を出力する。位相比較器３０
による位相差信号出力は、チャージポンプ５０、ＰＬＬ
周波数シンセサイザの動作時短絡状態のスイッチ回路６
０、ループフイルタ７０およびスイッチ回路８０を通っ
て電圧制御発振器９０または電圧制御発振器１００の制
御電圧を入力する。電圧制御発振器９０，１００は、位
相差成分を補償した発振周波数を出力する。これによ
り、基準信号に同期された安定な出力周波数が得られ
る。
振電圧は、分周された後に、位相比較器１０に入力され
る。位相比較器３０では、分周器２０，４０の各電圧の
位相差に応じた位相差信号を出力する。位相比較器３０
による位相差信号出力は、チャージポンプ５０、ＰＬＬ
周波数シンセサイザの動作時短絡状態のスイッチ回路６
０、ループフイルタ７０およびスイッチ回路８０を通っ
て電圧制御発振器９０または電圧制御発振器１００の制
御電圧を入力する。電圧制御発振器９０，１００は、位
相差成分を補償した発振周波数を出力する。これによ
り、基準信号に同期された安定な出力周波数が得られ
る。
【００１５】ここで、ＰＬＬ周波数シンセサイザの動作
を説明する。この動作説明においては、図３および図４
の電圧制御発振器の周波数ｆと入力電圧Ｖａとの特性図
および図５の動作フローチャートにしたがって説明す
る。またこれらの動作説明においては、図１及び図２の
構成を参照する。
を説明する。この動作説明においては、図３および図４
の電圧制御発振器の周波数ｆと入力電圧Ｖａとの特性図
および図５の動作フローチャートにしたがって説明す
る。またこれらの動作説明においては、図１及び図２の
構成を参照する。
【００１６】図１において、基準発振器１０から発振出
力された基準発振電圧は、分周された後に、位相比較器
１０に入力される。位相比較器３０では、分周器２０，
４０の各電圧の位相差に応じた位相差信号を出力する。
位相比較器３０による位相差信号出力は、チャージポン
プ５０、ＰＬＬ周波数シンセサイザの動作時短絡状態の
スイッチ回路６０、ループフイルタ７０およびスイッチ
回路８０を通って電圧制御発振器９０または電圧制御発
振器１００の制御電圧が入力する。電圧制御発振器９
０，１００は、位相差成分を補償した発振周波数を出力
する。これにより、基準信号に同期された安定な出力周
波数を得ることができる。
力された基準発振電圧は、分周された後に、位相比較器
１０に入力される。位相比較器３０では、分周器２０，
４０の各電圧の位相差に応じた位相差信号を出力する。
位相比較器３０による位相差信号出力は、チャージポン
プ５０、ＰＬＬ周波数シンセサイザの動作時短絡状態の
スイッチ回路６０、ループフイルタ７０およびスイッチ
回路８０を通って電圧制御発振器９０または電圧制御発
振器１００の制御電圧が入力する。電圧制御発振器９
０，１００は、位相差成分を補償した発振周波数を出力
する。これにより、基準信号に同期された安定な出力周
波数を得ることができる。
【００１７】図５のフローにより、ＰＬＬ周波数シンセ
サイザが動作を開始する。先ず、Ｓ５００においては、
スイッチ回路６０の接点を閉成し、スイッチ回路８０，
１１０により電圧制御発振器１００を選択する。次に、
Ｓ５０２においては、記憶部１３０に記憶されている所
定の電圧制御発振器の周波数によって、ロック時におけ
るループフイルタ出力電圧Ｖａを読み込む。
サイザが動作を開始する。先ず、Ｓ５００においては、
スイッチ回路６０の接点を閉成し、スイッチ回路８０，
１１０により電圧制御発振器１００を選択する。次に、
Ｓ５０２においては、記憶部１３０に記憶されている所
定の電圧制御発振器の周波数によって、ロック時におけ
るループフイルタ出力電圧Ｖａを読み込む。
【００１８】次に、進み、Ｓ５０４においては、アナロ
グ−ディジタル変換部１２０により検出されたループフ
イルタ出力電圧Ｖｂと、出力電圧Ｖａとを比較して所定
の電位差Ｖｃ以下の電位差になった時に、Ｓ５０６に進
む。Ｓ５０６においては、ほぼ電圧制御発振器の周波数
を引き込んだと判断し、これによりＳ５０８に進む。
グ−ディジタル変換部１２０により検出されたループフ
イルタ出力電圧Ｖｂと、出力電圧Ｖａとを比較して所定
の電位差Ｖｃ以下の電位差になった時に、Ｓ５０６に進
む。Ｓ５０６においては、ほぼ電圧制御発振器の周波数
を引き込んだと判断し、これによりＳ５０８に進む。
【００１９】Ｓ５０８においては、スイッチ回路６０を
解放して、位相同期ループＰＬＬを開状態にする。次
に、Ｓ５１０に進む。Ｓ５１０においては、記憶部１３
０より所定の電圧制御発振器の周波数に対応した第２の
制御端子９１に供給する電圧Ｖｄを読み込み、電圧制御
発振器９０の第２制御端子９１に供給する。この電圧制
御発振器９０の第２制御端子９１は、ループフイルタ出
力を入力すると、第１の制御端子が一定の時に、周波数
変調感度を変化させずに周波数を変化させることができ
る。このときには、Ｓ５１２に進む。
解放して、位相同期ループＰＬＬを開状態にする。次
に、Ｓ５１０に進む。Ｓ５１０においては、記憶部１３
０より所定の電圧制御発振器の周波数に対応した第２の
制御端子９１に供給する電圧Ｖｄを読み込み、電圧制御
発振器９０の第２制御端子９１に供給する。この電圧制
御発振器９０の第２制御端子９１は、ループフイルタ出
力を入力すると、第１の制御端子が一定の時に、周波数
変調感度を変化させずに周波数を変化させることができ
る。このときには、Ｓ５１２に進む。
【００２０】Ｓ５１２においては、スイッチ回路８０，
１１０を切り替えて、電圧制御発振器９０を選択してス
イッチ回路６０を閉じて動作を終了する。なお、Ｓ５０
４において、アナログ−ディジタル変換部１２０により
検出されたループフイルタ出力電圧Ｖｂと、出力電圧Ｖ
ａとを比較して所定の電位差Ｖｃ以下の電位差にならな
いときには、再びＳ５０４の判断を行う。
１１０を切り替えて、電圧制御発振器９０を選択してス
イッチ回路６０を閉じて動作を終了する。なお、Ｓ５０
４において、アナログ−ディジタル変換部１２０により
検出されたループフイルタ出力電圧Ｖｂと、出力電圧Ｖ
ａとを比較して所定の電位差Ｖｃ以下の電位差にならな
いときには、再びＳ５０４の判断を行う。
【００２１】図３は電圧制御発振器１００の制御電圧に
対する出力周波数特性図、図４は電圧制御発振器９０の
第１制御電圧と第２制御電圧に対する出力周波数特性図
である。本実施例では、電圧制御発振器９０，１００を
切り替え前と切り替え後において電圧制御発振器周波数
が変化しないように希望発振周波数に対応した第１また
は第２の制御端子９１，９２に印加し、これらの第１ま
たは第２の制御端子９１，９２に印加する端子電圧信号
を記憶部１３０に記憶する。
対する出力周波数特性図、図４は電圧制御発振器９０の
第１制御電圧と第２制御電圧に対する出力周波数特性図
である。本実施例では、電圧制御発振器９０，１００を
切り替え前と切り替え後において電圧制御発振器周波数
が変化しないように希望発振周波数に対応した第１また
は第２の制御端子９１，９２に印加し、これらの第１ま
たは第２の制御端子９１，９２に印加する端子電圧信号
を記憶部１３０に記憶する。
【００２２】また本実施例は、電圧制御発振器９０，１
００に切り替える前に記憶部１３０から端子電圧信号を
読み出し、その端子電圧信号をディジタル信号からアナ
ログ信号に変換し、この変換部１２０の変換出力と記憶
部１３０に記憶されている信号とを制御部１４０におい
て比較し、所定の電位差以下の時に電圧制御発振器９
０，１００のスイッチ回路８０，１１０に切り替えるた
めの制御をする。また、電圧制御発振器９０，１００を
スイッチ回路８０、１１０により切り替える前に端子電
圧信号を第１または第２の制御端子９１，９２に印加す
る。
００に切り替える前に記憶部１３０から端子電圧信号を
読み出し、その端子電圧信号をディジタル信号からアナ
ログ信号に変換し、この変換部１２０の変換出力と記憶
部１３０に記憶されている信号とを制御部１４０におい
て比較し、所定の電位差以下の時に電圧制御発振器９
０，１００のスイッチ回路８０，１１０に切り替えるた
めの制御をする。また、電圧制御発振器９０，１００を
スイッチ回路８０、１１０により切り替える前に端子電
圧信号を第１または第２の制御端子９１，９２に印加す
る。
【００２３】以上により、本実施例では、切り替え後の
電圧制御発振器１００にループフイルタ出力電圧が一定
の時に、周波数変調感度を変化させずに周波数を変化さ
せることができる。また電圧制御発振器９０，１００の
切り替え前に希望周波数に応じた電圧が第２の制御端子
９２に印加されると、電圧制御発振器９０から電圧制御
発振器１００に切り替えても、電圧制御発振器９０，１
００の発振周波数を変化することなく動作させることが
できる。これにより、周波数シンセサイザによる高速周
波数引き込み動作を安定化させることができる。
電圧制御発振器１００にループフイルタ出力電圧が一定
の時に、周波数変調感度を変化させずに周波数を変化さ
せることができる。また電圧制御発振器９０，１００の
切り替え前に希望周波数に応じた電圧が第２の制御端子
９２に印加されると、電圧制御発振器９０から電圧制御
発振器１００に切り替えても、電圧制御発振器９０，１
００の発振周波数を変化することなく動作させることが
できる。これにより、周波数シンセサイザによる高速周
波数引き込み動作を安定化させることができる。
【００２４】
【発明の効果】以上説明したように、本発明の位相同期
ループ・周波数シンセサイザは、電圧制御発振器の周波
数の切り替え前に、切り替え後の電圧制御発振器を制御
することにより、電圧制御発振器の切り替え前後で電圧
制御発振器の周波数が変化しないため、安定して高速周
波数引き込みを行うことができるなどの効果を奏するこ
とができる。
ループ・周波数シンセサイザは、電圧制御発振器の周波
数の切り替え前に、切り替え後の電圧制御発振器を制御
することにより、電圧制御発振器の切り替え前後で電圧
制御発振器の周波数が変化しないため、安定して高速周
波数引き込みを行うことができるなどの効果を奏するこ
とができる。
【図１】本発明の一実施例の位相同期ループ・周波数シ
ンセサイザの構成を示すブロック図である。
ンセサイザの構成を示すブロック図である。
【図２】図１に示す電圧制御発振器の具体的な構成を示
す回路図である。
す回路図である。
【図３】電圧制御発振器１００の制御電圧に対する出力
周波数特性図である。
周波数特性図である。
【図４】電圧制御発振器９０の第１制御電圧と第２制御
電圧に対する出力周波数特性図である。
電圧に対する出力周波数特性図である。
【図５】図１に示す位相同期ループ・周波数シンセサイ
ザの動作を示すフローチャートである。
ザの動作を示すフローチャートである。
１０ 基準発振器 ２０ 分周器 ３０ 位相比較器 ４０ 分周器 ５０ チャージポンプ ６０ スイッチ回路 ７０ ループフイルタ ８０ スイッチ回路 ９０ 電圧制御発振器 ９１ 第２の制御端子 ９２ 第１の制御端子 １００ 電圧制御発振器 １１０ スイッチ回路 １３０ 記憶部 １４０ 制御部
Claims (4)
- 【請求項１】周波数変調感度の異なる複数の電圧制御発
振手段と、これら電圧制御発振手段を切り替えて動作さ
せる切替手段とを有する位相同期ループ・周波数シンセ
サイザにおいて、 前記切替手段により切り替え前に使用する第１の電圧制
御発振手段と、 前記切替手段により切り替えた後に使用する第２の電圧
制御発振手段と、 外部電圧を印加する外部電圧印加手段と、 この外部電圧印加手段からの外部電圧によりループフイ
ルタ出力電圧を出力するループフイルタ手段と、 そのループフイルタ手段のループフイルタ出力電圧を入
力して、前記第１の電圧制御発振手段に信号を供給して
周波数を変化させる第１の制御端子と、 この第１の制御端子と独立に前記外部電圧印加手段によ
って、前記第２の電圧制御発振手段に信号を供給して周
波数を変化させる第２の制御端子と、 を備えたことを特徴とする位相同期ループ・周波数シン
セサイザ。 - 【請求項２】前記電圧制御発振手段を切り替え前と切り
替え後において電圧制御発振器周波数が変化しないよう
に希望発振周波数に対応した前記第１または第２の制御
端子に印加する第１の端子電圧印加手段と、 この端子電圧印加手段から前記第１または第２の制御端
子に印加する端子電圧信号を記憶する記憶手段と、 を備えたことを特徴とする請求項１に記載の位相同期ル
ープ・周波数シンセサイザ。 - 【請求項３】前記第１または第２の電圧制御発振手段に
切り替える前に前記記憶手段から前記端子電圧信号を読
み出し、その端子電圧信号をデイジタル信号からアナロ
グ信号に変換する変換手段と、 この変換手段の変換出力と前記記憶手段に記憶されてい
る信号とを比較し、所定の電位差以下の時に前記第１ま
たは第２の電圧制御発振手段の前記切替手段に切り替え
るための制御をする制御手段と、 を備えたことを特徴とする請求項１または２に記載の位
相同期ループ・周波数シンセサイザ。 - 【請求項４】前記電圧制御発振手段を前記切替手段によ
り切り替える前に前記端子電圧信号を前記第１または第
２の制御端子に印加する第２の端子電圧印加手段を備え
たことを特徴とする請求項１〜３のいずれかに記載の位
相同期ループ・周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08224907A JP3110318B2 (ja) | 1996-08-27 | 1996-08-27 | 位相同期ループ・周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08224907A JP3110318B2 (ja) | 1996-08-27 | 1996-08-27 | 位相同期ループ・周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1070459A true JPH1070459A (ja) | 1998-03-10 |
| JP3110318B2 JP3110318B2 (ja) | 2000-11-20 |
Family
ID=16821034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08224907A Expired - Fee Related JP3110318B2 (ja) | 1996-08-27 | 1996-08-27 | 位相同期ループ・周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3110318B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140852A (ja) * | 2004-11-12 | 2006-06-01 | Kenwood Corp | Ｐｌｌ回路 |
| JP2010517383A (ja) * | 2007-01-19 | 2010-05-20 | クゥアルコム・インコーポレイテッド | マイクロプロセッサー用の位相ロックループの動的周波数スケーリングの方法と装置 |
-
1996
- 1996-08-27 JP JP08224907A patent/JP3110318B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140852A (ja) * | 2004-11-12 | 2006-06-01 | Kenwood Corp | Ｐｌｌ回路 |
| JP2010517383A (ja) * | 2007-01-19 | 2010-05-20 | クゥアルコム・インコーポレイテッド | マイクロプロセッサー用の位相ロックループの動的周波数スケーリングの方法と装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3110318B2 (ja) | 2000-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581398B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| US6710664B2 (en) | Coarse tuning for fractional-N synthesizers | |
| KR100337998B1 (ko) | 위상동기루프회로 | |
| JPH10303747A (ja) | 複数周波数帯域ｐｌｌ周波数シンセサイザ | |
| JP3110318B2 (ja) | 位相同期ループ・周波数シンセサイザ | |
| JP2765443B2 (ja) | 位相同期ループ回路 | |
| JPH0661852A (ja) | フェーズロックドループ | |
| JP2000040959A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH05327490A (ja) | Ｐｌｌ回路 | |
| JP2004282223A (ja) | 周波数シンセサイザ | |
| JP2001060870A (ja) | 周波数シンセサイザ装置、周波数生成方法、および移動無線機 | |
| JP2004080624A (ja) | 周波数シンセサイザ | |
| US20050266816A1 (en) | PLL synthesizer | |
| JP3097080B2 (ja) | 位相同期ループ回路 | |
| JP3380462B2 (ja) | 電圧制御発振器 | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| JP2827389B2 (ja) | Ｐｌｌ用半導体集積回路 | |
| JP2001077690A (ja) | クロック供給装置及び方法 | |
| JP3226838B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2000010652A (ja) | 周波数シンセサイザー | |
| JP2004241960A (ja) | 周波数シンセサイザ | |
| KR960015575B1 (ko) | 에프엠 반송파 신호 발생회로 | |
| JP2762769B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH08154050A (ja) | ゲーテッド発振器 | |
| JPH0786933A (ja) | Ｐｌｌシンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |