JP2001060870A - 周波数シンセサイザ装置、周波数生成方法、および移動無線機 - Google Patents

Abstract

(57)【要約】 【課題】 周波数シンセサイザ装置のロックアップタイ
ムを短縮する。 【解決手段】 第１の分周器２の出力信号が位相遅れの
時には位相比較器５の出力信号Ｕに応じて第２の分周器
４をリセットし、第２の分周器４の出力信号が位相進み
の時には位相比較器５の出力信号Ｄに応じて第１の分周
器２をリセットする。位相比較器で位相比較と周波数比
較を同時に行うので、ロックアップタイムを短縮ことが
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、移動無線機等に使
用して好適な周波数シンセサイザ装置に関し、特にロッ
クアップタイムが短かく、良好なＣ／Ｎ特性を持ち、出
力周波数範囲の広い電圧制御発振器を低コストで集積化
できるようにした周波数シンセサイザ装置に関するもの
である。

【０００２】

【従来の技術】携帯電話機のような移動無線機の場合、
周波数シンセサイザ装置は基準信号から任意の局部発振
周波数を作り出すために使用される。

【０００３】一般に携帯電話機のような移動無線機で使
用される周波数シンセサイザ装置は、図７に示すよう
に、周波数制御電圧（以下、Vt）に応じた周波数の信号
を発振する電圧制御発振器１と、電圧制御発振器１の出
力信号（以下、fvco）の周波数を分周する第１の分周器
２と、基準信号源３の出力信号（以下、fosc）の周波数
を分周する第２の分周器４と、第１の分周器２の出力信
号（以下、fdiv）と第２の分周器４の出力信号（以下、
fref）との位相を比較して位相差を出力する位相比較器
５と、位相比較器５の出力信号を電圧または電流に変換
するチャージポンプ６と、チャージポンプ６の出力信号
を平均化するループフィルタ７とを備えている。

【０００４】図８は、図７の周波数シンセサイザ装置の
動作を示すタイミングチャートである。位相比較器５は
frefとfdivの立ち下がりエッジの位相差に応じた出力信
号ＵとＤを出力する。frefに対しfdivが位相遅れの場合
（図８中の）はパルス信号Ｕを出力し、チャージポン
プ６を介してループフィルタ７に電荷を充電し、電圧制
御発振器１の出力周波数を高くする。反対に、frefに対
しfdivが位相進みの場合（図８中の）はパルス信号Ｄ
を出力し、チャージポンプ６を介してループフィルタ７
より電荷を放電し、電圧制御発振器1の出力周波数を低
くする。このように周波数シンセサイザ装置は負帰還ル
ープを構成しており、最終的にfrefとfdivの位相が一致
したところで位相ロックし、電圧制御発振器１の出力周
波数は安定する。以下、電圧制御発振器の出力信号の周
波数を変更するために、第１の分周器２の分周比を変更
してから位相ロックするまでの過程を引き込み過程、そ
の時間をロックアップタイムと呼ぶ。

【０００５】このような周波数シンセサイザ装置では、
引き込み過程において、図８の区間で示した部分のよ
うに周波数がほとんど一致しているにもかかわらず位相
が大きく異なる瞬間が存在する。このような場合、位相
を一致させるように周波数シンセサイザ装置の負帰還ル
ープが動くためにループフィルタの電荷が再度充放電さ
れ、ほとんど一致していた周波数から離れてしまいロッ
クアップタイムが十分に短縮できないという問題があ
る。

【０００６】これを解決するために、特開平5-48450号
公報で開示されている位相整合機能を備えた周波数シン
セサイザ装置がある。図９にその構成を示す。この図に
おいて、図７と同じ構成要素には同じ番号を付加して説
明は省略する。

【０００７】この周波数シンセサイザ装置は、位相比較
器５の動作状態からロックまたはアンロックを判定する
ロック検出回路８と、基準信号foscをクロックとしてfr
efとfdivの周波数を比較する周波数比較器９とを備え、
周波数比較器９の出力で第１の分周器２と第２の分周器
４がリセットされる点が図７の周波数シンセサイザ装置
とは異なる。

【０００８】図９に示した周波数シンセサイザ装置の動
作を説明する。ロック検出回路８は、frefとfdivの位相
が一致したときにロック信号を出力する。周波数比較器
９は、frefとfdivの周波数差を検出する。引き込み過程
において、図８の区間で示した部分のように周波数は
ほぼ一致しているが位相が一致していない（アンロッ
ク）場合、第１の分周器２と第２の分周器４を強制的に
リセットする。この時、周波数はほぼ一致しているた
め、分周開始時点の位相を一致させれば分周出力の位相
は一致することになる。これにより、チャージポンプか
らの電荷の出し入れが無くなり、周波数が再度離れると
いうことが無くロックアップタイムを短縮することがで
きる。

【０００９】図１０は、特開平10-261918号公報で開示
されている電圧制御発振器の原理を表す回路図である。
この回路は、並列接続されたコンデンサC0と負性抵抗部
-RとインダクタLと、縦続接続されたコンデンサC1と可
変容量ダイオードCvを備えており、コンデンサC1と可変
容量ダイオードCvの縦続接続はコンデンサC0と並列に接
続されている。

【００１０】次に図１０の動作について説明する。負性
抵抗部-R、コンデンサC0、インダクタLの並列接続部分
は、電源電圧を供給されたトランジスタ等の電力を生成
する能動素子を有した並列共振回路であり、負性抵抗部
-Rは電力を生成するという意味で通常の抵抗とは異な
る。この電圧制御発振器の発振周波数は、式（１）で表
される。 fvco＝１／２π√L[(C0+C1・Cv/(C1+Cv)] …（１）

【００１１】この電圧制御発振器を図７の周波数シンセ
サイザ装置に用いた場合、可変容量ダイオードCvに周波
数制御電圧Vtが印加され、これにより可変容量ダイオー
ドの容量値が変化し、その結果発振周波数fvcoが変化す
る。

【００１２】

【発明が解決しようとする課題】携帯電話機のような移
動無線機で使用される周波数シンセサイザ装置には、待
ち受け時間の延長の目的から待ち受け時の動作時間比率
を下げるためにロックアップタイムの短縮が、また通信
品質の面から高Ｃ／Ｎ特性が、さらに移動無線機の小型
化および低コスト化の目的から周波数シンセサイザ装置
の構成要素のＩＣチップ上への集積化が要請されてい
る。

【００１３】上記のような位相整合機能を備えた周波数
シンセサイザ装置において、周波数検出回路９では基準
信号foscをクロックとしてfrefとfdivの周波数を比較す
る。このとき、frefとfdivの周波数は実際には非常に近
いので、基準信号foscで精度良く周波数差を検出するこ
とは難しく、周波数が一致していないのに第１および第
２の分周器をリセットしてしまう場合がある。この場
合、位相誤差および周波数誤差が残ってしまうため、十
分にロックアップタイムを短縮できないという問題があ
る。fref、fdivのパルスを積分することで検出精度を上
げることができるが、検出時間がかかるため結果的にロ
ックアップタイムが長くなってしまうという問題があ
る。

【００１４】また、電圧制御発振器の出力周波数範囲を
広くするためには、制御感度（１ボルトあたり発振周波
数の変化幅、単位[Hz/V]）を高くする必要があり、可変
容量ダイオードに容量変化幅（印加電圧に対する容量値
の変化幅）の大きいをもの使用しなければならない。し
かし電圧制御発振器をＩＣチップ上に集積化する場合
は、コンデンサに比べて可変容量ダイオードの方が単位
容量が小さいため、容量変化幅を大きくするには可変容
量ダイオードの面積を大きくしなければならず、ＩＣチ
ップ面積が大きくなりコストの増大を招くという問題が
ある。さらに可変容量ダイオードの面積を大きくすると
半導体基板との間の寄生容量も増加してしまい、容量変
化幅として十分大きくとれない。このため、発振周波数
範囲の広い用途では集積化できないという問題がある。

【００１５】そして、電圧制御発振器の制御感度を高く
するとＣ／Ｎ特性が劣化するという問題もある。

【００１６】本発明の目的は、上記従来の問題点を解決
し、ロックアップタイムが短かく、良好なＣ／Ｎ特性を
持ち、出力周波数範囲の広い電圧制御発振器を低コスト
で集積化した周波数シンセサイザ装置を提供することで
ある。

【００１７】

【課題を解決するための手段】本発明の周波数シンセサ
イザ装置は、電圧制御発振器と、前記電圧制御発振器の
出力の周波数を分周した信号を出力する第１の分周器
と、基準信号の周波数を分周する第２の分周器と、前記
第１の分周器の出力した信号と前記第２の分周器の出力
した信号の位相を比較してその位相差を出力する位相比
較器と、前記位相比較器の出力した信号をループフィル
タを介して前記電圧制御発振器に印加するチャージポン
プとを備えた周波数シンセサイザ装置において、前記第
１の分周器の出力信号の位相が前記第２の分周器の出力
信号の位相に対し進んでいる時は前記位相比較器の出力
信号に応じて前記第１の分周器の動作をリセットする第
１のリセット手段と、前記第１の分周器の出力信号の位
相が前記第２の分周器の出力信号の位相に対し遅れてい
る時は前記位相比較器の出力信号に応じて前記第２の分
周器の動作をリセットする第２のリセット手段とを備
え、前記第１および第２のリセット手段の動作をオン／
オフする位相制御信号を前記第１および第２のリセット
手段に入力する構成を有する。この構成により、前記第
１の分周器と前記第２の分周器の出力信号の周波数が一
致する時は必ず位相も一致するため、ロックアップタイ
ムを短縮することができる。

【００１８】また、本発明の周波数シンセサイザ装置
は、並列接続された複数のコンデンサを含むＬＣ共振回
路を具備した前記電圧制御発振器と、位相制御信号と第
１および第２のリセット手段の出力信号とに応じて、前
記複数のコンデンサの合成容量値を変化させる制御信号
と電圧発生手段を制御する信号とを出力する周波数制御
手段と、前記周波数制御手段の出力信号に応じて直流電
圧を前記電圧制御発振器に印加する前記電圧発生手段と
を備えた構成を有する。この構成により、広い周波数範
囲での動作が必要な用途においても、可変容量ダイオー
ドの面積を大きくせずに、Ｃ／Ｎ特性の良好な電圧制御
発振器をＩＣチップ上に低コストで集積化することがで
きる。

【００１９】さらに、本発明の周波数シンセサイザ装置
は、前記位相比較器の出力信号に応じて前記位相制御信
号を制御する構成を有する。この構成により、外部から
の制御が不要になり、制御を簡素化することができる。

【００２０】また、本発明の移動無線機は、これらの周
波数シンセサイザ装置を備えた構成を有する。この構成
により、待ち受け時間が長く、小型且つ安価で、通信品
質を良好にすることができる。

【００２１】

【発明の実施の形態】以下本発明の実施の形態につい
て、図１〜図６を用いて詳細に説明する。なお、図７と
図１０に示した従来技術における構成要素と同一の構成
要素には同一の符号を付すことで詳細な説明は省略す
る。

【００２２】（第１の実施の形態）本発明の第１の実施
の形態では、引き込みの過程において、常に第１および
第２の分周器の動作開始時刻を合わせ、frefとfdivの周
波数が一致する時は必ず位相も一致するように構成する
ことで、ロックアップタイムを短縮した。

【００２３】図１は、本発明の第１の実施の形態の周波
数シンセサイザ装置の回路構成を示すブロック図であ
る。この周波数シンセサイザ装置は、位相比較器５の出
力信号Ｄと外部からの位相制御信号との論理積を第１の
分周器２のリセット端子に入力するＡＮＤゲート10と、
位相比較器５の出力信号Ｕと外部からの位相制御信号と
の論理積を第２の分周器４のリセット端子に入力するＡ
ＮＤゲート11を備えている点が、図７に示した従来の周
波数シンセサイザ装置と異なる。

【００２４】以下、動作について説明する。図２は図１
の周波数シンセサイザ装置の動作を表すタイミングチャ
ートである。引き込み過程では位相制御信号はＨレベル
にしておく。位相比較器５はfrefとfdivの立ち下がりエ
ッジの位相差に応じた出力信号ＵとＤを出力する。

【００２５】frefに対しfdivが位相遅れの場合（図２中
の）は、frefの立ち下がりエッジのタイミングで立ち
上がり、fdivの立ち下がりエッジのタイミングで立ち下
がるパルス信号Ｕを出力し、チャージポンプ６を介して
ループフィルタ７に電荷を充電することで、電圧制御発
振器１の出力周波数を高くする。一方、パルス信号Ｕは
ＡＮＤゲート11を介して第２の分周器４を強制的にリセ
ットし、信号ＵがＬレベルになると同時に第２の分周器
４のリセットが解除され、第１の分周器２と第２の分周
器４は同時に分周を開始する。次のfrefとfdivの立ち下
がりエッジは、周波数が低い方が必ず後に来る。

【００２６】frefに対しfdivが位相進みの場合（図２中
の）は、fdivの立ち下がりエッジのタイミングで立ち
上がり、frefの立ち下がりエッジのタイミングで立ち下
がるパルス信号Ｄを出力し、チャージポンプ６を介して
ループフィルタ７より電荷を放電することで、電圧制御
発振器１の出力周波数を低くする。一方、パルス信号Ｄ
はＡＮＤゲート10を介して第１の分周器２を強制的にリ
セットし、信号ＤがＬレベルになると同時に第１の分周
器２のリセットが解除され、第１の分周器２と第２の分
周器４は同時に分周を開始する。次のfrefとfdivの立ち
下がりエッジは、周波数が低い方が必ず後に来る。

【００２７】frefとfdivの位相が一致したところで、位
相制御信号をＬレベルにすると、第１の分周器２と第２
の分周器４にリセットがかからなくする。この時の動作
は図７の従来の周波数シンセサイザ装置と全く同じにな
り、電圧制御発振器１の出力周波数は安定する。

【００２８】引き込みの過程において、常に第１および
第２の分周器の動作開始時刻を合わせるため、位相比較
器５は位相比較と周波数比較を同時に行っていることに
なる。したがって、frefとfdivの周波数が一致する時は
必ず位相も一致する。

【００２９】ここで、位相制御信号は、タイマ等を用い
て周波数シンセサイザ装置外部から供給しても良いが、
第１および第２の分周器の分周開始時刻が一致している
ために、信号Ｕ、Ｄのパルス幅をモニタすれば正確に位
相差を検出できる。したがって、このモニタ出力を利用
することで容易に位相制御信号を生成できる。この場合
外部からの位相制御信号を供給する手段が不要になるた
め、制御系の構成が簡素化される。

【００３０】なお、ここでは信号Ｕ、ＤがＨレベルの区
間で第１または第２の分周器にリセットをかけ続けるよ
うに説明したが、比較周器毎にそれぞれの分周器の分周
動作時刻を一致させるものであれば他の構成でも同様に
実現可能である。また、位相制御信号、リセット信号、
fref、fdiv、Ｕ、Ｄの信号の論理は上記説明通りでなく
ても同様に実現可能である。

【００３１】上記のように本発明の第１の実施の形態で
は、周波数シンセサイザ装置を、fdivが位相遅れの時に
は信号Ｕに応じて第２の分周器４をリセットし、frefが
位相進みの時には信号Ｄに応じて第１の分周器２をリセ
ットする構成としたことにより、引き込み過程において
は第１の分周器２と第２の分周器４が同時に分周動作を
開始するため、位相比較器５で位相比較と周波数比較を
同時に行うことができる。これによりfrefとfdivの周波
数が一致する時は必ず位相も一致するため、ロックアッ
プタイムを短縮することができる。

【００３２】また、このような周波数シンセサイザ装置
を移動無線機で使用した場合は、待ち受け時の動作時間
比率を下げられ平均消費電力を少なくできるため、待ち
受け時間を長くすることができる。

【００３３】（第２の実施の形態）本発明の第２の実施
の形態では、可変容量ダイオードの印加電圧を変更する
以外に複数のコンデンサの合成容量値を位相比較器の出
力信号に応じて変化させられる電圧制御発振器を備えた
ことで、電圧制御発振器の制御感度が低くても広い周波
数範囲をカバーできるようにした。

【００３４】図３は、本発明の第２の実施の形態の周波
数シンセサイザ装置の構成を示すブロック図である。こ
の周波数シンセサイザ装置は、周波数制御電圧Vtと制御
信号CNT1〜CNT4に応じて出力の周波数が変化する電圧制
御発振器14と、ＡＮＤゲート10およびＡＮＤゲート11の
出力信号に応じて、電圧制御発振器１に制御信号CNT1〜
CNT4と電圧発生手段13のスイッチSW13を制御する信号CN
TSWを出力する周波数制御手段12と、SW13を介して電圧
制御発振器14の周波数制御端子に電圧V2を印加する電圧
発生手段13とを備えている点が、図１に示した第１の実
施の形態と異なる。

【００３５】電圧制御発振器14の原理を表す回路図を図
４に示す。制御信号CNT1〜CNT4で制御されるスチッチSW
1〜SW4と、スイッチSW1〜SW4とそれぞれ従属に接続され
るコンデンサC2〜C5を備えている点が図１０の構成とは
異なる。

【００３６】図５は、図４の電圧制御発振器の動作を示
す制御電圧対発振周波数特性である。以下、図５を用い
て図４の動作について説明する。制御電圧Vtに電圧V1、
V2が印加されたときの可変容量ダイオードCvの容量値が
それぞれCv1、Cv2とする。Vt＝V1で、SW1〜SW4が全てオ
フの時は（図５の特性１）、この電圧制御発振器の発振
周波数は下記の式（２）で表される。 fvco＝１／２π√L[C0+C1・Cv1/(C1+Cv1)] …（２）

【００３７】Vt=V2で、SW1がオン（図５の特性２）する
と発振周波数は下記の式（３）で表される。 fvco＝１／２π√L[C0+C2+C1・Cv2/(C1+Cv2)] …（３）

【００３８】式（２）、式（３）において発振周波数を
等しくするためにC2は下記の式（４）、したがって、下
記の式（５）を満たす値に設定する。 C1・Cv1/(C1+Cv1)＝C2+C1・Cv2/(C1+Cv2) …（４) C2＝C1²(Cv1-Cv2)／(C1+Cv1)(C1+Cv2) …（５）

【００３９】以下同様に考えて、下記の式（６）のよう
にコンデンサの値を設定すると、 C2＝C3＝C4＝C5＝C1²(Cv1-Cv2)／(C1+Cv1)(C1+Cv2) …（６） SW1、SW2がオンの時は特性３、SW1〜SW3がオンの時は特
性４、SW1〜SW4がオンの時は特性５のようになる。これ
により、VtとCNT1〜CNT4の制御で発振周波数は、図５の
ようにVt=0の時のfLから、Vt=VHの時のfHまで変化す
る。

【００４０】図６は、図３の周波数シンセサイザ装置の
動作を示すタイミングチャートである。図５におけるfA
からfBへの周波数変更を例に、図６を用いて動作を説明
する。

【００４１】周波数変更を行う場合、第１分周器２に設
定する分周比を変更する。この時に分周比データを格納
するためのトリガ信号が図６の周波数変更指令となる。
そして、周波数変更指令入力後の最初のfdivの立ち下が
りエッジで第１の分周器２の分周比が変更されると同時
に位相制御信号をＨレベルにする。また、周波数制御手
段12は、CNT1〜CNT4の制御でSW1〜SW4をオフ、SW13をオ
ンにする。これによって、電圧制御発振器１の制御電圧
VtとしてV2が印加されるので、fvco＝f6となる。

【００４２】fB＜fvcoの間はfref＜fdivであるため、位
相比較器５より信号Ｄが出力される。信号Ｄが出力され
るとＡＮＤゲート10を介して周波数制御手段12により、
SW1からSW2、SW3、SW4と順にオフのスイッチをオンさせ
る制御信号CNT1〜CNT4を出力する。これに伴いfvcoはf
5、f4、f3、f2と変化する。

【００４３】fB＞fvcoになると、fref＞fdivであるた
め、位相比較器５より信号Ｕが出力される。信号ＵはＡ
ＮＤゲート11を介して周波数制御手段12により、SW4か
らSW3、SW2、SW1と順にオンのスイッチをオフさせる制
御信号CNT1〜CNT4を出力する。この場合、SW4がオフに
なりfvco＝f3となる。信号ＵがＬレベルに下がる時にSW
13をオフにし、CNT1〜CNT4を保持する。この後は図１の
第１の実施の形態の周波数シンセサイザ装置と同様の動
作で位相同期に至る。

【００４４】なお、電圧発生手段13で、Vtに電圧V2を印
加してSW1〜SW4を全てオフの状態したところから引き込
み動作開始するように説明したが、Vtに電圧V1を印加し
てSW1〜SW4を全てオンの状態から引き込み動作を開始し
ても同様に実現可能である。

【００４５】また、ここでは電圧制御発振器14は４本の
制御信号で周波数帯域を切り換えるように説明したが、
制御信号の数は他の値でも同様に実現可能である。

【００４６】さらに、制御信号CNT1〜CNT4によりコンデ
ンサの合成容量値を変更するように説明したが、インダ
クタのインダクタンスや可変容量ダイオードの容量値を
変更しても同様に実現可能である。勿論、コンデンサの
合成容量値の変更との組み合わせでも良い。

【００４７】また、位相制御信号、リセット信号、fre
f、fdiv、Ｕ、Ｄ、CNT1〜CNT4の信号の論理は上記説明
通りでなくても同様に実現可能である。

【００４８】上記のように本発明の第２の実施の形態で
は、周波数シンセサイザ装置を、可変容量ダイオードの
印加電圧を変更する以外に複数のコンデンサの合成容量
値を位相比較器５の出力信号に応じて変化させられる電
圧制御発振器を備えたことで、電圧制御発振器の制御感
度が低くても広い周波数範囲をカバーできるため、可変
容量ダイオードの容量変化幅を小さくすることができ
る。これにより、広い周波数範囲での動作が必要な用途
においても、電圧制御発振器をＩＣチップ上に集積化す
ることが可能で、更に、可変容量ダイオイードの面積が
小さくてすみ、ＩＣチップ面積を小さくできるためコス
トの増大を抑えられる。

【００４９】また、電圧制御発振器の制御信号CNT1〜CN
T4は周波数シンセサイザ装置の動作状態に応じて設定さ
れるので、外部からＣＰＵ等の制御回路を用いて制御す
る必要がない。特に、上記周波数シンセサイザ装置を集
積化した場合は制御信号CNT1〜CNT4は集積回路外に出な
いので、他からのノイズの混入を防止することができ
る。

【００５０】さらに、位相ロック時においては電圧制御
発振器の制御感度は低いので、良好なＣ／Ｎ特性も得ら
れる。

【００５１】勿論、引き込みの過程で、CNT1〜CNT4の状
態が決まった後は第１の実施の形態と同じ動作を行うた
めロックアップタイムも短縮することができる。

【００５２】また、このような周波数シンセサイザ装置
を移動無線機で使用した場合は、待ち受け時の動作時間
比率を下げられ平均消費電力を少なくできる。したがっ
て、待ち受け時間が長く、電圧制御発振器を集積化でき
るため小型かつ安価で、Ｃ／Ｎ特性が良好で通信品質の
良い移動無線機を提供することができる。

【００５３】

【発明の効果】以上説明したように、本発明により、ロ
ックアップタイムが短かく、良好なＣ／Ｎ特性を持ち、
出力周波数範囲の広い電圧制御発振器を低コストで集積
化した周波数シンセサイザ装置を得ることができるとい
う効果が得られる。

【００５４】また、本発明により、待ち受け時間が長
く、小型かつ安価で、通信品質の良い移動無線機を得る
ことができるという効果が得られる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の周波数シンセサイ
ザ装置のブロック図、

【図２】本発明の第１の実施の形態の動作を説明するた
めのタイミングチャート、

【図３】本発明の第２の実施の形態の周波数シンセサイ
ザ装置のブロック図、

【図４】本発明の第２の実施の形態における電圧制御発
振器の原理を示す回路図、

【図５】本発明の第２の実施の形態における電圧制御発
振器の動作を示す制御電圧対発振周波数特性図、

【図６】本発明の第２の実施の形態の動作を説明するた
めのタイミングチャート、

【図７】従来の周波数シンセサイザ装置のブロック図、

【図８】従来の周波数シンセサイザ装置の動作を説明す
るタイミングチャート、

【図９】従来の位相整合機能を備えた周波数シンセサイ
ザ装置のブロック図、

【図１０】従来の周波数シンセサイザ装置における電圧
制御発振器の原理を示す回路図である。

【符号の説明】

１ 電圧制御発振器 ２ 第１の分周器 ３ 基準信号源 ４ 第２の分周器 ５ 位相比較器 ６ チャージポンプ ７ ループフィルタ ８ ロック検出回路 ９ 周波数比較器 10、11 ＡＮＤゲート 12 周波数制御手段 13 電圧発生手段

Claims (7)

【特許請求の範囲】
1. 【請求項１】 電圧制御発振器と、前記電圧制御発振器
   の出力の周波数を分周した信号を出力する第１の分周器
   と、基準信号の周波数を分周する第２の分周器と、前記
   第１の分周器の出力信号と前記第２の分周器の出力信号
   の位相を比較してその位相差を出力する位相比較器と、
   前記位相比較器の出力信号をループフィルタを介して前
   記電圧制御発振器に印加するチャージポンプとを備えた
   周波数シンセサイザ装置において、前記第１の分周器の
   出力信号の位相が前記第２の分周器の出力信号の位相に
   対し進んでいる時は前記位相比較器の出力信号に応じて
   前記第１の分周器の動作をリセットする第１のリセット
   手段と、前記第１の分周器の出力信号の位相が前記第２
   の分周器の出力信号の位相に対し遅れている時は前記位
   相比較器の出力信号に応じて前記第２の分周器の動作を
   リセットする第２のリセット手段とを備え、前記第１お
   よび第２のリセット手段の動作をオン／オフする位相制
   御信号を前記第１および第２のリセット手段に入力する
   ことを特徴とする周波数シンセサイザ装置。
2. 【請求項２】 並列接続された複数のコンデンサを含む
   ＬＣ共振回路を具備した前記電圧制御発振器と、位相制
   御信号と第１および第２のリセット手段の出力信号とに
   応じて、前記複数のコンデンサの合成容量値を変化させ
   る制御信号と電圧発生手段を制御する信号とを出力する
   周波数制御手段と、前記周波数制御手段の出力信号に応
   じて直流電圧を前記電圧制御発振器に印加する前記電圧
   発生手段とを備えたことを特徴とする請求項１記載の周
   波数シンセサイザ装置。
3. 【請求項３】 位相比較器の出力信号に応じて位相制御
   信号を生成することを特徴とする請求項１または２記載
   の周波数シンセサイザ装置。
4. 【請求項４】 電圧制御発振器でその制御電圧端子に印
   加される電圧に応じた周波数の信号を発振し、前記電圧
   制御発振器の出力の周波数を分周した信号を第１の分周
   器で出力し、基準信号の周波数を第２の分周器で分周
   し、前記第１の分周器の出力信号と前記第２の分周器の
   出力信号の位相を位相比較器で比較してその位相差を出
   力し、前記位相比較器の出力信号をチャージポンプとル
   ープフィルタを介して前記電圧制御発振器の制御電圧端
   子に印加する周波数生成方法において、前記第１の分周
   器の出力信号の位相が前記第２の分周器の出力信号の位
   相に対し進んでいる時は前記位相比較器の出力信号に応
   じて前記第１の分周器の動作を第１のリセット手段でリ
   セットし、前記第１の分周器の出力信号の位相が前記第
   ２の分周器の出力信号の位相に対し遅れている時は前記
   位相比較器の出力信号に応じて前記第２の分周器の動作
   を第２のリセット手段でリセットし、前記前記第１の分
   周器の出力信号と前記第２の分周器の出力信号の位相が
   一致した時に前記第１および第２のリセット手段の動作
   を停止させることを特徴とする周波数生成方法。
5. 【請求項５】 電圧制御発振器は並列接続された複数の
   コンデンサを含むＬＣ共振回路を備えたものとし、位相
   制御信号と第１および第２のリセット手段の出力信号と
   に応じて前記複数のコンデンサの合成容量値を変化させ
   る制御信号と電圧発生手段を制御する信号とを周波数制
   御手段で出力し、前記周波数制御手段の出力信号に応じ
   て前記電圧制御発振器の制御電圧端子に前記電圧発生手
   段で直流電圧を印加することを特徴とする請求項４記載
   の周波数生成方法。
6. 【請求項６】 前記位相比較器の出力信号に応じて前記
   位相制御信号を生成することを特徴とする請求項４また
   は５記載の周波数生成方法。
7. 【請求項７】 請求項１乃至３記載の周波数シンセサイ
   ザ装置を備えたことを特徴とする移動無線機。