JP2002314414A - 周波数シンセサイザ - Google Patents

Abstract

(57)【要約】 【課題】 良好なＣ／Ｎ特性を持ち、可変周波数範囲の
広い電圧制御発振器を低コストで集積化した周波数シン
セサイザを提供すること。 【解決手段】 基準周波数発振器３と、電圧制御発振器
１と、第１分周器２と、第２分周器４と、位相比較器５
と、チャージポンプ６とで構成する周波数シンセサイザ
において、前記電圧制御発振器１の制御電圧端子に印加
された電圧により容量が可変とされる可変容量ダイオー
ド21を少なくとも半導体基板20の上に形成し、可変容量
ダイオード21と接続されたＬＣ共振回路用素子22と共に
構成した共振回路を具備する電圧制御発振器１と、共振
回路のリアクタンスを可変に制御する信号を出力する制
御データ生成部と、リセット信号生成部と、周波数検出
部とを含む周波数調整手段30とで構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、出力周波数範囲の
広い電圧制御発振器を低コストで集積化できるようにし
た周波数シンセサイザに関する。

【０００２】

【従来の技術】従来、無線・有線の通信装置では、送受
信の周波数を選択するときに、周波数シンセサイザを用
いることが多くなった。一般に携帯電話のような移動無
線機の場合、小型の装置において、発振させた基準信号
から任意の局部発振周波数を作り出す必要があるために
周波数シンサセイザが使用されている。

【０００３】従来の周波数シンセサイザの構成例を図６
に示す。周波数シンセサイザは、周波数制御電圧（以
下、Ｖt）に応じた周波数の信号を発振する電圧制御発
振器１と、電圧制御発振器１の出力信号（以下、ｆv）
の周波数を分周する第１分周器２と、基準信号源３の出
力信号（以下、ｆo）の周波数を分周する第２分周器
４、第１分周器２の出力信号（以下、ｆd）と第２分周
器４の出力信号（以下、ｆr）との位相を比較して位相
差検出信号を出力する位相比較器５と、位相比較器５の
出力信号を電圧または電流に変換するチャージポンプ６
と、チャージポンプ６の出力信号を平均化するループフ
ィルタ７とを備えている。

【０００４】図７は、図６に示す周波数シンセサイザの
動作を示すタイミングチャートである。位相比較器５は
ｆrとｆdの立ち下がりエッジの位相差に応じた出力信号
ＵとＤを出力する。ｆrに対しｆdが位相遅れの場合（図
７中の(ａ))はパルス信号Ｕを出力し、チャージポンプ
６を介しループフィルタ７に電荷を充電し、電圧制御発
振器１の出力周波数を高くする。反対に、ｆrに対しｆd
が位相進みの場合（図７中の(ｂ))はパルス信号Ｄを出
力し、チャージポンプ６を介しループフィルタ７におい
て電荷を放電し、電圧制御発振器１の出力周波数を低く
する。

【０００５】このように周波数シンセサイザは負帰還ル
ープを構成しており、最終的にｆrとｆdの位相が一致し
たところで位相ロックし、電圧制御発振器１の出力周波
数は安定する。以下、電圧制御発振器１の出力信号の周
波数を変更するために、第１分周器２の分周比を変更し
てから位相ロックするまでの過程を引き込み過程、周波
数の引き込み過程を開始してから位相ロックするまでの
時間をロックアップタイムと呼ぶ。

【０００６】このような周波数シンセサイザでは、引き
込み過程において、図７の区間(ａ)で示した部分のよう
に周波数がほとんど一致しているにもかかわらず位相が
大きく異なる瞬間が存在する。このような場合、位相を
一致させるように周波数シンセサイザの負帰還ループが
動作するため、ループフィルタ７の電荷が再度充放電す
るという動作を行うから、その間殆ど一致していた周波
数が一致しなくなり、その後一致するように動作するの
でロックアップタイムが十分に短縮できないという問題
がある。

【０００７】これを解決するために、特開平5-48450号
公報で開示されている位相整合機能を備えた周波数シン
セサイザがある。図８はその公報に開示された周波数シ
ンセサイザの構成を示す。位相比較器５の動作状態か
ら、回路動作がロックしていること、またはロックから
外れていること（アンロック）を判定するロック検出回
路８と、基準信号ｆoの発振器出力をクロックとしてｆr
とｆdの周波数を比較する周波数比較器９とを備え、周
波数比較器９の出力で第１分周器２と第２分周器４がリ
セットされる点が図５の構成とは異なる。図５と同じ構
成要素には同じ番号を付与して、その説明は省略する。

【０００８】ここで図８の動作を説明する。ｆrとｆdの
位相が一致したことを位相比較器５が検出した旨の信号
を受けて、ロック検出回路８はロック信号を出力する。
周波数比較器９は、そのロック信号の印加されている状
態でｆrとｆdの周波数差を検出する。引き込み過程にお
いて、図７の区間(ａ)で示した部分のように周波数はほ
ぼ一致しているが位相が一致していない（アンロック）
場合、第１分周器２と第２分周器４を強制的に同時にリ
セットする。

【０００９】この時、周波数はほぼ一致しているため、
分周開始時点の位相を一致させれば分周出力の位相は一
致することになる。これにより、周波数引き込み動作中
のチャージポンプ６からの電荷の出し入れが無くなり、
周波数が再度離れるということが無くロックアップタイ
ムを短縮することができる。

【００１０】図９は、他の従来技術として特開平10-261
918号公報で開示されている電圧制御発振器の原理を表
す回路図である。図８は、直列接続されたコンデンサＣ
1と可変容量ダイオードＣvの組を、コンデンサＣ0、負
性抵抗部−Ｒ、インダクタンスＬと、それぞれ全てを並
列接続している。そして前記直列接続されたコンデンサ
Ｃ1と可変容量ダイオードＣvとの中間接続点に可変容量
ダイオードＣvの容量を制御する電圧Ｖtを印加してい
る。

【００１１】次に図９の動作について説明する。負性抵
抗部−Ｒ、コンデンサＣ0、インダクタＬの並列接続部
分は、電源電圧を供給されたトランジスタ等の電力を生
成する能動素子を有した並列共振回路であり、負性抵抗
部−Ｒは電力を生成するという意味で通常の抵抗素子と
は異なる。この電圧制御発振器の発振周波数ｆvは、式
（１）で表される。 ｆv＝1／２π√Ｌ(Ｃ0+Ｃ1・Ｃv/(Ｃ1+Ｃv)) …（１）

【００１２】この電圧制御発振器を図４の周波数シンセ
サイザに用いた場合、可変容量ダイオードＣvに周波数
制御電圧Ｖtが印加され、これにより可変容量ダイオー
ドの容量値Ｃvが変化し、その結果発振周波数ｆvが変化
する。

【００１３】

【発明が解決しようとする課題】携帯電話のような移動
無線機で使用される周波数シンセサイザには、通信品質
の面から高Ｃ／Ｎ特性が、さらに移動無線機の小型化及
び低コスト化の目的から周波数シンセサイザの構成要素
のＩＣチップ上への集積化が要請されている。

【００１４】上記のような位相整合機能を備えた周波数
シンセサイザにおいて、電圧制御発振器の出力周波数範
囲を広くするためには、制御感度（電圧制御発振器の制
御電圧１Ｖあたり発振周波数の変化幅、単位[Ｈz/Ｖ]）
を高くする必要があり、可変容量ダイオードとして容量
変化幅（制御電圧に対する容量値の変化幅）の大きいも
のを使用しなければならない。

【００１５】しかし、シリコン基板上に容量値変化幅の
大きい可変容量ダイオードを形成することは、ＰＮ接合
の濃度を薄くして結合係数を大きく取る必要がある。こ
のようなＰＮ接合をトランジスタと同一基板上に形成す
ることは、トランジスタの寄生容量増大のため特性劣化
となり変化幅の大きな可変容量ダイオードを作ることは
困難である。したがって共振回路を電圧制御発振器と同
一のシリコン基板上に作成することは発振周波数が狭い
という問題点がある。

【００１６】さらに、上記電圧制御発振器を形成する共
振回路のコンデンサ、可変容量、インダクタンスはシリ
コンプロセスの製造上のばらつきがあり、これに伴い発
振周波数の中心周波数、および周波数可変幅が大幅に変
化するという問題点がある。

【００１７】さらに、電圧制御発振器の制御感度を高く
するとＣ／Ｎ特性が劣化するという問題もある。

【００１８】本発明の目的は、上記従来の問題点を解決
し、良好なＣ／Ｎ特性を持ち、可変周波数範囲の広い電
圧制御発振器を具備し、低コストで集積化して形成した
周波数シンセサイザを提供することにある。

【００１９】

【課題を解決するための手段】本発明の周波数シンセサ
イザは、上記目的を達成するために、基準周波数発振器
と、制御電圧端子に印加される電圧に応じた周波数の信
号を発振する電圧制御発振器と、前記電圧制御発振器の
出力周波数を分周した信号を出力する第１分周器と、前
記基準周波数発振器の出力周波数を分周した信号を出力
する第２分周器と、前記第１分周器の出力信号と前記第
２分周器の出力信号との位相を比較してその位相差に応
じた信号を出力する位相比較器と、前記位相比較器の出
力信号を前記電圧制御発振器の制御電圧端子に出力する
ためのチャージポンプを備えた周波数シンセサイザにお
いて、前記電圧制御発振器の制御電圧端子に印加された
電圧により容量が可変とされる可変容量ダイオードを少
なくとも半導体基板上に形成し、該可変容量ダイオード
と接続された複数のリアクタンス素子と共に構成した共
振回路を具備する電圧制御発振器と、前記第１分周器の
出力信号と第２分周器の出力信号との周波数誤差を検出
し、その検出結果に応じて前記電圧制御発振器の共振回
路のリアクタンスを可変に制御するための信号を出力す
る電圧制御発振器制御データ生成部と、電圧制御発振器
の発振周波数がロックされた後に発振周波数の位相をロ
ックするための分周器リセット信号を生成するリセット
信号生成部と、第１分周器と第２分周器の各分周出力を
比較して上記電圧制御発振器の発振周波数を検出する発
振周波数検出部と、を含む周波数調整手段と、を具備す
ることを特徴とする。

【００２０】上記のように構成したことにより、広い周
波数範囲での動作が必要な用途において、可変容量の可
変比が狭い可変容量コンデンサを用いた場合でも、製造
のばらつきを吸収し、Ｃ／Ｎ特性の良好な電圧制御発振
器を半導体基板上に低コストで集積化することができ
る。

【００２１】また、本発明の周波数シンセサイザは、前
記共振回路のリアクタンス値を制御して電圧制御発振器
の発振周波数を可変としたとき、リアクタンス値と対応
する発振周波数値とを記憶する記憶装置と、上記記憶装
置への記憶動作を制御し、且つ上記記憶装置の記憶情報
を読出し、前記発振周波数可変制御回路を制御するため
の中央処理装置を具備することを特徴とする。

【００２２】この構成により、電圧制御発振器の発振周
波数と対応するリアクタンス値との数値例をメモリに記
憶しているから、所望の周波数可変範囲を満足する発振
器を容易に選択することができる。また位相制御を完成
させるまでの必要時間を短縮することができる。

【００２３】さらに、本発明の移動無線機は、上記請求
項１乃至請求項４の何れかに記載の周波数シンセサイザ
を内蔵しているから、小型且つ安価で、Ｃ／Ｎ特性が良
好、即ち通信品質が良い。

【００２４】

【発明の実施の形態】以下、図面に示す本発明の実施の
形態を図面に基づいて詳細に説明する。図１は、本発明
の第１の実施の形態における周波数シンセサイザの構成
を示すブロック図を示す。図１における電圧制御発振器
１は、可変容量ダイオード21が少なくとも半導体基板20
の上に搭載され、また、複数のリアクタンス素子22と接
続されている。また可変容量ダイオード21には、従来技
術と同様にループフィルタ７の出力電圧Ｖtが周波数制
御電圧として印加されている。本発明の周波数シンセサ
イザでは、周波数調整手段30と示すブロックが設けら
れ、その内部には電圧制御発振器制御データ生成部31
と、リセット信号生成部32と、発振周波数検出部33とが
設けられている。

【００２５】複数のリアクタンス素子22の詳細は図２と
共に説明するが、複数のＬ／Ｃを適宜に直並列に接続
し、周波数調整手段30における電圧制御発振器制御デー
タ生成部31からの出力により、リアクタンス素子の接続
を切換える。その結果、電圧制御発振器１の発振周波数
は可変制御される。

【００２６】本発明の周波数シンセサイザの第１の実施
の形態において、上記電圧制御発振器１と周波数調整手
段30以外の構成要素は図７に示すことと同様である。即
ち、第１分周器２、基準周波数発振器３、第２分周器
４、位相比較器５、チャージポンプ６、ループフィルタ
７の各要素である。また、電圧制御発振器１の発振周波
数ｆv、第１分周器２で分周された周波数ｆd、基準周波
数発振器３の発振周波数ｆo、第２分周器４で分周され
た周波数ｆr、位相比較器５の出力信号Ｕ、Ｄは、それ
ぞれ図８に示すことと同様である。

【００２７】ここで、図２について説明をする。図２に
おいて、１点鎖線の左側は図１に示すリアクタンス素子
の接続状態を示し、−Ｒは負性抵抗部である。図２にお
いて、コンデンサＣ0とＣ1、インダクタンスＬ、負性抵
抗部−Ｒは図９について説明したことと同様である。コ
ンデンサＣ２乃至Ｃ５はこの実施の形態において使用
し、各コンデンサと直列接続されたスイッチＳＷ１乃至
ＳＷ４は、対応するコンデンサを共振回路に接続・非接
続の切換を行い、合成リアクタンス値を変化させる。ス
イッチとして電子的スイッチを使用することが有利であ
る。なお、ＣＮＴ１乃至ＣＮＴ４は上記スイッチの切換
制御のため使用する電圧印加用の線である。

【００２８】図３は、図１に示す周波数調整手段30の内
部を示すブロック構成図である。図３において、発振周
波数検出部33は、電圧制御発振器１の発振周波数を検出
し、所定の発振周波数とは相違しているとき、電圧制御
発振器制御データ生成部31が動作して、信号ＣＮＴ１〜
ＣＮＴ４を送出する。その信号は電圧制御発振器１に印
加され、リアクタンス素子22の接続を切換え、電圧制御
発振器１の発振周波数を変化させる。

【００２９】図３において、リセット信号生成部32は、
電圧制御発振器１の発振周波数が所望の値に設定された
後、第１分周器２と、第２分周器４の各出力信号の位相
差を無くすため、各分周器２、４の動作をリセットさせ
るための信号を発生する。リセット信号生成部の具体的
な構成の例は、図８に示すとおりである。

【００３０】また、図３において、発振周波数検出部33
は、第２分周器４の出力をカウントするカウンタ34と、
第１分周器２の出力をカウントするカウンタ35と、両カ
ウンタ34、35の出力信号が入力される時間差検出部36
と、時間差検出部36の出力である時間差検出結果信号37
の印加される時間差判定部38とで構成される。時間差検
出結果信号37は、また電圧制御発振器制御データ生成部
31に印加される。時間差判定部38の出力はリセット信号
生成部32と、カウンタ34と、カウンタ35とに印加され
る。

【００３１】図４は、図２のリアクタンス素子の合成回
路が接続された電圧制御発振器１の動作を制御電圧対発
振周波数特性図として示している。以下、図１に示す周
波数シンセサイザの動作について、図２、図３、図４を
用いて説明する。

【００３２】いま、ループフィルタ７の出力電圧である
Ｖtの値が、電圧Ｖ1、Ｖ2として可変容量ダイオードＣv
に印加されたとき、その容量値をそれぞれＣv1、Ｃv2と
する。次にＶt＝Ｖ1で、ＳＷ1〜ＳＷ4が全てオフとなる
ように制御信号線24の電圧が与えられた時は、制御電圧
対発振周波数の関係は図３の特性１に示すようになる。
このとき、電圧制御発振器１の発振周波数ｆvは式
（２）で表される。 ｆv＝１／２π√Ｌ(Ｃ0+Ｃ1・Ｃv1/(Ｃ1+Ｃv1)) …（２）

【００３３】次にＶt＝Ｖ2で、ＳＷ1のみがオン（図３
の特性２）すると発振周波数は式（３）で表される。 ｆv＝１／２π√Ｌ(Ｃ0+Ｃ2+Ｃ1・Ｃv2/(Ｃ1+Ｃv2)) …（３） ここで、ＶtがＶ１とＶ２であって、式（２）、式
（３）におけるｆvの発振周波数ｆ５として特性１と特
性２の直線上で互いに等しい値となるためには、Ｃ2を
式（４）のような値に設定する必要がある。 Ｃ1・Ｃv1/(Ｃ1+Ｃv1)＝Ｃ2+Ｃ1・Ｃv2/(Ｃ1+Ｃv2) Ｃ2＝Ｃ1²・(Ｃv1-Ｃv2)／(Ｃ1+Ｃv1)(Ｃ1+Ｃv2) …（４） 以下同様に考えて、式（５）のようにコンデンサの値を
設定すると、 Ｃ2＝Ｃ3＝Ｃ4＝Ｃ5＝Ｃ1²(Ｃv1-Ｃv2)／(Ｃ1+Ｃv1)(Ｃ1+Ｃv2)…（５） となる。

【００３４】ＳＷ1、ＳＷ4がオンの時は特性３、ＳＷ1
〜ＳＷ3がオンの時は特性４、ＳＷ1〜ＳＷ4がオンの時
は特性５のようになる。これにより、ＶtとＣＮＴ1〜Ｃ
ＮＴ4の制御でＳＷ1〜ＳＷ4の開閉を適宜に制御すれ
ば、発振周波数は図４に示すようにＶt＝０の時のｆLか
ら、Ｖt＝ＶHの時のｆHまで変化する。ここでＶt＝０は
Ｖtとしてループフィルタ７からの出力がないこと、Ｖt
＝ＶHとはＶtとしてループフィルタ７からの最大値電圧
を可変容量ダイオード21に印加することをいう。

【００３５】次に、上記電圧制御発振器１を具体的に周
波数制御することについて説明する。当初にＳＷ１、Ｓ
Ｗ２、ＳＷ３をオンとして、ＳＷ４はオフに設定する。
そのとき、図４において特性４と記述した特性線に従っ
て発振周波数が定まる状態である。次いで位相比較器５
従ってループフィルタ７の出力信号Ｖtを可変として電
圧制御発振器１の出力周波数ｆｖを可変制御する。可変
発振周波数が例えばｆＢを通るとした場合に、所望の発
振周波数はｆ５〜ｆ６の範囲であるとすれば、前記ＳＷ
１乃至ＳＷ４を全てオフに設定変更して、発振周波数を
例えばｆＡに変更する。

【００３６】このとき、電圧制御発振器１の発振周波数
ｆｖを測定することについて説明する。図３において、
ｆｄは上記発振周波数ｆｖを第１分周器２により分周し
た値であるから、カウンタ35において所定数をカウント
する。またｆｒは基準周波数発振器３を第２分周器４に
より分周した値であって、カウンタ34において上記所定
数と同じ数をカウントする。実際はカウンタ35、34は上
記所定数のカウントを終了すると、カウント終了信号を
出力する。このときｆｄとｆｒとは周波数が互いに異な
るため、カウンタ35、34のカウント終了時刻に差が生じ
る。

【００３７】時間差検出部36はその時間差内に第１分周
器２のクロックが何パルス発生するかカウントする。そ
のカウント結果から、その時の電圧制御発振器１の発振
周波数ｆｖを推定することができるから、電圧制御発振
器制御データ生成部31は電圧制御発振器１を所定の周波
数で発振させるための制御データを制御信号ＣＮＴ１〜
ＣＮＴ４として出力する。図２に示すＳＷ１〜ＳＷ４は
制御信号により開閉が制御され、その結果合成リアクタ
ンス値が可変となり、発振周波数が可変となる。

【００３８】次に、発振周波数の所望値が特性４におけ
るＶtの変化によって可変制御できる周波数範囲ｆ２〜
ｆ３の範囲を外れてｆ１の側となるときは、ＳＷ３をオ
ンに設定して、特性を５と示す線に変更する。逆に所望
値が周波数ｆ３の側となるときは、ＳＷ２をオフに、Ｓ
Ｗ４をオンに設定して、特性を３と示す線に変更する。
なおこのとき、発振周波数が低いときはＳＷ４をオフと
して、特性を２と示す線に変更する。そして最終的に
は、ＳＷ１もオフとして特性を１と示すように最も高い
周波数で発振させる。

【００３９】電圧制御発振器１の発振周波数範囲が所望
の周波数範囲に適合するまでは、図１におけるリセット
信号生成部32はその本来の動作を行わない。そして、所
望の周波数が所望の特性に従って発振を始めたとき、図
１に示す周波数シンセサイザの回路はクローズドループ
となるから、電圧制御発振器１は所望の周波数で発振動
作を続ける。次いで、リセット信号生成部32が、図８に
示す従来の場合と同様に、第１分周器２と第２分周器４
に対してリセット動作を行う。その結果、ｆｖとｆｏと
は周波数・位相が共に合致し、安定した発振動作を行っ
ている。

【００４０】（第２の実施の形態）図４は、本発明の第
２の実施の形態の構成を示すブロック図である。図４に
示すメモリ25とＣＰＵ26は、第２の実施の形態において
追加された構成要素を示し、その他の構成要素は図１と
同様である。図４において、メモリ25はＣＰＵ26の制御
を受けて、ＬＣ共振回路用素子22の変更状況に対応する
周波数と、その可変範囲とを記憶する。周波数の測定は
周波数調整手段30における発振周波数検出部33において
上述のように行う。

【００４１】次に前記メモリ25に記憶された周波数につ
いて、シンセサイザを動作させるとき、ＣＰＵ26が読出
しの動作を行う。選局する周波数に対応した周波数範囲
を有する電圧制御発振器１に対し、周波数調整手段30か
らの制御信号ＣＮＴ１〜ＣＮＴ４を印加させて発振させ
る。そのため、制御信号ＣＮＴ１〜ＣＮＴ４で可変でき
る広い周波数制御範囲を有する周波数シンセサイザを構
成することができる。

【００４２】この実施の形態においては、ＬＳＩの製造
工程の試験時において、各ＬＳＩの動作試験時にリアク
タンス値を可変として発振周波数を測定しメモリに記憶
することが好適である。そのため周波数シンセサイザと
して製品化される前に電圧制御発振器の発振周波数が判
明するから、所望の周波数を得るために必要なリアクタ
ンス素子の上限・下限の値を早期に調整することができ
る。

【００４３】上記第１の実施の形態においては、電圧制
御発振器の発振周波数を所望の周波数とするとき必要と
するリアクタンス値を可変としながら、ＰＬＬループを
その都度構成し、周波数測定を繰り返すことが必要であ
った。そのため発振周波数の選定から位相制御がなされ
るまでに若干の時間を要していた。第２の実施の形態に
おいては所望の周波数を発振させるため必要とするリア
クタンスを制御するデータについて予め記憶されている
から、そのデータを読み出して所望の周波数による発振
器を動作させることが短時間で実行でき、従って位相制
御が完成するまでの必要時間がより短縮できる。

【００４４】またメモリ読み出しデータについて、所望
の発振周波数を指定すれば、その発振周波数に対するリ
アクタンス値制御情報を読み出して、電圧制御発振器１
の発振周波数を自動的に制御できる。それ以後の動作
も、位相制御動作を完成するまで自動的に実行される。

【００４５】（他の実施の形態）上記の説明では電圧制
御発振器１は４本の制御信号線で周波数帯域を切り換え
るように説明したが、制御信号線の数は他の値でも同様
に実現可能である。

【００４６】また、制御信号ＣＮＴ1〜ＣＮＴ4によりコ
ンデンサの合成容量値を変更するように説明したが、イ
ンダクタのインダクタンスや可変容量ダイオードの容量
値を変更し、またはインダクタンス・可変容量を直列・
並列に適宜接続しても同様に実現可能である。即ち、コ
ンデンサＣ２〜Ｃ５とスイッチＳＷ１〜ＳＷ４との直列
接続回路の代わりに、インダクタをスイッチと直列接続
して、各組をコンデンサＣ0と並列接続し、スイッチを
図２と同様に開閉制御することである。或いはインダク
タ・コンデンサを直列・並列に組合せ接続し、スイッチ
などで組合せ接続を可変することである。

【００４７】上記のように本発明の実施の形態では、周
波数シンセサイザを、可変容量ダイオードへの印加電圧
を変更する以外に複数のＬＣ素子の合成リアクタンス値
を位相比較器５の出力信号に応じて変化させる電圧制御
発振器を備えている。そのため、可変容量ダイオードを
半導体基板上に搭載したとき、従来の個別半導体素子の
場合と比較して大きな容量可変比を得ることができず、
電圧制御発振器の制御感度は高くならない。しかし、上
記の理由で従来より広い周波数範囲をカバーできる。

【００４８】これにより、広い周波数範囲での動作が必
要な用途においても、電圧制御発振器を半導体基板上に
集積化することが可能で、さらに、可変容量ダイオード
の面積が小さくてすみ、ＩＣチップ面積を小さくできる
ためコストの増大を抑えられる。また、位相ロック時に
おいては電圧制御発振器の制御感度は低いので、良好な
Ｃ／Ｎ特性が得られる。

【００４９】また、このような周波数シンセサイザを移
動無線機で使用した場合は、平均消費電力を少なくでき
るため待ち受け時間が長く、電圧制御発振器を集積化で
きるため小型且つ安価で、Ｃ／Ｎ特性が良好であるため
通信品質を良くすることができる。

【００５０】

【発明の効果】本発明は上記のように構成して動作する
ことから、良好なＣ／Ｎ特性を持ち、出力周波数範囲の
広い電圧制御発振器を低コストで集積化した周波数シン
セサイザを得ることができる。また、この周波数シンセ
サイザを移動無線機に備えた場合、待ち受け時間が長
く、小型且つ安価で、通信品質の良い移動無線機を得る
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における周波数シン
セサイザのブロック図、

【図２】本発明の第１の実施の形態における電圧制御発
振器の周波数可変要素となる共振回路の構成を示す図、

【図３】本発明の第１の実施の形態における周波数調整
手段の構成を示す図、

【図４】電圧制御発振器の動作を示す制御電圧対発振周
波数特性図、

【図５】本発明の第２の実施の形態における周波数シン
セサイザのブロック図、

【図６】従来の周波数シンセサイザのブロック図、

【図７】従来の周波数シンセサイザの動作を説明するタ
イミングチャート、

【図８】従来の位相整合機能を備えた周波数シンセサイ
ザのブロック図、

【図９】従来の周波数シンセサイザにおける電圧制御発
振器の原理を示す回路図である。

【符号の説明】 １ 電圧制御発振器 ２ 第１分周器 ３ 基準信号源 ４ 第２分周器 ５ 位相比較器 ６ チャージポンプ ７ ループフィルタ ８ ロック検出回路 ９ 周波数比較器 20 半導体基板 21 可変容量ダイオード 22 ＬＣ共振回路用素子 25 メモリ 26 ＣＰＵ 30 周波数調整手段 31 電圧制御発振器制御データ生成部 32 リセット信号生成部 33 発振周波数検出部 34、35 カウンタ 36 時間差検出部 37 時間差検出結果 38 時間差判定部

フロントページの続き (72)発明者 山田 竜一 神奈川県横浜市港北区綱島東四丁目３番１ 号 松下通信工業株式会社内 Ｆターム(参考） 5J106 AA04 BB01 CC01 CC24 CC31 CC41 CC52 CC53 DD32 GG01 GG09 HH01 HH09 KK03 KK37 PP03 QQ09 RR12 SS03

Claims (5)

【特許請求の範囲】
1. 【請求項１】 基準周波数発振器と、制御電圧端子に印
   加される電圧に応じた周波数の信号を発振する電圧制御
   発振器と、前記電圧制御発振器の出力周波数を分周した
   信号を出力する第１分周器と、前記基準周波数発振器の
   出力周波数を分周した信号を出力する第２分周器と、前
   記第１分周器の出力信号と前記第２分周器の出力信号と
   の位相を比較してその位相差に応じた信号を出力する位
   相比較器と、前記位相比較器の出力信号を前記電圧制御
   発振器の制御電圧端子に出力するためのチャージポンプ
   を備えた周波数シンセサイザにおいて、 前記電圧制御発振器の制御電圧端子に印加された電圧に
   より容量が可変とされる可変容量ダイオードを少なくと
   も半導体基板上に形成し、該可変容量ダイオードと接続
   された複数のリアクタンス素子と共に構成した共振回路
   を具備する電圧制御発振器と、 前記第１分周器の出力信号と第２分周器の出力信号との
   周波数誤差を検出し、その検出結果に応じて前記電圧制
   御発振器の共振回路のリアクタンスを可変に制御するた
   めの信号を出力する電圧制御発振器制御データ生成部
   と、電圧制御発振器の発振周波数がロックされた後に発
   振周波数の位相をロックするための分周器リセット信号
   を生成するリセット信号生成部と、第１分周器と第２分
   周器の各分周出力を比較して上記電圧制御発振器の発振
   周波数を測定する発振周波数検出部と、を含む周波数調
   整手段と、を具備することを特徴とする周波数シンセサ
   イザ。
2. 【請求項２】 前記共振回路のリアクタンス値を制御し
   て電圧制御発振器の発振周波数を可変としたとき、リア
   クタンス値と対応する発振周波数値とを記憶する記憶装
   置と、上記記憶装置への記憶動作を制御し、且つ上記記
   憶装置の記憶情報を読出し、前記発振周波数可変制御回
   路を制御するための中央処理装置を具備することを特徴
   とする請求項１記載の周波数シンセサイザ。
3. 【請求項３】 前記周波数調整手段における電圧制御発
   振器制御データ生成部は、第１分周器の出力信号と第２
   分周器の出力信号をクロックとしてそれぞれカウントす
   る第１カウンタと第２カウンタと、前記第１カウンタ・
   第２カウンタのカウント終了信号の発生する時間差を、
   前記電圧制御発振器の出力信号より生成した信号を用い
   て検出する時間差検出部と、前記時間差検出部の出力信
   号に応じて前記電圧制御発振器の共振回路のリアクタン
   スを切換える信号を出力することを特徴とする請求項１
   または請求項２記載の周波数シンセサイザ。
4. 【請求項４】 前記周波数調整手段におけるリセット信
   号生成部は、前記時間差検出手段の出力信号に応じて、
   基準信号源の出力信号に同期した信号を、第１分周器・
   第２分周器のリセット端子に印加することを特徴とする
   請求項１乃至請求項３の何れか１項記載の周波数シンセ
   サイザ。
5. 【請求項５】 請求項１乃至請求項４記載の周波数シン
   セサイザを内蔵したことを特徴とする移動無線機。