JP2002111492A - 位相同期ループ用の自動較正システム - Google Patents

位相同期ループ用の自動較正システム

Info

Publication number
JP2002111492A
JP2002111492A JP2001251055A JP2001251055A JP2002111492A JP 2002111492 A JP2002111492 A JP 2002111492A JP 2001251055 A JP2001251055 A JP 2001251055A JP 2001251055 A JP2001251055 A JP 2001251055A JP 2002111492 A JP2002111492 A JP 2002111492A
Authority
JP
Japan
Prior art keywords
voltage
controlled oscillator
frequency band
operating frequency
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001251055A
Other languages
English (en)
Inventor
Berstein Amit
アミット・バースタイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2002111492A publication Critical patent/JP2002111492A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 周波数合成器の位相同期ループ用の自動較正
回路を提供する。 【解決手段】 自動較正回路２１は、位相同期ループの
ＶＣＯ（電圧制御発振器）１２の動作周波数帯域を選択
する。周波数を変更するごとに、ＶＣＯ１２の動作周波
数をその同調周波数の一端に設定したのち、ＶＣＯ１２
の動作周波数帯域をディジタルに変化させる。ＶＣＯ１
２の制御入力端子１３に現れる制御電圧が現在値から変
化すると、帯域を選択する動作を禁止する。このとき、
位相同期ループの基準信号を使って同期をとることが可
能になる。本発明に係る自動較正回路によれば、数マイ
クロ秒で周波数の変更を行なう必要のあるセルラー電話
などの応用において迅速にチャネル周波数を選択するこ
とが可能になる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に、無線周波
数の信号処理技術における周波数合成器に関する。本発
明は，特に、複数の周波数帯域において安定した周波数
動作を可能にする自動較正（こうせい）回路を提供する
ものである。
【０００２】
【従来の技術】無線電話では、多くの場合、搬送波周波
数の信号を安定して発生させるために、周波数合成器を
使用している。ユーザが１つのセルから別のセルへ移動
すると、移動先のセルは異なった周波数で動作している
ので、送信周波数を変化させる必要がある。しかも、こ
の送信周波数の変更は、極めて迅速に行なう必要があ
る。また、新たな送信周波数は、大幅に異なっている可
能性がある。したがって、１つのセルから別のセルへ移
動する際にユーザが全く影響を受けないようにするに
は、数マイクロ秒で送信周波数を新たなチャネル周波数
に変更しなければならない。
【０００３】周波数合成器の周波数を迅速に変化させる
には、位相同期ループ（phase locked loop:ＰＬＬ、フ
ェーズ・ロックト・ループ）が新たなチャネル周波数に
対して位相同期を迅速に再確立する必要がある。セルラ
ー電話（cellular telephone）の周波数帯域全体にわた
って動作できるＶＣＯ（voltage control oscillator:
電圧制御発振器）はほとんど存在しないので、周波数合
成器の設計は複雑である。したがって、複数の周波数帯
域で動作できるＶＣＯを使用したりあるいは、複数の周
波数帯域をカバーするために、複数のＶＣＯを備えたり
する必要がある。
【０００４】しかしながら、複数のＶＣＯを使用するの
は、高価であると共に、実現するのが難しい。
【０００５】広い同調周波数帯域を有するＶＣＯを実現
する際に生じる余分な問題として、半導体製造プロセス
の変動に起因して動作周波数が変動する結果、ＶＣＯの
周波数同調範囲が１０〜１５％変動しうる、という点が
挙げられる。本発明は、対象とする全周波数範囲をカバ
ーする複数の周波数帯域で動作すると共に、製造中のプ
ロセスの変動の影響を受けない共通のＶＣＯを１つだけ
使用する周波数合成器を指向するものである。
【０００６】
【課題を解決するための手段】広い周波数帯域にわたっ
て動作できる周波数合成器において単一のＶＣＯ（電圧
制御発振器）を使ったシステムを開示する。位相同期ル
ープのＶＣＯを、当該ＶＣＯが様々な範囲の周波数を同
調できるようにディジタルに制御する。周波数合成器の
動作周波数を変更すべきときには、ＶＣＯの制御入力端
子に基準電圧源を接続して当該ＶＣＯの周波数をその同
調範囲の一端に設定する。ＶＣＯの制御入力端子に現れ
る制御電圧を監視しながら、ＶＣＯの動作周波数帯域を
選択的に切り換える。ＶＣＯの制御入力端子に現れる制
御電圧が基準電圧未満に低下したと比較器が判断した
ら、ＶＣＯの動作周波数帯域を切り換えるのを禁止す
る。このとき、ＶＣＯは位相同期ループにおいて位相同
期状態になる。本発明によれば、各帯域を選択するこ
と、および、新たなチャネル周波数を含む周波数帯域に
おいて位相同期を確立することは、数マイクロ秒で実行
することができる。ＧＳＭ電話動作モードでは、１６個
の動作周波数帯域を使って１２８チャネルの周波数を利
用することができる。（ＧＳＭ（global system for mo
bile communications)とは、欧州が標準化したディジタ
ル携帯電話システムのことである）。
【０００７】
【発明の実施の形態】図１は、携帯無線電話などの用途
で使う周波数合成器のブロック図である。図１に示す周
波数合成器は、ＧＳＭ携帯電話に応用した場合、約２０
０ｋＨｚ間隔で最大１２８チャネルの周波数を供給す
る。図１に示す周波数合成器は、ＶＣＯ１２を備えてい
る。ＶＣＯ１２は、その制御入力端子１３に印加された
制御電圧の制御下で出力周波数Ｆout を出力する。ＶＣ
Ｏ１２の動作周波数は、既存の周波数合成器におけるの
と同様に、事実上は分周器１４が設定する。ＶＣＯ１
２、分周器１４、位相／周波数検出器１６、およびルー
プ・フィルタ１７が、位相同期ループ（ＰＬＬ）を形成
している。基準入力端子１９には、極めて安定した基準
周波数Ｆref が印加されている。この基準入力信号と分
周されたＶＣＯ１２の出力信号との間の位相差を、誤差
信号として検出してループ・フィルタ１７に入力する。
ループ・フィルタ１７は位相同期ループ技術によって設
計してあるので、周波数を変化させるのに許された時間
内に、基準入力周波数Ｆref で出力周波数Ｆout を同期
するのを可能にするループ周波数帯域が得られる。（以
下では周波数帯域のことを単に帯域とも言う）。
【０００８】自動較正回路２１は、周波数合成器用のシ
リアル・インタフェース２２の制御下にある。セルラー
電話の場合、シリアル・インタフェース２２は、位相同
期ループが分周器１４が設定した周波数で同期すること
ができるように、ＶＣＯ１２が動作している周波数帯域
を設定し直すコマンドを自動較正回路２１に対して発す
る。セルラー電話への応用では、分周器１４は、セルラ
ー電話技術で公知のように、周波数変調器として機能し
うる。
【０００９】ＶＣＯ１２の動作周波数範囲は、自動較正
回路２１の制御下にある。ＶＣＯ１２の周波数切り替え
を制御する複数の要素は、１６個の動作周波数帯域の中
から１つの帯域を確立する。周波数を変化させる間、自
動較正回路２１がＶＣＯ１２の動作周波数を順次変化さ
せると、制御入力端子１３に現れる制御電圧が、ＶＣＯ
１２が発生させる周波数が位相同期を達成すべき範囲内
にある、ということを示すようになる。
【００１０】図２は、ＶＣＯ１２を同調させることので
きる様々な周波数帯域を詳細に示す図である。各帯域１
〜ｎの内で、ＶＣＯ１２は、基準周波数の入力信号を使
って位相同期を確立することができる。図３に関して後
述するように、ＶＣＯ１２の帯域は、ＶＣＯ１２のバラ
クタを連続的に同調させるのと並行して、キャパシタな
どの個別同調素子を切り換えることにより、ディジタル
に選択する。ＶＣＯ１２に印加する同調容量の合計は、
図２に示す周波数帯域の１つに対応している。図示した
ｎ個の周波数帯域には、公称同調範囲がある。この公称
同調範囲は、製造プロセスの変動に起因してＶＣＯごと
に変動する可能性がある。この同調範囲の歪（ゆが）み
は、ＶＣＯの動作帯域が選択されたときに、本発明によ
って事実上修正される。
【００１１】好ましい実施形態によると、動作周波数帯
域の選択は、最も低い周波数帯域１から始め、ＶＣＯ１
２が基準周波数を使って位相同期を確立する周波数を探
索する過程で、最も高い周波数帯域ｎへ進む。探索する
間、制御入力端子１３を基準電圧に充電することによ
り、ＶＣＯをその同調範囲の上端にリセットしておく。
各帯域を選択してＶＣＯ制御電圧が基準値を維持してい
ると、分周器１４が選択している周波数を含む帯域が選
択されるようになる。その間に、ＶＣＯは、基準周波数
を使って位相同期を始める。位相同期状態は、ＶＣＯ１
２の制御入力端子１３に現れる電圧を監視することによ
り観察する。制御電圧１３が予設定の基準値から位相同
期状態に向かって離れると、自動較正回路２１は、新た
な帯域選択動作を禁止することにより、ＶＣＯ１２の周
波数帯域を確立する。
【００１２】図３は、自動較正回路の詳細なブロック図
である。ＶＣＯ１２の帯域選択部品には、ＶＣＯ１２の
同調用バラクタ１２ａにスイッチ１２ｃを介して接続さ
れたコンデンサ・バンク１２ｂが含まれる。同調用コン
デンサ１２ｂの選択は、ＶＣＯ１２の動作帯域を最大１
６個選択することのできるカウンタ２７が出力する４ビ
ットの信号の制御下にある。この４ビットの信号によっ
て同調用バラクタ１２ａと並列に接続された同調用コン
デンサ１２ｂの各々を選択的に接続したり切断したりす
ることにより、ＶＣＯ１２の異なった動作帯域を選択す
る。
【００１３】図１の周波数合成器のシリアル・インタフ
ェース２２を使って周波数を変更するように選択する
と、シリアル・インタフェース２２は、分周器１４をセ
ットすると共に、端子３０を通じて自動較正回路をリセ
ットする。そして、基準電圧源３１をほんのしばらくの
間スイッチ２９を介してＶＣＯ１２の制御入力端子１３
に接続する。コンデンサ３２とコイル３３は、ＶＣＯ１
２の出力周波数をその周波数範囲の一端（好ましい実施
形態ではＶＣＯ１２の同調周波数の上限値）に予設定す
るために充電した状態を維持する。
【００１４】周波数帯域の選択は、カウンタ２７の制御
下にある。カウンタ２７は、プログラマブル周波数分周
器３５が生成する分周されたクロック・パルスをカウン
トして、４ビットのカウンタ出力２４を変化させる。こ
の結果、コンデンサ１２ｂの容量が新たな値になるか
ら、同調帯域も新たなものになる。カウンタ２７が印加
するパルスには十分な幅があるので、適切な帯域が選択
されたときに、位相同期ループは同期をとることができ
る。
【００１５】カウンタ２７が周波数帯域を選択している
間、比較器２６が制御入力端子１３の制御電圧を連続的
に監視している。比較器２６が、制御入力端子１３の制
御電圧がコンデンサ３２に蓄えられていた予設定の値か
ら比較器のしきい値に等しい量だけ減少しているのを示
すと、比較器２６は、カウンタ２７がＶＣＯ１２の別の
動作周波数帯域を指定するのを禁止するようにスイッチ
を入れる。
【００１６】上述した実現例は、ＶＣＯの同調範囲を広
い動作周波数範囲にまで顕著に広げる、という本発明の
機能を示すものである。そして、この機能は、ＶＣＯ１
２を様々な周波数帯域にディジタルに同調させ、かつ、
バラクタ１２ａを使ってＶＣＯ１２の周波数を各帯域中
で同調させることにより実現している。さらに、既存の
半導体製造技術では公差の大きな部品が産出されるの
で、ＶＣＯ回路の同調範囲には、製造プロセスの変動に
起因して大きなバラツキが生じやすい。しかし、ＶＣＯ
の周波数をその公称同調範囲内に同調できない場合で
も、隣接するその次に高い周波数帯域を使って対象とす
るチャネル周波数を発生させることができる。
【００１７】周波数合成器がチャネル周波数を選択すた
びに、カウンタ２７をリセットし、ほんのしばらくの間
スイッチ２９を閉じることによりコンデンサ３２を再充
電する。また、ＶＣＯ１２の制御入力端子１３で位相同
期を検出したときに別の周波数帯域を選択する動作を確
実に禁止できるように、比較器２６のしきい値は、当該
比較器２６を誤って動作させかねない製造中の片寄りや
温度の変動を補償できる値に設定する。
【００１８】本発明の好適な実施形態では、対象とする
チャネル周波数を含む帯域の探索を最も低い周波数帯域
から開始する。しかし、本発明の別の実施形態では、別
の場所から開始してもよい。例えば、帯域番号８からカ
ウントを開始して、ＶＣＯ１２の制御電圧の状態に応じ
て、より低い周波数帯域またはより高い周波数帯域を指
向するようにカウンタ２７を設定することができる。
【００１９】図４は、対象とする周波数帯域を突き止め
るために本発明の一実施形態で実現している二分探索樹
を示す図である。この探索アルゴリズムは、探索すべき
帯域の数に関して、ある仮定をすることから始まる。探
索すべき帯域の数は、上述した例に従うと図４に示すよ
うに、帯域０〜１５の１６である。探索は、中間の帯域
８から開始する。例えば、帯域３に選択した対象とする
シンセサイザ周波数が含まれている場合、探索アルゴリ
ズムは、始めにＶＣＯ１２の制御電圧が基準電圧よりも
大きいか小さいかを判断することにより、帯域３を突き
止めようとする。帯域３は帯域８よりも下にあるので、
探索プロセスは、帯域８と帯域０の中間の帯域４を選択
して、ＶＣＯ１２を帯域４で動作するように設定する。
このとき、ＶＣＯ１２の制御入力端子１３を基準電圧に
再設定する。そして、上述したのと同様に、ＶＣＯ１２
の制御電圧が既設定の基準電圧よりも高いか低いかを判
断する。帯域３は帯域４より下にあるから、カウンタ２
７を帯域４と帯域０の中間すなわち帯域２に設定する。
【００２０】ＶＣＯ１２がいったん帯域２で動作した
ら、ＶＣＯ１２の制御入力端子を再充電したのち、この
制御入力端子の電圧（制御電圧）と基準電圧とを比較す
る。帯域３は帯域２よりも上にあるから、システムは、
制御電圧が基準電圧以上であることを認識する。ＶＣＯ
１２の制御電圧の基準電圧に対する相対的な大きさが変
化したことから、帯域が移動することが判明したので、
移動先の帯域は、帯域３または帯域２であることが分か
る。システムは、いったん帯域３に同調すると、周波数
合成器を較正する信号を使って同期をとる。
【００２１】以上のように、上述した二分探索アルゴリ
ズムは、合計１６個の帯域からたった４個の帯域を調べ
るだけで、信号周波数を含むすべての帯域を突き止める
ことができる。
【００２２】図５は、二分探索アルゴリズムを利用して
正しいＶＣＯ１２の周波数帯域を探索する、本発明の一
実施形態を示す図である。ＶＣＯ１２の適切な周波数帯
域を突き止めるのに二分探索アルゴリズムを使うと、周
波数合成器の出力信号の新たな周波数を選択する速度を
かなり速めることができる。
【００２３】図５は、上で示した実施形態（図３）と同
じ基本構造を備えている。しかし、図５の実施形態で
は、ＶＣＯ１２の１６個の動作周波数帯域を使い、最も
低い動作周波数帯域と最も高い動作周波数帯域の中間で
ある帯域８から探索を開始する。探索の始めで、ＳＡＲ
レジスタ（successive approximation register:連続見
積もりレジスタ）２７が、ＶＣＯ１２の帯域８を選択す
るための出力として２進数「１０００」を供給する。同
時に、スイッチ２９と基準電圧源３１を通してコンデン
サ３２を基準電圧Ｖref に充電する。比較器２６は、Ｖ
ＣＯ１２の制御電圧を監視している。この制御電圧が予
充電電圧レベルよりも小さくなると、比較器２６は、位
相同期すべき信号を含む周波数帯域が周波数帯域８未満
になったことを示すようにスイッチを入れる。あるい
は、ＶＣＯ１２の制御電圧が現在値を維持している場
合、比較器２６は、対象の帯域が帯域８以上であること
をＳＡＲレジスタ２７に示す。したがって、ＳＡＲレジ
スタ２７は、より高いまたはより低い周波数帯域に帯域
を切り換えて、対象とする周波数を含む周波数帯域を探
索し続ける。ＳＡＲレジスタ２７が印加する有効信号に
よって帯域が切り換えられるたびに、ＶＣＯ１２の制御
入力端子１３を再充電する。
【００２４】図６は、同期した状態を創り出す周波数帯
域を探索する様子を詳細に示すフローチャートを示す図
である。新たな動作周波数帯域の探索を開始すべきこと
を示すリセット信号をシリアル・インタフェース２２か
ら受信すると、プロセスはステップ４０から開始する。
ＳＡＲレジスタ２７が出力する４ビットの出力信号ｎに
よって１６個の周波数帯域を識別することができるか
ら、インデックスｉは、１６個の異なった帯域を表わす
Ｎ（すなわち４ビット）に設定する（ステップ４１）。
したがって、探索を開始する中間帯域は、ＳＡＲレジス
タ２７が「１０００」（帯域８）に設定する。これによ
り、スイッチ２９がＶＣＯ１２の制御電圧をＶＣＯ１２
の同調帯域の上端に予設定することも可能になる。
【００２５】判断ブロック４２では、ＶＣＯ１２の制御
電圧を調べる。制御電圧が予設定した基準値未満の場
合、ＳＡＲレジスタ２７の内容である「１０００」を右
に１ビットだけシフトさせたのち、ステップ４３でＭＳ
Ｂ（most significant bit: 最上位のビット）ｂ3 を
「０」に設定する。このとき、ＳＡＲレジスタ２７が出
力しＯＲゲートを通過した有効信号によってスイッチ２
９が閉じる。この結果、コンデンサ３２が基準電圧Ｖ
ref に再充電される（ステップ４６）ので、ＶＣＯ１２
の制御電圧は、ＶＣＯ１２の同調帯域の上端に設定され
る。次いで、ステップ４８でインデックスｉをデクリメ
ントしたのち、ステップ４２で再び制御電圧を基準電圧
に対して調べる。
【００２６】ＶＣＯの制御電圧が基準電圧Ｖref である
（すなわち対象とする周波数帯域が帯域８以上である）
場合には、始めの２進数「１０００」のビットｂ3 〜ｂ
0 を１ビットだけ右にシフトさせたのち、ステップ４４
でＭＳＢであるｂ3 を「１」に設定することにより、プ
ロセスを継続する。
【００２７】プロセスは、ＳＡＲレジスタ２７の内容に
基づいて次の帯域として、帯域８と最も低い周波数帯域
０との間の中間帯域すなわち帯域４、あるいは、帯域８
と最も高い周波数帯域１５との間の中間帯域すなわち帯
域１２を選択する。中間帯域としてどちらの帯域を選択
するかは、対象とする周波数帯域が帯域８よりも小さい
か大きいかどちらであると判断されたかによって決ま
る。ステップ４２〜４８は、合計ｉ回実行する。ステッ
プ４２〜４８で計算するごとに、図４の探索樹において
１つのノードが突き止められる。インデックスｉをデク
リメントした結果「０」になったとき、対象とする周波
数を含む帯域が突き止められたことになる。
【００２８】上述した図６の実行手順は、周波数合成器
が帯域３内の信号を突き止めることになっている図４の
例について説明することができる。プロセスの開始（ス
テップ４０）において、インデックスｉを合計ビット幅
がｂ3 〜ｂ0 で表わされる「４」に設定する。インデッ
クス「４」（すなわち「１０００」）に対応する（すな
わち帯域８に対応する）、ＶＣＯ１２の制御電圧（制御
電圧４）は、既に基準電圧Ｖref に等しくなるように設
定してある。ステップ４２では、制御電圧Ｖco n が基準
電圧Ｖref 未満であるか以上であるかを判断する。帯域
３は帯域８よりも下であるから、ステップ４３で、ＳＡ
Ｒレジスタ２７の内容を右に１ビットだけシフトしたの
ち、ｂ3 ビットを「０」に設定する。次いで、ステップ
４６では、ほんのしばらくの間スイッチ２９を閉じてＶ
ＣＯ１２の制御入力端子１３を再充電する（この結果、
「０１００」すなわち帯域４に対応する制御電圧が基準
電圧Ｖref と等しくなる）。次いで、ステップ４８でイ
ンデックスｉを１だけ減少させる。この結果、ＳＡＲレ
ジスタ２７の内容は、図４の探索樹のノード４に対応す
る帯域４を特定している。今回も比較器２６によって制
御電圧Ｖcon は基準電圧Ｖref 未満であると判断される
ので、ビットｂ2 〜ｂ0 を１ビットだけ右にシフトさせ
たのち、ビットｂ2 を「０」に設定する。この結果、Ｓ
ＡＲレジスタ２７の内容は、「００１０」となり、図４
の探索樹のノード２に対応する帯域２を特定している。
今回もステップ４８でインデックスｉを１だけ減少させ
て「２」から「１」にする。今回は、制御電圧Ｖcon
は、基準電圧Ｖref 以上になるので、帯域２を指し示し
ている。したがって、このことは、対象とする帯域が帯
域２以上である可能性が高いことを示している。それ
故、ＳＡＲレジスタ２７の内容を１ビットだけ右にシフ
トさせたのち、ビットｂ1 を「１」に設定する。この結
果、ＳＡＲレジスタ２７の内容が「００１１」となるの
で、帯域３が確立される。
【００２９】図６のステップ４２〜４９を通して各ビッ
ト位置ｂ3 、ｂ2 、ｂ1 、ｂ0 が右にシフトすると、結
果として得られるＳＡＲレジスタ２７の内容は、対象と
する信号周波数を含む帯域を特定している。探索樹をい
ったん横断すると、位相同期状態が自ずと確立すること
になる。したがって、次のことが明らかである。対象と
する周波数帯域を迅速に突き止める上述したシステム
は、次に示す事項によっている。すなわち、 （１）周波数帯域の範囲の中間帯域から探索を開始す
る。 （２）ＶＣＯ１２の制御電圧と基準電圧との間の関係を
判断する（すなわち両者を比較する）。 （３）この比較結果に基づいて、既設定の帯域よりも上
の帯域または下の帯域を選択する。 比較の回数がＳＡＲレジスタ２７が出力するビット数と
等しくなった後で、図４の探索樹の最終レベルがＳＡＲ
レジスタ２７によって明らかになる。比較器の出力によ
っては、対象とする帯域を突き止める探索の方向が変化
する。ＳＡＲレジスタ２７は、対象とする周波数をふく
む周波数帯域を２つ特定することになる。この２つの周
波数帯域の各々に対する比較器２６の相対的な状態によ
って、当該２つの周波数帯域のどちらを選択するのかを
決める。
【００３０】本発明の上述した説明は、本発明を説明す
ると共に記述するものである。さらに、ここに開示した
ものは本発明の好適な実施形態しか示しかつ述べていな
いけれども、本発明は、別の組み合わせ、変更、および
環境で使用することができると共に、上述した教示また
は関連技術の熟練もしくは知識あるいは両者と等価のこ
こで述べた本発明の概念の内で変形または変更をなすこ
とができる、ということを理解すべきである。さらに、
上述した実施形態は、本発明を実施する最良の実施形態
を説明すると共に、当業者がこのような（または別の）
実施形態で、本発明の特定の応用または使用が必要とす
る様々な変更を施して本発明を利用するのを可能にする
ことを意図している。したがって、上述した説明は、本
発明をここで開示した形態に限定することを意図してい
ない。また、特許請求の範囲は別の実施形態を含むよう
に解釈すべきである。
【００３１】まとめとして以下の事項を開示する。 （１）周波数合成器の位相同期ループ用の自動較正シス
テムであって、ディジタル信号に応答して動作して動作
周波数帯域を変化させる、複数の周波数帯域において信
号を発生させる電圧制御発振器であって、制御電圧に応
答して前記複数の周波数帯域の各々の内で動作周波数を
変化させる電圧同調要素を備えた電圧制御発振器と、前
記電圧制御発振器の１つの周波数帯域を選択する間に、
前記複数の周波数帯域の各々を選択する同調制御ディジ
タル信号を供給するカウンタと、前記電圧制御発振器の
動作周波数を前記電圧制御発振器の同調範囲の一端で確
立する電圧を供給する基準電圧源と、前記電圧制御発振
器の帯域変更動作の始めにおいて、前記基準電圧源を使
って前記電圧制御発振器の制御入力端子を充電させるス
イッチング回路と、前記カウンタをインデックス付けし
て前記電圧制御発振器用に別の動作帯域を選択する際に
依拠するクロック信号を前記カウンタに供給するクロッ
ク信号発生器と、前記カウンタが選択した各帯域ごとに
前記電圧制御発振器の制御入力端子に現れる同調電圧を
検知すると共に、この制御入力端子に現れる同調電圧が
充電レベルよりも減少したら前記カウンタが新たに帯域
を切り換えるのを禁止する比較器とを備えた自動較正シ
ステム。 （２）前記周波数合成器が新たな信号周波数を発生させ
るべきたびごとに同一の帯域を選択するように、各較正
間隔の始めに前記カウンタをリセッする、上記（１）に
記載の自動較正システム。 （３）前記電圧制御発振器がその同調範囲の上端に偏倚
されている、上記（１）に記載の自動較正システム。 （４）前記周波数合成器が新たな信号周波数を発生させ
るべきたびごとに、前記スイッチング回路を閉じて前記
電圧制御発振器の制御入力端子を前記基準電圧に充電す
る、上記（２）に記載の自動較正システム。 （５）前記制御入力端子は、前記スイッチング回路から
印加される前記基準電圧を蓄えるコンデンサを備えてい
る、上記（１）に記載の自動較正システム。 （６）周波数合成器の動作周波数帯域を選択する自動較
正システムであって、前記周波数合成器がディジタル信
号に応答して複数の動作周波数帯域の中から１つを選択
するように出力信号を発生させる電圧制御発振器であっ
て、制御電圧入力端子で受信される制御電圧に応答して
前記１つの周波数帯域の内で動作周波数を変化させる電
圧同調要素を備えた電圧制御発振器と、前記電圧制御発
振器の動作周波数を前記電圧制御発振器の同調範囲の一
端で確立する電圧を前記電圧同調要素に供給する基準電
圧源と、較正間隔の始めにおいて前記電圧制御発振器の
制御入力端子を前記基準電圧に充電するスイッチング回
路と、前記電圧制御発振器の前記制御入力端子に現れる
電圧と前記基準電圧とを比較する比較器と、前記周波数
合成器の較正の間に前記複数の周波数帯域の各々を選択
する同調制御ディジタル信号を供給するカウンタであっ
て、前記電圧制御発振器の始めの動作帯域を設定したの
ち、連続的に別の動作周波数帯域に切り換えて、前記比
較器が、前記制御電圧と前記基準電圧とは前記周波数合
成器の位相同期ループが、選択した周波数で周波数同期
状態を確立していることを示す所定の関係にある、と判
断するようにするカウンタとを備えた自動較正システ
ム。 （７）前記カウンタが始めの動作帯域を前記複数の周波
数帯域の中で最も低いものに設定する、上記（６）に記
載の自動較正システム。 （８）複数の離散した周波数帯域において位相同期ルー
プで動作する電圧制御発振器を自動較正する方法であっ
て、前記電圧制御発振器の制御電圧を、前記電圧制御発
振器をその周波数範囲の一端に設定する基準電圧に予充
電するステップと、前記電圧制御発振器の動作周波数を
離散した階段状に変化させるステップと、前記電圧制御
発振器の前記制御電圧を監視するステップと、前記制御
電圧が前記基準電圧から変動したときに、前記電圧制御
発振器の動作周波数が現在値から変化するのを禁止する
ステップとを備えた方法。 （９）さらに、各較正間隔の前に前記電圧制御発振器の
制御入力端子を予充電するステップを備えた、上記
（８）に記載の方法。 （１０）さらに、各較正間隔の前に前記電圧制御発振器
の動作周波数帯域を前記複数の離散した周波数帯域の中
の所定の周波数帯域にリセットするステップを備えた、
上記（８）に記載の方法。 （１１）前記予充電するステップが、前記電圧制御発振
器をその周波数範囲の高い周波数端に設定し、前記周波
数帯域の変更を最も低い動作周波数帯域から始める、上
記（８）に記載の方法。 （１２）前記制御電圧が前記基準電圧未満になったら、
動作周波数を新たに変更するのを禁止する、上記（９）
に記載の方法。 （１３）前記動作周波数を離散した階段状に変化させる
ステップが、前記電圧制御発振器が基準信号を使って同
期状態を達成するのを可能にする持続時間を有するクロ
ック信号を発生させるステップと、前記クロック信号を
カウントして前記動作周波数帯域を変化させるステップ
を引き出し、それにより、前記基準信号を含む前記周波
数帯域が選択されたときに、前記電圧制御発振器が位相
同期ループの同期状態を確立するステップとを備えてい
る、上記（８）に記載の方法。 （１４）前記周波数帯域を、前記基準電圧と前記制御電
圧との間の関係で決まる方向に階段状に変化させる、上
記（８）に記載の方法。 （１５）さらに、始めに、最も低い動作周波数帯域と最
も高い動作周波数帯域との間にある動作周波数帯域を選
択するステップを備えた、上記（１１）に記載の方法。 （１６）周波数合成器の動作周波数帯域を選択する自動
較正システムであって、前記周波数合成器の出力信号を
発生させる電圧制御発振器であって、ディジタル信号に
応答して選択的に動作し複数の動作周波数帯域の中から
１つの動作周波数帯域を選択する複数の固定同調要素
と、前記１つの動作周波数帯域の内で動作周波数を変化
させる電圧同調要素とを備えた電圧制御発振器と、前記
電圧制御発振器の動作周波数をその同調周波数の一端で
確立する電圧を供給する基準電圧源と、前記電圧制御発
振器用に新たな動作帯域が選択されるごとに、前記電圧
制御発振器の制御入力端子を前記基準電圧に充電するス
イッチング回路と、前記電圧制御発振器の制御入力端子
の電圧と前記基準電圧とを比較する比較器と、前記周波
数合成器の較正の間に複数の周波数帯域の各々を選択す
る同調制御ディジタル信号を供給するカウンタであっ
て、前記電圧制御発振器の始めの動作周波数帯域を設定
し、前記動作周波数帯域を連続的に増減させて前記比較
器が前記周波数合成器は選択された周波数で位相同期状
態を達成したと判断するようにするカウンタとを備えた
自動較正システム。 （１７）前記カウンタが、前記電圧制御発振器の高動作
周波数帯域と低動作周波数帯域との間にある、前記電圧
制御発振器の初期動作周波数帯域を選択し、前記選択さ
れた周波数を探索する間、前記制御電圧と前記基準電圧
との比較の結果に応じて前記初期動作周波数帯域をより
高いまたはより低い動作周波数帯域に連続的に変化させ
るようにプログラムされている、上記（１６）に記載の
自動較正システム。 （１８）前記カウンタがＳＡＲレジスタであり、前記Ｓ
ＡＲレジスタは、クロック・パルスに応答してその内容
を前記初期動作周波数帯域を特定している初期カウント
値から右にシフトさせ、前記制御電圧と前記基準電圧と
を比較した結果に応じてそのＭＳＢの値を変更する、上
記（１７）に記載の自動較正システム。 （１９）前記カウンタが、前記高動作周波数帯域と前記
低動作周波数帯域との中間にある周波数帯域を選択し、
前記制御電圧と前記基準電圧とを比較した結果に応じて
前記高動作周波数帯域および前記低動作周波数帯域の一
方と前記中間周波数帯域との間にある周波数帯域を次の
周波数帯域として選択する、上記（１７）に記載の自動
較正システム。 （２０）複数の離散した周波数帯域において位相同期ル
ープで動作する電圧制御発振器を自動較正する方法であ
って、前記電圧制御発振器の制御電圧を、前記電圧制御
発振器をその周波数範囲の一端に設定する基準電圧に予
充電するステップと、前記制御電圧と基準電圧とを比較
することにより前記電圧制御発振器の前記制御電圧を監
視するステップと、前記電圧制御発振器の動作周波数
を、前記制御電圧と前記基準電圧とを比較した結果に応
じて、より高いまたはより低い動作周波数帯域に離散し
た階段状に変化させるステップと、前記電圧制御発振器
の動作周波数帯域が変化するごとに、前記電圧制御発振
器の制御電圧を基準電圧に再充電するステップと、前記
制御電圧が前記基準電圧から変動したときに、前記電圧
制御発振器の動作周波数が新たに変化するのを禁止する
ステップとを備えた方法。 （２１）前記電圧制御発振器の動作周波数変化させるス
テップでは、前記制御電圧と前記基準電圧との間の関係
に応じて、現在同調している周波数帯域と最高動作周波
数帯域または最低動作周波数帯域との中間にある動作周
波数帯域を連続的に選択する、上記（２０）に記載の方
法。 （２２）前記現在同調している周波数帯域を、較正間隔
の始めに、前記最低周波数帯域と前記最高周波数帯域と
の中間の周波数帯域に選択しておく、上記（２１）に記
載の方法。 （２３）複数の離散した周波数帯域において位相同期ル
ープで動作する電圧制御発振器を自動較正する方法であ
って、前記電圧制御発振器の制御電圧を、前記電圧制御
発振器をその周波数同調範囲の一端に設定する基準電圧
に予充電するステップと、前記電圧制御発振器の制御電
圧と基準電圧とを比較するステップと、前記制御電圧と
前記基準電圧とを比較した結果に応じて、前記電圧制御
発振器の動作周波数帯域を、現在選択されている周波数
帯域から、現在選択されている周波数帯域とより高い動
作周波数帯域またはより低い動作周波数帯域との中間の
動作周波数帯域に連続的に変化させるステップと、前記
電圧制御発振器の動作周波数帯域が変化するごとに、前
記電圧制御発振器の制御電圧を基準電圧に再充電するス
テップと、周波数帯域の前記連続的変化、および前記制
御電圧と前記基準電圧とを比較した結果から、同期状態
を達成している位相同期ループをもたらしている周波数
を含む動作周波数帯域を特定するステップとを備えた方
法。 （２４）複数の離散した周波数帯域において位相同期ル
ープで動作する電圧制御発振器を自動較正する方法であ
って、前記電圧制御発振器の制御入力端子を、前記電圧
制御発振器をその周波数範囲の一端に設定する基準電圧
に予充電するステップと、前記電圧制御発振器の初期周
波数帯域を表わす２進数をＳＡＲレジスタに格納するス
テップと、前記ＳＡＲレジスタの内容を使って動作周波
数帯域を選択するステップと、前記電圧制御発振器の制
御電圧と基準電圧とを比較するステップと、（ａ）前記
基準電圧が前記制御電圧以上である場合、前記ＳＡＲレ
ジスタの内容を右にシフトさせたのち、このシフトさせ
た内容のＭＳＢを「０」に設定するステップと、また
は、（ｂ）前記基準電圧が前記制御電圧未満である場
合、前記ＳＡＲレジスタの内容を右にシフトさせたの
ち、このシフトさせた内容のＭＳＢを「１」に設定する
ステップと、前記ＳＡＲレジスタの内容をシフトさせる
ごとに、前記電圧制御発振器の制御入力端子を前記基準
電圧に再充電するステップと、前記電圧制御発振器の制
御電圧と前記基準電圧とを比較した結果に従って前記Ｓ
ＡＲレジスタの内容をシフトさせたのち当該シフトさせ
た内容のＭＳＢを「０」または「１」に設定し、前記電
圧制御発振器の制御入力端子を再充電することを、前記
ＳＡＲレジスタの内容をＮ回（ただしＮは前記２進数の
ビット数である）シフトさせた結果、前記ＳＡＲレジス
タの内容が位相同期状態を達成している動作周波数帯域
を特定するまで続けるステップとを備えた方法。
【図面の簡単な説明】
【図１】 複数の周波数帯域で動作する位相同期ループ
を備えた周波数合成器を示す図である。
【図２】 ＶＣＯ（電圧制御発振器）の複数の動作周波
数帯域の各々の同調範囲を示す図である。
【図３】 ＶＣＯの各動作帯域を選択する、本発明の一
実施形態による自動較正回路のブロック図である。
【図４】 ＶＣＯの動作帯域を突き止めるのに使うこと
のできる二分探索アルゴリズムを示す図である。
【図５】 二分探索アルゴリズムを使ってＶＣＯの動作
帯域を突き止める、本発明の一実施形態のブロック図で
ある。
【図６】 同期した状態を創り出す周波数帯域を探索す
る様子を示すフローチャートを示す図である。
【符号の説明】
１２…ＶＣＯ、１２ａ…バラクタ、１２ｂ…コンデンサ
・バンク、１２ｃ…スイッチ、１３…制御入力端子、１
４…分周器、１６…位相／周波数検出器、１７…ループ
・フィルタ、１９…基準入力端子、２１…自動較正回
路、２２…シリアル・インタフェース、２６…比較器、
２７…ＳＡＲレジスタ、２９…スイッチ、３０…端子、
３１…基準電圧源、３２…コンデンサ、３３…コイル、
３５…分周器、３７…ＯＲゲート。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アミット・バースタイン アメリカ合衆国 マサチューセッツ州 01876、テュークスベリー、アルクストー ン アベニュー 2210 Ｆターム(参考） 5J106 AA04 BB01 CC01 CC21 CC41 CC53 DD17 GG01 HH03 KK03 PP03 QQ09 RR12 RR17 RR20 SS05

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】周波数合成器の位相同期ループ用の自動較
    正システムであって、 ディジタル信号に応答して動作して動作周波数帯域を変
    化させる、複数の周波数帯域において信号を発生させる
    電圧制御発振器であって、制御電圧に応答して前記複数
    の周波数帯域の各々の内で動作周波数を変化させる電圧
    同調要素を備えた電圧制御発振器と、 前記電圧制御発振器の１つの周波数帯域を選択する間
    に、前記複数の周波数帯域の各々を選択する同調制御デ
    ィジタル信号を供給するカウンタと、 前記電圧制御発振器の動作周波数を前記電圧制御発振器
    の同調範囲の一端で確立する電圧を供給する基準電圧源
    と、 前記電圧制御発振器の帯域変更動作の始めにおいて、前
    記基準電圧源を使って前記電圧制御発振器の制御入力端
    子を充電するスイッチング回路と、 前記カウンタをインデックス付けして前記電圧制御発振
    器用に別の動作帯域を選択する際に依拠するクロック信
    号を前記カウンタに供給するクロック信号発生器と、 前記カウンタが選択した各帯域ごとに前記電圧制御発振
    器の制御入力端子に現れる同調電圧を検知すると共に、
    この制御入力端子に現れる同調電圧が充電レベルよりも
    減少したら前記カウンタが新たに帯域を切り換えるのを
    禁止する比較器とを備えた自動較正システム。
  2. 【請求項２】前記周波数合成器が新たな信号周波数を発
    生させるべきたびごとに同一の帯域を選択するように、
    各較正間隔の始めに前記カウンタをリセッする、請求項
    １に記載の自動較正システム。
  3. 【請求項３】前記電圧制御発振器がその同調範囲の上端
    に偏倚されている、請求項１に記載の自動較正システ
    ム。
  4. 【請求項４】前記周波数合成器が新たな信号周波数を発
    生させるべきたびごとに、前記スイッチング回路を閉じ
    て前記電圧制御発振器の制御入力端子を前記基準電圧に
    充電する、請求項２に記載の自動較正システム。
  5. 【請求項５】前記制御入力端子は、前記スイッチング回
    路から印加される前記基準電圧を蓄えるコンデンサを備
    えている、請求項１に記載の自動較正システム。
  6. 【請求項６】周波数合成器の動作周波数帯域を選択する
    自動較正システムであって、 前記周波数合成器がディジタル信号に応答して複数の動
    作周波数帯域の中から１つを選択するように出力信号を
    発生させる電圧制御発振器であって、制御電圧入力端子
    で受信される制御電圧に応答して前記１つの周波数帯域
    の内で動作周波数を変化させる電圧同調要素を備えた電
    圧制御発振器と、 前記電圧制御発振器の動作周波数を前記電圧制御発振器
    の同調範囲の一端で確立する電圧を前記電圧同調要素に
    供給する基準電圧源と、 較正間隔の始めにおいて前記電圧制御発振器の制御入力
    端子を前記基準電圧に充電するスイッチング回路と、 前記電圧制御発振器の前記制御入力端子に現れる電圧と
    前記基準電圧とを比較する比較器と、 前記周波数合成器の較正の間に前記複数の周波数帯域の
    各々を選択する同調制御ディジタル信号を供給するカウ
    ンタであって、前記電圧制御発振器の始めの動作帯域を
    設定したのち、連続的に別の動作周波数帯域に切り換え
    て、前記比較器が、前記制御電圧と前記基準電圧とは前
    記周波数合成器の位相同期ループが、選択した周波数で
    周波数同期状態を確立していることを示す所定の関係に
    ある、と判断するようにするカウンタとを備えた自動較
    正システム。
  7. 【請求項７】前記カウンタが始めの動作帯域を前記複数
    の周波数帯域の中で最も低いものに設定する、請求項６
    に記載の自動較正システム。
  8. 【請求項８】複数の離散した周波数帯域において位相同
    期ループで動作する電圧制御発振器を自動較正する方法
    であって、 前記電圧制御発振器の制御電圧を、前記電圧制御発振器
    をその周波数範囲の一端に設定する基準電圧に予充電す
    るステップと、 前記電圧制御発振器の動作周波数を離散した階段状に変
    化させるステップと、 前記電圧制御発振器の前記制御電圧を監視するステップ
    と、 前記制御電圧が前記基準電圧から変動したときに、前記
    電圧制御発振器の動作周波数が現在値から変化するのを
    禁止するステップとを備えた方法。
  9. 【請求項９】 さらに、 各較正間隔の前に前記電圧制御発振器の制御入力端子を
    予充電するステップを備えた、請求項８に記載の方法。
  10. 【請求項１０】 さらに、 各較正間隔の前に前記電圧制御発振器の動作周波数帯域
    を前記複数の離散した周波数帯域の中の所定の周波数帯
    域にリセットするステップを備えた、請求項８に記載の
    方法。
  11. 【請求項１１】前記予充電するステップが、 前記電圧制御発振器をその周波数範囲の高い周波数端に
    設定し、 前記周波数帯域の変更を最も低い動作周波数帯域から始
    める、請求項８に記載の方法。
  12. 【請求項１２】前記制御電圧が前記基準電圧未満になっ
    たら、動作周波数を新たに変更するのを禁止する、請求
    項９に記載の方法。
  13. 【請求項１３】前記動作周波数を離散した階段状に変化
    させるステップが、 前記電圧制御発振器が基準信号を使って同期状態を達成
    するのを可能にする持続時間を有するクロック信号を発
    生させるステップと、 前記クロック信号をカウントして前記動作周波数帯域を
    変化させるステップを引き出し、それにより、前記基準
    信号を含む前記周波数帯域が選択されたときに、前記電
    圧制御発振器が位相同期ループの同期状態を確立するス
    テップとを備えている、請求項８に記載の方法。
  14. 【請求項１４】前記周波数帯域を、前記基準電圧と前記
    制御電圧との間の関係で決まる方向に階段状に変化させ
    る、請求項８に記載の方法。
  15. 【請求項１５】 さらに、 始めに、最も低い動作周波数帯域と最も高い動作周波数
    帯域との間にある動作周波数帯域を選択するステップを
    備えた、請求項１１に記載の方法。
  16. 【請求項１６】周波数合成器の動作周波数帯域を選択す
    る自動較正システムであって、 前記周波数合成器の出力信号を発生させる電圧制御発振
    器であって、ディジタル信号に応答して選択的に動作し
    複数の動作周波数帯域の中から１つの動作周波数帯域を
    選択する複数の固定同調要素と、前記１つの動作周波数
    帯域の内で動作周波数を変化させる電圧同調要素とを備
    えた電圧制御発振器と、 前記電圧制御発振器の動作周波数をその同調周波数の一
    端で確立する電圧を供給する基準電圧源と、 前記電圧制御発振器用に新たな動作帯域が選択されるご
    とに、前記電圧制御発振器の制御入力端子を前記基準電
    圧に充電するスイッチング回路と、 前記電圧制御発振器の制御入力端子の電圧と前記基準電
    圧とを比較する比較器と、 前記周波数合成器の較正の間に複数の周波数帯域の各々
    を選択する同調制御ディジタル信号を供給するカウンタ
    であって、前記電圧制御発振器の始めの動作周波数帯域
    を設定し、前記動作周波数帯域を連続的に増減させて前
    記比較器が前記周波数合成器は選択された周波数で位相
    同期状態を達成したと判断するようにするカウンタとを
    備えた自動較正システム。
  17. 【請求項１７】前記カウンタが、 前記電圧制御発振器の高動作周波数帯域と低動作周波数
    帯域との間にある、前記電圧制御発振器の初期動作周波
    数帯域を選択し、前記選択された周波数を探索する間、
    前記制御電圧と前記基準電圧との比較の結果に応じて前
    記初期動作周波数帯域をより高いまたはより低い動作周
    波数帯域に連続的に変化させるようにプログラムされて
    いる、請求項１６に記載の自動較正システム。
  18. 【請求項１８】前記カウンタがＳＡＲレジスタであり、 前記ＳＡＲレジスタは、 クロック・パルスに応答してその内容を前記初期動作周
    波数帯域を特定している初期カウント値から右にシフト
    させ、 前記制御電圧と前記基準電圧とを比較した結果に応じて
    そのＭＳＢの値を変更する、請求項１７に記載の自動較
    正システム。
  19. 【請求項１９】前記カウンタが、 前記高動作周波数帯域と前記低動作周波数帯域との中間
    にある周波数帯域を選択し、 前記制御電圧と前記基準電圧とを比較した結果に応じて
    前記高動作周波数帯域および前記低動作周波数帯域の一
    方と前記中間周波数帯域との間にある周波数帯域を次の
    周波数帯域として選択する、請求項１７に記載の自動較
    正システム。
  20. 【請求項２０】複数の離散した周波数帯域において位相
    同期ループで動作する電圧制御発振器を自動較正する方
    法であって、 前記電圧制御発振器の制御電圧を、前記電圧制御発振器
    をその周波数範囲の一端に設定する基準電圧に予充電す
    るステップと、 前記制御電圧と基準電圧とを比較することにより前記電
    圧制御発振器の前記制御電圧を監視するステップと、 前記電圧制御発振器の動作周波数を、前記制御電圧と前
    記基準電圧とを比較した結果に応じて、より高いまたは
    より低い動作周波数帯域に離散した階段状に変化させる
    ステップと、 前記電圧制御発振器の動作周波数帯域が変化するごと
    に、前記電圧制御発振器の制御電圧を基準電圧に再充電
    するステップと、 前記制御電圧が前記基準電圧から変動したときに、前記
    電圧制御発振器の動作周波数が新たに変化するのを禁止
    するステップとを備えた方法。
  21. 【請求項２１】前記電圧制御発振器の動作周波数変化さ
    せるステップでは、 前記制御電圧と前記基準電圧との間の関係に応じて、現
    在同調している周波数帯域と最高動作周波数帯域または
    最低動作周波数帯域との中間にある動作周波数帯域を連
    続的に選択する、請求項２０に記載の方法。
  22. 【請求項２２】前記現在同調している周波数帯域を、較
    正間隔の始めに、前記最低周波数帯域と前記最高周波数
    帯域との中間の周波数帯域に選択しておく、請求項２１
    に記載の方法。
  23. 【請求項２３】複数の離散した周波数帯域において位相
    同期ループで動作する電圧制御発振器を自動較正する方
    法であって、 前記電圧制御発振器の制御電圧を、前記電圧制御発振器
    をその周波数同調範囲の一端に設定する基準電圧に予充
    電するステップと、 前記電圧制御発振器の制御電圧と基準電圧とを比較する
    ステップと、 前記制御電圧と前記基準電圧とを比較した結果に応じ
    て、前記電圧制御発振器の動作周波数帯域を、現在選択
    されている周波数帯域から、現在選択されている周波数
    帯域とより高い動作周波数帯域またはより低い動作周波
    数帯域との中間の動作周波数帯域に連続的に変化させる
    ステップと、 前記電圧制御発振器の動作周波数帯域が変化するごと
    に、前記電圧制御発振器の制御電圧を基準電圧に再充電
    するステップと、 周波数帯域の前記連続的変化、および前記制御電圧と前
    記基準電圧とを比較した結果から、同期状態を達成して
    いる位相同期ループをもたらしている周波数を含む動作
    周波数帯域を特定するステップとを備えた方法。
  24. 【請求項２４】複数の離散した周波数帯域において位相
    同期ループで動作する電圧制御発振器を自動較正する方
    法であって、 前記電圧制御発振器の制御入力端子を、前記電圧制御発
    振器をその周波数範囲の一端に設定する基準電圧に予充
    電するステップと、 前記電圧制御発振器の初期周波数帯域を表わす２進数を
    ＳＡＲレジスタに格納するステップと、 前記ＳＡＲレジスタの内容を使って動作周波数帯域を選
    択するステップと、 前記電圧制御発振器の制御電圧と基準電圧とを比較する
    ステップと、 （ａ）前記基準電圧が前記制御電圧以上である場合、前
    記ＳＡＲレジスタの内容を右にシフトさせたのち、この
    シフトさせた内容のＭＳＢを「０」に設定するステップ
    と、または、 （ｂ）前記基準電圧が前記制御電圧未満である場合、前
    記ＳＡＲレジスタの内容を右にシフトさせたのち、この
    シフトさせた内容のＭＳＢを「１」に設定するステップ
    と、 前記ＳＡＲレジスタの内容をシフトさせるごとに、前記
    電圧制御発振器の制御入力端子を前記基準電圧に再充電
    するステップと、 前記電圧制御発振器の制御電圧と前記基準電圧とを比較
    した結果に従って前記ＳＡＲレジスタの内容をシフトさ
    せたのち当該シフトさせた内容のＭＳＢを「０」または
    「１」に設定し、前記電圧制御発振器の制御入力端子を
    再充電することを、前記ＳＡＲレジスタの内容をＮ回
    （ただしＮは前記２進数のビット数である）シフトさせ
    た結果、前記ＳＡＲレジスタの内容が位相同期状態を達
    成している動作周波数帯域を特定するまで続けるステッ
    プとを備えた方法。
JP2001251055A 2000-09-06 2001-08-22 位相同期ループ用の自動較正システム Pending JP2002111492A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US65602300A 2000-09-06 2000-09-06
US09/656023 2000-09-06

Publications (1)

Publication Number Publication Date
JP2002111492A true JP2002111492A (ja) 2002-04-12

Family

ID=24631308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001251055A Pending JP2002111492A (ja) 2000-09-06 2001-08-22 位相同期ループ用の自動較正システム

Country Status (4)

Country Link
JP (1) JP2002111492A (ja)
KR (1) KR20020020187A (ja)
CN (1) CN1347198A (ja)
TW (1) TW521504B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2389254A (en) * 2002-05-31 2003-12-03 Hitachi Ltd Semiconductor integrated circuit device for communication
GB2413019A (en) * 2002-05-31 2005-10-12 Renesas Tech Corp Semi-conductor integrated circuit device for communication
WO2006064658A1 (ja) * 2004-12-13 2006-06-22 Matsushita Electric Industrial Co., Ltd. フィルタの特性調整装置、及びその特性調整方法
US7103337B2 (en) 2002-05-31 2006-09-05 Hitachi, Ltd. PLL circuit having a multi-band oscillator and compensating oscillation frequency
US7221920B2 (en) 2003-07-24 2007-05-22 Kabushiki Kaisha Toshiba Voltage controlled oscillator, frequency synthesizer and communication apparatus
US7495488B2 (en) 2006-03-04 2009-02-24 Samsung Electronics Co., Ltd. Phase-locked loop circuit, delay-locked loop circuit and method of tuning output frequencies of the same
JP2010093761A (ja) * 2008-10-10 2010-04-22 Canon Inc Ｐｌｌ回路
JP2013523009A (ja) * 2010-03-17 2013-06-13 日本テキサス・インスツルメンツ株式会社 アナログ及びデジタルフィードバック制御を備えた位相ロック・ループ（ｐｌｌ）

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10108110A1 (de) * 2001-02-21 2002-08-29 Philips Corp Intellectual Pty Empfänger und Verfahren zum anfänglichen Synchronisieren eines Empfängers auf die Trägerfrequenz eines gewünschten Kanals
KR100817286B1 (ko) 2005-11-25 2008-03-27 삼성전자주식회사 전압 제어 발진기의 주파수 대역을 안정적으로 조정하는위상 동기 루프 및 방법
KR100712547B1 (ko) * 2006-01-24 2007-05-02 삼성전자주식회사 복수의 주파수 영역에서 동작하는 위상 동기 루프
CN101577542B (zh) * 2008-05-05 2011-07-27 北京中电华大电子设计有限责任公司 一种基于开关电容比较电路的时钟恢复方法和电路
US7907021B2 (en) * 2008-09-05 2011-03-15 Issc Technologies Corp. Two-step VCO calibration method
TWI407700B (zh) * 2009-11-04 2013-09-01 Ind Tech Res Inst 電容式感測元件的校正裝置與方法
CN103066996A (zh) * 2012-12-20 2013-04-24 上海宏力半导体制造有限公司 振荡器及其自校准方法
TWI649974B (zh) * 2018-05-25 2019-02-01 茂達電子股份有限公司 具自動校正功能的數位鎖相迴路及其自動校正方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7263340B2 (en) 2002-05-31 2007-08-28 Renesas Technology Corporation PLL circuit having a multi-band oscillator and compensating oscillation frequency
GB2389254B (en) * 2002-05-31 2005-09-07 Hitachi Ltd Semiconductor integrated circuit device for communication
GB2413019A (en) * 2002-05-31 2005-10-12 Renesas Tech Corp Semi-conductor integrated circuit device for communication
GB2413019B (en) * 2002-05-31 2006-03-29 Renesas Tech Corp Semiconductor integrated circuit device for communication
US7269402B2 (en) 2002-05-31 2007-09-11 Renesas Technology Corp. PLL circuit having a multi-band oscillator and compensating oscillation frequency
US7103337B2 (en) 2002-05-31 2006-09-05 Hitachi, Ltd. PLL circuit having a multi-band oscillator and compensating oscillation frequency
GB2389254A (en) * 2002-05-31 2003-12-03 Hitachi Ltd Semiconductor integrated circuit device for communication
US7221920B2 (en) 2003-07-24 2007-05-22 Kabushiki Kaisha Toshiba Voltage controlled oscillator, frequency synthesizer and communication apparatus
WO2006064658A1 (ja) * 2004-12-13 2006-06-22 Matsushita Electric Industrial Co., Ltd. フィルタの特性調整装置、及びその特性調整方法
US7688059B2 (en) 2004-12-13 2010-03-30 Panasonic Corporation Filter characteristic adjusting apparatus and filter characteristic adjusting method
US7495488B2 (en) 2006-03-04 2009-02-24 Samsung Electronics Co., Ltd. Phase-locked loop circuit, delay-locked loop circuit and method of tuning output frequencies of the same
JP2010093761A (ja) * 2008-10-10 2010-04-22 Canon Inc Ｐｌｌ回路
JP2013523009A (ja) * 2010-03-17 2013-06-13 日本テキサス・インスツルメンツ株式会社 アナログ及びデジタルフィードバック制御を備えた位相ロック・ループ（ｐｌｌ）

Also Published As

Publication number Publication date
TW521504B (en) 2003-02-21
KR20020020187A (ko) 2002-03-14
CN1347198A (zh) 2002-05-01

Similar Documents

Publication Publication Date Title
US7047146B2 (en) Method for automatically calibrating the frequency range of a PLL and associated PLL capable of automatic calibration
JP2002111492A (ja) 位相同期ループ用の自動較正システム
KR100611512B1 (ko) 적응 주파수 조절기, 적응 주파수 조절기를 포함한 위상고정 루프
US8487707B2 (en) Frequency synthesizer
US7486146B2 (en) Loop system capable of auto-calibrating oscillating frequency range and related method
EP1583241B1 (en) Phase locked loop frequency synthesizer
US20050083137A1 (en) Frequency synthesizer using a wide-band voltage controlled oscillator and a fast adaptive frequency calibration method
KR19990044392A (ko) 주파수 신세사이저의 전압 제어식 발진기 동조 범위 제어 방법 및 장치
JPH11195983A (ja) フェーズロックループを有する集積回路
CA2139904C (en) Pll synthesizer and method of controlling the same
EP0682413B1 (en) PLL frequency synthesizer
US7023283B2 (en) Wide lock range phase locked loop and method of operation
US7738618B2 (en) Multiband PLL arrangement and a method of controlling such arrangement
US8509372B1 (en) Multi-band clock generator with adaptive frequency calibration and enhanced frequency locking
US7436264B2 (en) Charge supply apparatus and method in frequency synthesizer
US20080036544A1 (en) Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
JP2001016103A (ja) Ｐｌｌシンセサイザ
US20100117741A1 (en) PLL Circuit
US6236843B1 (en) Radio terminal device for automatically correcting phase difference between a received signal and an internally generated signal
Lee et al. Fast AFC technique using a code estimation and binary search algorithm for wideband frequency synthesis
JPH0750579A (ja) 位相同期ループ回路
JP2004080624A (ja) 周波数シンセサイザ
JP2004282223A (ja) 周波数シンセサイザ
US5406229A (en) Phase locked loop frequency synthesizer with fast frequency switching
US7129791B2 (en) Circuit and method for faster frequency switching in a phase locked loop

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050510