TWI649974B - 具自動校正功能的數位鎖相迴路及其自動校正方法 - Google Patents

具自動校正功能的數位鎖相迴路及其自動校正方法 Download PDF

Info

Publication number
TWI649974B
TWI649974B TW107117947A TW107117947A TWI649974B TW I649974 B TWI649974 B TW I649974B TW 107117947 A TW107117947 A TW 107117947A TW 107117947 A TW107117947 A TW 107117947A TW I649974 B TWI649974 B TW I649974B
Authority
TW
Taiwan
Prior art keywords
frequency
phase
lock
circuit
divided
Prior art date
Application number
TW107117947A
Other languages
English (en)
Other versions
TW202005280A (zh
Inventor
陳璟泯
Original Assignee
茂達電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 茂達電子股份有限公司 filed Critical 茂達電子股份有限公司
Priority to TW107117947A priority Critical patent/TWI649974B/zh
Priority to CN201810563228.XA priority patent/CN110535462B/zh
Priority to US16/132,566 priority patent/US10340924B1/en
Application granted granted Critical
Publication of TWI649974B publication Critical patent/TWI649974B/zh
Publication of TW202005280A publication Critical patent/TW202005280A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H03L7/103—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator the additional signal being a digital signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本發明一種具自動校正功能的數位鎖相迴路及其自動校正方法。數位鎖相迴路包含相位頻率檢測器、校正電路、頻率相位鎖定電路以及震盪電路。頻率相位鎖定電路輸出初始控制訊號。校正電路判斷初始控制訊號的初始頻率未落入可容許校正誤差範圍時，校正電路校正初始頻率，以輸出具有初始校正頻率的初始校正訊號。頻率相位鎖定電路判斷初始校正頻率落入鎖定頻率範圍時，鎖定初始校正頻率。震盪電路依據初始校正訊號以及初始控制訊號，輸出震盪訊號。本發明藉由對製程及環境導致的頻率漂移進行自動校正，以提高震盪電路的解析度。

Description

具自動校正功能的數位鎖相迴路及其自動校正方法
本發明是有關於一種數位鎖相迴路，且特別是有關於一種具自動校正功能的數位鎖相迴路及其自動校正方法。
隨著電子科技的進步，電子產品已成為人們生活中不可或缺的工具。例如用來進行資訊交換的通訊產品，透過通訊產品來與外界進行資訊交換，已是人們生活中每日都必要執行的工作。在電子通訊產品中，最常見的就是鎖相迴路裝置。然而，在鎖相迴路系統中，震盪器的頻率會受製程及環境中的溫度等因素的影響而發生漂移。由於傳統鎖相迴路不具有自動校正功能而無法自行校正，為解決此頻率漂移的問題，需透過額外的機台進行頻率校正，設定基於製程漂移考量的頻域範圍，甚至若需提升解析度，還需增加控制位元數，導致需花費較高成本，使用上不方便，且校正效率不佳。
為解決上述習知技術的缺失，本發明的目的在於示例性提供一種具自動校正功能的數位鎖相迴路，包含： 頻率相位鎖定電路，從外部接收校正點控制訊號，並輸出對應的初始控制訊號，頻率相位鎖定電路追蹤初始校正訊號的初始校正頻率及初始相位分別落入校正鎖定頻率範圍以及鎖定相位範圍時，鎖定初始校正頻率以及初始相位，頻率相位鎖定電路分別判斷被除訊號的被除頻率及被除相位分別落入鎖定頻率範圍以及鎖定相位範圍時，鎖定被除頻率以及被除相位；校正電路，連接頻率相位鎖定電路，校正電路儲存可容許校正誤差範圍，校正電路判斷初始控制訊號的初始頻率未落入可容許校正誤差範圍時，校正電路校正初始頻率以產生初始校正頻率，並輸出具有初始校正頻率的初始校正訊號；震盪電路，連接校正電路以及頻率相位鎖定電路，震盪電路依據初始校正訊號以及初始控制訊號，以輸出震盪訊號；除法器，連接震盪電路，除法器從外部接收預設除數值指示訊號，預設除數值指示訊號指示預設除數值，除法器將震盪訊號的震盪頻率除以預設除數值以產生被除訊號，預設除數值相關聯於參考頻率以及震盪頻率的比例；以及相位頻率檢測器，連接除法器，相位頻率檢測器檢測被除頻率與參考頻率的頻率差值以及被除相位與參考相位的相位差值，並輸出頻率差值以及相位差值至頻率相位鎖定電路，以作為判斷被除頻率與被除相位分別落入鎖定頻率範圍以及鎖定相位範圍的依據。
另外，本發明實施例提供一種數位鎖相迴路的自動校正方法，適用於上述的具自動校正功能的數位鎖相迴路，數位鎖相迴路的自動校正方法包含以下步驟：(a)利用頻率相位鎖定電路，輸出初始控制訊號；(b)利用校正電路，判斷初始控制訊號的初始頻率未落入可容許校正誤差範圍時，利用校正電路校正初始頻率以產生初始校正頻率，並輸出具有初始校正頻率的初始校正訊號； (c)利用頻率相位鎖定電路，追蹤初始校正頻率是否落入校正鎖定頻率範圍，若否，重複執行步驟(b)，若是，鎖定初始校正頻率，並接著執行下一步驟；(d)利用震盪電路，依據初始校正訊號以及初始控制訊號，以輸出震盪訊號；(e)利用除法器，將震盪訊號除以預設除數值，以輸出被除訊號；(f)利用相位頻率檢測器，檢測被除訊號的被除頻率與參考頻率的頻率差值，以及檢測被除訊號的被除相位與參考相位的相位差值；(g)利用頻率相位鎖定電路，依據頻率差值以追蹤被除頻率是否落入鎖定頻率範圍，若否，持續追蹤被除頻率，若是，鎖定被除頻率，並接著執行下一步驟；以及(h)利用頻率相位鎖定電路，依據相位差值以追蹤被除相位是否落入鎖定相位範圍，若否，持續追蹤被除相位，若是，鎖定被除相位，並接著執行步驟(d)。
如上所述，本發明提供的具自動校正功能的數位鎖相迴路及其自動校正方法，其在震盪電路受製程及環境中的各種因素影響而導致輸出的頻率漂移時，可例如在啟動數位鎖相迴路時，自動校正漂移頻率與相位，而無需透過額外機台進行個別校正，在震盪電路的有限控制位元數下，可優化提高震盪器的解析度，並可有效節省成本。
10‧‧‧相位頻率檢測器
Fdivd‧‧‧頻率差值
Pdivd‧‧‧相位差值
Fref‧‧‧參考頻率
Pref‧‧‧參考相位
Ftrim‧‧‧設定頻率
20‧‧‧校正電路
Tinit‧‧‧初始校正訊號
Tdiv1‧‧‧被除校正訊號
30‧‧‧頻率相位鎖定電路
Cpc‧‧‧校正點控制訊號
Ctrl‧‧‧初始控制訊號
31‧‧‧粗調鎖定電路
Clocked、Clocked1‧‧‧粗調鎖定訊號
32‧‧‧細調鎖定電路
Flocked、Flocked1‧‧‧細調鎖定訊號
33‧‧‧編碼器
Ctrlok、Ctrlok1‧‧‧鎖定控制訊號
CodeMin、CodePoint、CodeMax‧‧‧代碼
ClockedCode‧‧‧粗調編碼
FlockedCode‧‧‧細調編碼
40‧‧‧震盪電路
Sdco、Sdco1、Sdco2‧‧‧震盪訊號
50‧‧‧除法器
Sdin‧‧‧預設除數值指示訊號
Sdiv‧‧‧被除訊號
RST‧‧‧重置訊號
CaliDone‧‧‧校正狀態指示訊號
Fout‧‧‧震盪頻率
C1、C2、C3、Ctrim‧‧‧曲線
CaliGood‧‧‧代碼
S601~S629、S701~S725‧‧‧步驟
圖1是本發明第一實施例的具自動校正功能的數位鎖相迴路執行初始頻率校正的方塊圖。
圖2是本發明第二實施例的具自動校正功能的數位鎖相迴路執行初始頻率校正的方塊圖。
圖3是本發明第三實施例的具自動校正功能的數位鎖相迴路的震盪頻率對控制訊號的曲線圖。
圖4是本發明第四實施例的具自動校正功能的數位鎖相迴路的自動校正、粗調追蹤及細調追蹤模式下的訊號示意圖。
圖5是本發明第五實施例的具自動校正功能的數位鎖相迴路執行初始頻率及震盪頻率的校正的方塊圖。
圖6是本發明第六實施例的數位鎖相迴路的自動校正方法執行初始頻率校正的步驟流程示意圖。
圖7是本發明第七實施例的數位鎖相迴路的自動校正方法的執行初始頻率及震盪頻率校正的步驟流程示意圖。
在下文將參看隨附圖式更充分地描述各種例示性實施例，在隨附圖式中展示一些例示性實施例。然而，本發明概念可能以許多不同形式來實現，且不應解釋為限於本文中所闡述之例示性實施例。確切而言，提供此等例示性實施例使得本發明將為詳盡且完整，且將向熟習此項技術者充分傳達本發明概念的範疇。在諸圖式中，類似數字始終指示類似元件。
請參閱圖1，其是根據本發明第一實施例的具自動校正功能的數位鎖相迴路執行初始頻率校正的方塊圖。如圖1所示，本實施例具自動校正功能的數位鎖相迴路，包含相位頻率檢測器10、校正電路20、頻率相位鎖定電路30、震盪電路40以及除法器50，其中相位頻率檢測器10連接校正電路20、頻率相位鎖定電路30以及除法器50，校正電路20連接頻率相位鎖定電路30，震盪電路40連接校正電路20、頻率相位鎖定電路30以及除法器50。
首先，頻率相位鎖定電路30可從外部電子裝置接收校正點控制訊號Cpc，此校正點控制訊號Cpc可具有對應一設定代碼的一設定頻率。頻率相位鎖定電路30可接著依據校正點控制訊號 Cpc，以輸出具有初始頻率的初始控制訊號Ctrl。
校正電路20可預先儲存一容許校正誤差範圍，此容許校正誤差範圍對應上述設定頻率。理想上，校正電路20判斷初始頻率落入此容許校正誤差範圍時，校正電路20不需進行頻率校正。
然而，值得注意的是，數位鎖相迴路常因受製程及環境中的各種因素例如溫度影響，而導致頻率漂移。因此，本實施例的數位鎖相迴路中，設置有校正電路20，儲存有容許校正誤差範圍。當初始頻率發生漂移且變動幅度過大而導致未落入容許校正誤差範圍時，校正電路20可對來自頻率相位鎖定電路30的初始控制訊號Ctrl的初始頻率進行校正，以產生初始校正頻率，並輸出具有此初始校正頻率的初始校正訊號Tinit，例如以邏輯位元值代表初始校正訊號Tinit輸出至頻率相位鎖定電路30。
頻率相位鎖定電路30從外部電子裝置接收的校正點控制訊號Cpc，亦可指示校正鎖定頻率範圍以及鎖定相位範圍。實施上，當頻率相位鎖定電路30接收到來自校正電路20的初始校正訊號Tinit時，頻率相位鎖定電路30可追蹤初始校正訊號Tinit的初始校正頻率是否落入校正鎖定頻率範圍。直到當追蹤到的初始校正頻率落入校正鎖定頻率範圍時，頻率相位鎖定電路30可鎖定初始校正頻率。其中，校正鎖定頻率範圍可大於或等於下述應用於被除頻率的鎖定頻率範圍。
而在鎖定初始校正頻率後，頻率相位鎖定電路30可追蹤初始校正訊號Tinit的初始相位是否落入鎖定相位範圍。直到當追蹤到的初始相位落入鎖定相位範圍時，頻率相位鎖定電路30可鎖定初始相位。在本實施例中，僅校正初始頻率而未校正初始相位，因此追蹤及鎖定初始相位。應理解，實務上，若有需求，亦可對初始相位進行校正以產生初始校正相位，並追蹤及鎖定落入鎖定相位範圍內的初始校正相位。
震盪電路40在本實施例為數位控制震盪器，實際上可依據需 求選用不同型態的震盪器，例如壓控震盪器等，在此僅舉例說明，不以此為限。震盪電路40可依據來自校正電路20的初始校正訊號Tinit(以及頻率相位鎖定電路30的初始控制訊號Ctrl)，以輸出對應的震盪訊號Sdco。此震盪訊號Sdco可接著回授到相位頻率檢測器10。
除法器50可為整數除法器或小數除法器，用以接收並預先儲存為整數或小數值的預設除數值。如在本實施例中，除法器50應用於頻率的除法運算，故又可被稱為除頻器。實施上，除法器50可從外部電子裝置接收一預設除數值指示訊號Sdin。震盪電路40輸出的震盪訊號Sdco回授到相位頻率檢測器10的過程中通過除法器50時，除法器50可將震盪訊號Sdco的震盪頻率除以預設除數值，以取得被除頻率。接著，除法器50輸出具有被除頻率的被除訊號Sdiv至相位頻率檢測器10。
藉由上述除頻運算，可將震盪電路40輸出的高頻訊號降頻至相位頻率檢測器10可操作的頻率。應理解，預設除數值的大小及執行除法運算的次數，可取決於相位頻率檢測器10可操作的參考頻率Fref與震盪電路40所輸出的震盪頻率之間的倍數關係。
進一步，相位頻率檢測器10可從外部接收參考頻率Fref以及參考相位Pref。相位頻率檢測器10接收到來自除法器50的被除訊號Sdiv時，可檢測被除訊號Sdiv的被除頻率與參考頻率Fref的頻率差值Fdivd，並輸出頻率差值Fdivd至頻率相位鎖定電路30。接著，頻率相位鎖定電路30依據此頻率差值Fdivd，判斷/追蹤被除頻率落入鎖定頻率範圍內時，可鎖定被除頻率。
在鎖定被除頻率後，相位頻率檢測器10可檢測被除訊號Sdiv的被除相位與參考相位Pref的相位差值Pdivd，並輸出相位差值Pdivd至頻率相位鎖定電路30。接著，頻率相位鎖定電路30依據此相位差值Pdivd，判斷/追蹤被除相位落入鎖定相位範圍內時，可鎖定被除相位。
請參閱圖2，其是根據本發明第二實施例的具自動校正功能的數位鎖相迴路執行初始頻率校正的方塊圖。與第一實施例相同之處，不再此贅述。如圖2所示，本實施例具自動校正功能的數位鎖相迴路，包含相位頻率檢測器10、校正電路20、頻率相位鎖定電路30、震盪電路40以及除法器50。頻率相位鎖定電路30包含粗調鎖定電路31、細調鎖定電路32以及編碼器33，其中粗調鎖定電路31以及細調鎖定電路32皆連接相位頻率檢測器10、校正電路20以及編碼器33。編碼器33連接震盪電路40。相位頻率檢測器10以及震盪電路40皆連接校正電路20以及除法器50。
頻率相位鎖定電路30可從外部電子裝置接收校正點控制訊號Cpc，其可指示粗調鎖定頻率範圍以及粗調鎖定相位範圍提供至粗調鎖定電路31儲存，並可指示細調鎖定頻率範圍以及細調鎖定相位範圍提供至細調鎖定電路32儲存。舉例來說，粗調鎖定頻率範圍的上限值與下限值可分別為設定頻率的±5%，而細調鎖定頻率範圍的上限值與下限值可分別為設定頻率±1%，在此僅舉例說明，不以此為限。
實施上，粗調鎖定電路31判斷/追蹤初始校正訊號Tinit的初始校正頻率落入粗調鎖定頻率範圍時，以粗調追蹤到的初始校正頻率進行鎖頻。此時，粗調鎖定電路31依據粗調追蹤的結果輸出粗調鎖定訊號Clocked至震盪電路40。另外，可選擇性地，粗調鎖定電路31輸出粗調鎖定訊號Clocked到細調鎖定電路32，以指示細調鎖定電路32即時或經過一段時間後開始進行細調追蹤。
可選擇性地，細調鎖定電路32可對初始校正訊號Tinit的初始校正頻率進行細調追蹤。直到當細調鎖定電路32判斷落入細調鎖定頻率範圍時，以細調追蹤到的初始校正頻率進行鎖頻。細調鎖定電路32可依據細調追蹤的結果輸出對應的細調鎖定訊號Flocked至編碼器33。
接著，編碼器33可對粗調鎖定訊號Clocked以及細調鎖定訊 號Flocked進行編碼，以輸出對應的鎖定控制訊號Ctrlok。
接著，震盪電路40可依據初始校正訊號Tinit以及鎖定控制訊號Ctrlok輸出對應的震盪訊號Sdco。震盪電路40的震盪訊號Sdco透過除法器50除頻產生被除訊號Sdiv回授至相位頻率檢測器10，以透過相位頻率檢測器10檢測被除訊號Sdiv的被除頻率與參考頻率Fref的頻率差值Fdivd，以及檢測被除訊號Sdiv的被除相位與參考相位Pref的相位差值Pdivd。
類似於上述初始校正頻率及初始相位的追蹤及鎖定作業，以下將詳述被除訊號Sdiv的被除頻率及被除相位的具體實施方式。
粗調鎖定電路31依據頻率差值Fdivd，判斷被除頻率落入粗調鎖定頻率範圍內時，可鎖定被除頻率，以及依據相位差值Pdivdd，判斷被除相位落入粗調鎖定頻率範圍內時，可鎖定被除相位。當細調鎖定電路32接收到粗調鎖定電路31或來自其他電路的代表粗調追蹤完成的指示訊號後，細調鎖定電路32可對被除訊號Sdiv的被除頻率及被除相位進行細調追蹤。直到當細調鎖定電路32追蹤/判斷被除頻率落入細調鎖定頻率範圍時，以細調追蹤到的被除頻率進行鎖頻，以及當追蹤/判斷被除相位落入細調鎖定相位範圍時，以細調追蹤到的被除相位進行鎖相。
粗調鎖定電路31以及細調鎖定電路32可依據追蹤和鎖定的結果，以分別輸出對應的粗調鎖定訊號Clocked以及細調鎖定訊號Flocked至編碼器33。透過編碼器33對粗調鎖定訊號Clocked以及細調鎖定訊號Flocked進行編碼，以輸出對應的鎖定控制訊號Ctrlok至震盪電路40。最後，震盪電路40依據鎖定控制訊號Ctrlok(以及初始校正訊號Tinit)，以輸出對應的另一震盪訊號。
請參閱圖3，其是本發明第三實施例的具自動校正功能的數位鎖相迴路的震盪頻率對控制訊號的曲線圖。如圖3所示，縱軸為震盪頻率Fout，橫軸為初始控制訊號Ctrl。
校正電路可儲存查表，查表可具有多個代碼，包含如圖3所示 的最小代碼CodeMin、最大代碼CodeMax，以及介於最小代碼CodeMin以及最大代碼CodeMax之間的設定代碼CodePoint。另外，查表可具有分別對應多個代碼的多個設定頻率，對應初始控制訊號Ctrl的初始頻率。如圖3所示的曲線Ctrim，代表不同的多個代碼分別對應不同的多個設定頻率，其中設定代碼CodePoint對應設定頻率Ftrim。由圖3所示的曲線Ctrim的正斜率可得知，在本實施例中，代碼值與頻率值的大小成正比，實際上，反之亦可。
校正電路可依據頻率相位鎖定電路所接收的校正點控制訊號Cpc所指示的設定頻率Ftrim，從查表中查找對應設定頻率Ftrim的其中一代碼，並取得對應的容許校正誤差範圍。操作上，當校正電路判斷初始頻率落入所取得的容許校正誤差範圍時，即意味著初始頻率等於容許校正誤差範圍的上限值、下限值或介於上限值與下限值之間的數值時，不需進行頻率校正，如圖3所示的曲線C2。
相反地，當校正電路判斷初始頻率未落入所取得的容許校正誤差範圍時，如圖3所示的曲線C1表示初始頻率超過容許校正誤差範圍，以及曲線C3表示初始頻率低於容許校正誤差範圍，校正電路基於所取得的設定頻率對初始頻率進行校正，若取得不同的代碼則校正至不同的對應設定頻率。例如，如圖3所示，將曲線C1以及曲線C3校正至曲線Ctrim。
請參閱圖4，其是本發明第四實施例的具自動校正功能的數位鎖相迴路的自動校正、粗調追蹤及細調追蹤模式下的訊號示意圖。
如圖4所示，數位鎖相迴路的操作模式主要分為自動校正、粗調追蹤及細調追蹤模式。首先，在啟動數位鎖相迴路時可提供重置訊號RST，以重置數位鎖相迴路。接著，數位鎖相迴路進入自動校正模式，對初始控制訊號的初始頻率進行校正，實務上亦可進一步對震盪訊號進行校正。
在校正電路完成初始控制訊號的校正後，如圖4所示的校正狀態指示訊號CaliDone從低位準轉為高位準，顯示已校正完成，並且校正電路可產生具有代表校正完成的代碼CaliGood的初始校正訊號Tinit。
接著，數位鎖相迴路進入粗調追蹤模式，包含粗調追蹤階段以及粗調鎖定階段。在粗調追蹤階段下，粗調鎖定電路輸出的粗調鎖相訊號Clocked為低位準，代表粗調鎖定電路對校正電路輸出的初始校正訊號Tinit的初始校正頻率正在進行粗調追蹤。直到當追蹤到初始校正頻率落入粗調鎖定頻率範圍內時，進入粗調鎖定階段，此時粗調鎖定電路輸出的粗調鎖相訊號Clocked從低位準轉為高位準輸出至編碼器。
在經過一段時間的粗調鎖定後，可進入細調追蹤模式，包含細調追蹤階段以及細調鎖定階段。在細追蹤階段下，細調鎖定電路輸出的細調鎖相訊號Flocked為低位準，代表數位鎖相迴路中的細調鎖定電路對初始校正頻率正在進行細調追蹤。直到當追蹤到初始校正頻率落入細調鎖定頻率範圍內時，進入細調鎖定階段，此時細調鎖定電路輸出高位準的細調鎖相訊號Flocked至編碼器。
最後，編碼器將粗調鎖相訊號Clocked以及細調鎖相訊號Flocked的位元值編碼成具位元串流的鎖定控制訊號Ctrlok，包含代表粗調鎖定頻率的粗調編碼ClockedCode，以及代表細調鎖定頻率的細調編碼FlockedCode。
請參閱圖5，其是本發明第五實施例的具自動校正功能的數位鎖相迴路執行初始控制訊號及被除訊號的頻率校正的方塊圖。如圖5所示，在本實施例中，除了如上述實施例可以對初始控制訊號Ctrl的初始頻率進行校正外，亦可進一步對被除訊號的被除頻率進行校正，並鎖定校正後的被除頻率。以下針對被除訊號的頻率較正進行詳細說明。
在震盪電路40依據初始控制訊號Tinit輸出震盪訊號Sdco1， 並透過除法器50除頻而取得被除訊號Sdiv回授至相位頻率檢測器10後，相位頻率檢測器10可檢測被除訊號Sdiv的被除頻率與參考頻率Fref的差值，以輸出被除頻率差值Fdivd。校正電路20接收被除頻率差值Fdivd，據以追蹤被除訊號Sdiv的被除頻率未落入容許校正誤差範圍時，對被除頻率進行校正，以輸出具有被除校正頻率的被除校正訊號Tdiv1。
粗調鎖定電路31以及細調鎖定電路32可分別接收粗調鎖定頻率範圍以及細調鎖定頻率範圍。粗調鎖定電路31以及細調鎖定電路32依序追蹤被除校正訊號Tdiv1的被除校正頻率落入粗調鎖定頻率範圍以及細調鎖定頻率範圍時，分別輸出粗調鎖定訊號Clocked1以及細調鎖定訊號Flocked1。編碼器33編碼粗調鎖相訊號Clocked1以及細調鎖相訊號Flocked1，以輸出鎖定控制訊號Ctrlok1。
最後，震盪電路40依據鎖定控制訊號Ctrlok1以及被除校正訊號Tdiv1，以輸出另一震盪訊號Sdco2。此另一震盪訊號Sdco2以及後續產生的其他震盪訊號可採用類似於上述方式，實現被除頻率的校正、追蹤及鎖定作業。
請參閱圖6，其是本發明第六實施例的數位鎖相迴路的自動校正方法執行初始控制訊號及震盪訊號的頻率校正的步驟流程示意圖。如圖6所示，本實施例的數位鎖相迴路的自動校正方法，適用於上述數位鎖相迴路，可包含以下步驟S601~S629。
步驟S601：重置數位鎖相迴路。
步驟S603：利用頻率相位鎖定電路，從外部接收校正點控制訊號，並輸出對應的初始控制訊號。
步驟S605：利用校正電路，判斷/追蹤初始控制訊號的初始頻率是否落入可容許校正誤差範圍，若否，執行步驟S607：利用校正電路對初始頻率進行校正，直到校正後的初始頻率(為方便說明，本文稱作為初始校正頻率)落入可容許校正誤差範圍，輸出 具有初始校正頻率的初始校正訊號，並接著執行步驟S609，若是，則不進行校正，直接執行步驟S609。
步驟S609：利用粗調鎖定電路，判斷初始校正訊號的初始校正頻率(有進行校正時)或初始頻率(沒有進行校正時)是否落入校正鎖定頻率範圍(可替換為下述應用於被除頻率的粗調鎖定頻率範圍)，若否，重複執行步驟S607，若是，執行步驟S611：利用粗調鎖定電路，鎖定粗調追蹤到的初始校正頻率或初始頻率，並接著執行步驟S613。其中，校正鎖定頻率範圍相比於下述應用於被除頻率的粗調鎖定頻率範圍可具有更大或相同的範圍值。
可選擇性地，本實施例的數位鎖相迴路的自動校正方法更可包含下列步驟：追蹤初始控制訊號的初始相位是否落入鎖定相位範圍，若否，重複執行此追蹤初始相位的步驟，若是，鎖定初始相位，並接著執行步驟S613。
步驟S613：利用震盪電路，依據初始校正頻率(有進行校正時)以及初始控制訊號，輸出震盪頻率。
步驟S615：利用除法器，將震盪訊號的震盪頻率除以預設除數值，以輸出具有被除頻率的被除訊號。
步驟S617：利用相位頻率檢測器，檢測被除訊號的被除頻率與參考頻率的頻率差值，以及檢測被除訊號的被除相位與參考相位的相位差值。
步驟S619：利用粗調鎖定電路，依據頻率差值以判斷/追蹤被除頻率是否落入粗調鎖定頻率範圍，以及依據相位差值以判斷/追蹤被除相位是否落入粗調鎖定相位範圍，若否(被除頻率)，執行步驟S621：對被除頻率進行粗調追蹤，若否(被除相位)，執行步驟S621：對被除相位進行粗調追蹤，若是(被除頻率)，執行步驟S623：以粗調追蹤到的被除頻率進行鎖頻，若是(被除相位)，執行步驟S623：以粗調追蹤到的被除相位進行鎖相。在鎖頻和鎖相之後，接著執行步驟S625。替換地，可僅在步驟S621~S623追蹤 和鎖定頻率，直到步驟S625~S629始進行追相和鎖相。
步驟S625：利用細調鎖定電路，依據頻率差值以判斷/追蹤被除頻率是否落入細調鎖定頻率範圍，以及依據相位差值以判斷/追蹤被除相位是否落入細調鎖定相位範圍，若否(被除頻率)，執行步驟S627：對被除頻率進行細調追蹤，若否(被除相位)，執行步驟S627：對被除相位進行細調追蹤，若是(被除頻率)，執行步驟S629：以細調追蹤到的被除頻率進行鎖頻，若是(被除相位)，執行步驟S629：以細調追蹤到的被除相位進行鎖相。在完成鎖頻和鎖相之後，當再次利用震盪頻率產生震盪訊號時，可針對新產生的震盪訊號，重複執行步驟S615~S629。
另外，本實施例的自動校正方法可進一步包含以下步驟：利用細調鎖定電路以及粗調鎖定電路，分別依據細調及粗調追蹤的結果輸出粗調鎖定訊號以及細調鎖定訊號；利用編碼器，將粗調鎖定訊號以及細調鎖定訊號進行編碼，以輸出具位元串流的鎖定控制訊號；利用震盪電路，依據鎖定控制訊號以及初始校正訊號，以輸出另一震盪訊號。
請參閱圖7，其是本發明第七實施例的數位鎖相迴路的自動校正方法的執行初始頻率及震盪頻率校正的步驟流程示意圖。如圖7所示，本實施例的數位鎖相迴路的自動校正方法，適用於上述數位鎖相迴路，包含以下步驟S701~S725。
步驟S701：重置數位鎖相迴路。
步驟S703：利用頻率相位鎖定電路，從外部接收校正點控制訊號，並輸出對應的初始控制訊號。
步驟S705：利用校正電路，判斷初始頻率是否落入可容許校正誤差範圍，若否，執行步驟S707：利用校正電路，對初始頻率進行校正，若是，則不進行校正，直接執行步驟S709。
步驟S709：利用粗調鎖定電路，粗調追蹤/判斷初始校正頻率(有進行校正時)或初始頻率(沒有進行校正時)是否落入粗調 鎖定頻率範圍，若否，執行步驟S711：對初始校正頻率或初始頻率進行粗調追蹤，若是，利用粗調鎖定電路，鎖定追蹤到的初始校正頻率或初始頻率。
可選擇性地，本實施例的數位鎖相迴路的自動校正方法更可包含下列步驟：追蹤初始控制訊號的初始相位是否落入鎖定相位範圍，若否，重複執行此追蹤初始相位的步驟，若是，鎖定初始相位，並接著執行步驟S713。
步驟S713：利用震盪電路，依據初始校正訊號(有進行校正時)以及初始控制訊號，以輸出震盪訊號。
步驟S715：利用除法器，將震盪訊號除以預設除數值，並輸出對應的被除訊號。
步驟S717：利用相位頻率檢測器，檢測被除訊號的被除頻率，與參考頻率的被除頻率差值。
步驟S719：利用校正電路，依據被除頻率差值，判斷被除頻率是否落入可容許校正誤差範圍，若否，執行步驟S721：依據設定頻率以校正被除頻率，並輸出具有被除校正頻率的被除校正訊號，若是，則不進行校正，直接執行步驟S723。
步驟S723：利用頻率相位鎖定電路，判斷被除校正訊號的被除校正頻率(有進行校正時)或被除頻率(沒有進行校正時)是否落入鎖定頻率範圍，以及判斷被除校正訊號的被除相位是否落入鎖定相位範圍，若否(被除校正頻率或被除頻率)，執行步驟S725：對被除校正頻率或被除頻率進行追蹤，若否(被除相位)，執行步驟S725：對被除相位進行追蹤，若是(被除校正頻率或被除頻率)，執行步驟S725：以追蹤到的被除校正頻率或被除頻率進行鎖頻，若是(被除相位)，執行步驟S725：以追蹤到的被除相位進行鎖相，並輸出對應頻率和相位追蹤結果的鎖定控制訊號至震盪電路。最後，透過震盪電路依據被除校正訊號以及鎖定控制訊號，輸出另一震盪訊號，並針對另一震盪訊號重複執行步驟S715~S725。
上述步驟S723中的鎖定頻率範圍可包含粗調鎖定頻率範圍以及細調鎖定頻率範圍；鎖定相位範圍可包含粗調鎖定相位範圍以及細調鎖定相位範圍。也就是說，可將應用於被除頻率及被除相位的第六實施例的步驟S619~S629轉用於步驟S723的被除校正頻率(經校正後的被除頻率)及被除相位，包含鎖定落入粗調鎖定頻率範圍或細調鎖定相位範圍的被除校正頻率，以及鎖定落入粗調鎖定相位範圍或細調鎖定相位範圍的被除相位。
綜上所述，本發明的有益效果在於，本發明提供的具自動校正功能的數位鎖相迴路及自動校正方法，其在震盪電路受製程及環境中的各種因素影響而導致輸出的頻率漂移時，可例如在啟動數位鎖相迴路時，自動校正漂移頻率與相位，而無需透過額外機台進行個別校正，在震盪電路的有限控制位元數下，可優化提高震盪器的解析度，並可有效節省成本。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明的精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
最後須說明地是，於前述說明中，儘管已將本發明技術的概念以多個示例性實施例具體地示出與闡述，然而在此項技術的領域中具有通常知識者將理解，在不背離由以下申請專利範圍所界定的本發明技術的概念之範圍的條件下，可對其作出形式及細節上的各種變化。

Claims (12)

  1. 一種具自動校正功能的數位鎖相迴路，包含：一頻率相位鎖定電路，從外部接收一校正點控制訊號，並輸出對應的一初始控制訊號，該頻率相位鎖定電路追蹤一初始校正訊號的一初始校正頻率及一初始相位分別落入一校正鎖定頻率範圍以及一鎖定相位範圍時，鎖定該初始校正頻率以及該初始相位，該頻率相位鎖定電路分別判斷一被除訊號的一被除頻率及一被除相位分別落入一鎖定頻率範圍以及該鎖定相位範圍時，鎖定該被除頻率以及該被除相位；一校正電路，連接該頻率相位鎖定電路，該校正電路儲存一可容許校正誤差範圍，該校正電路判斷該初始控制訊號的一初始頻率未落入該可容許校正誤差範圍時，該校正電路校正該初始頻率以產生該初始校正頻率，並輸出具有該初始校正頻率的該初始校正訊號；一震盪電路，連接該校正電路以及該頻率相位鎖定電路，該震盪電路依據該初始校正訊號以及該初始控制訊號，以輸出該震盪訊號；一除法器，連接該震盪電路，該除法器從外部接收一預設除數值指示訊號，該預設除數值指示訊號指示一預設除數值，該除法器將該震盪訊號的一震盪頻率除以該預設除數值以產生該被除訊號，該預設除數值相關聯於一參考頻率以及該震盪頻率的比例；以及一相位頻率檢測器，連接該除法器，該相位頻率檢測器檢測該被除頻率與該參考頻率的一頻率差值以及該被除相位與一參考相位的一相位差值，並輸出該頻率差值以及該相位差值至該頻率相位鎖定電路，以作為判斷該被除頻率與該被除相位分別落入該鎖定頻率範圍以及該鎖定相位範圍的依據。
  2. 如請求項1所述的具自動校正功能的數位鎖相迴路，其中該鎖定頻率範圍包含一粗調鎖定頻率範圍以及一細調鎖定頻率範圍，該鎖定相位範圍包含一粗調鎖定相位範圍以及一細調鎖定相位範圍，該頻率相位鎖定電路包含：一粗調鎖定電路，連接該相位頻率檢測器以及該震盪電路，該粗調鎖定電路儲存該粗調鎖定頻率範圍以及該粗調鎖定相位範圍，該粗調鎖定電路追蹤該初始校正頻率或該被除頻率落入該粗調鎖定頻率範圍時，進行鎖頻，以及追蹤該初始相位或該被除相位落入該粗調鎖定相位範圍時，進行鎖相，並輸出對應的一粗調鎖定訊號；以及一細調鎖定電路，連接該相位頻率檢測器以及該震盪電路，該細調鎖定電路儲存該細調鎖定頻率範圍以及該細調鎖定相位範圍，該細調鎖定電路追蹤該初始校正頻率或該被除頻率落入該細調鎖定頻率範圍時，進行鎖頻，以及追蹤該初始相位或該被除相位落入該細調鎖定相位範圍時，進行鎖相，並輸出對應的一細調鎖定訊號。
  3. 如請求項2所述的具自動校正功能的數位鎖相迴路，更包含一編碼器，連接該粗調鎖定電路、該細調鎖定電路以及該震盪電路，該編碼器編碼該粗調鎖定訊號以及該細調鎖定訊號，以輸出一鎖定控制訊號至該震盪電路，該震盪電路依據該鎖定控制訊號輸出另一震盪訊號。
  4. 如請求項1所述的具自動校正功能的數位鎖相迴路，其中該相位頻率檢測器檢測該被除訊號的一被除頻率與該參考頻率的一被除頻率差值；該校正電路接收該被除頻率差值，據以判斷該被除頻率未落入該容許校正誤差範圍時，該校正電路校正該被除頻率，並輸出對應的一被除校正訊號包含一被除校正頻率；該頻率相位鎖定電路判斷該被除校正頻率落入該鎖定頻率範圍時，該頻率相位鎖定電路鎖定該被除校正頻率，並輸出對應的一鎖定控制訊號；該震盪電路依據該鎖定控制訊號以及該被除校正訊號，以輸出另一震盪訊號。
  5. 一種數位鎖相迴路的自動校正方法，適用於如請求項1所述的具自動校正功能的數位鎖相迴路，該數位鎖相迴路的自動校正方法包含以下步驟：(a)利用該頻率相位鎖定電路，輸出該初始控制訊號；(b)利用該校正電路，判斷該初始控制訊號的該初始頻率未落入該可容許校正誤差範圍時，利用該校正電路校正該初始頻率以產生該初始校正頻率，並輸出具有該初始校正頻率的該初始校正訊號；(c)利用該頻率相位鎖定電路，追蹤該初始校正頻率是否落入該校正鎖定頻率範圍，若否，重複執行步驟(b)，若是，鎖定該初始校正頻率，並接著執行下一步驟；(d)利用該震盪電路，依據該初始校正訊號以及該初始控制訊號，以輸出該震盪訊號；(e)利用該除法器，將該震盪訊號除以該預設除數值，以輸出該被除訊號；(f)利用該相位頻率檢測器，檢測該被除訊號的該被除頻率與該參考頻率的該頻率差值，以及檢測該被除訊號的該被除相位與該參考相位的該相位差值；(g)利用該頻率相位鎖定電路，依據該頻率差值以追蹤該被除頻率是否落入該鎖定頻率範圍，若否，持續追蹤被除頻率，若是，鎖定該被除頻率，並接著執行下一步驟；以及(h)利用該頻率相位鎖定電路，依據該相位差值以追蹤該被除相位是否落入該鎖定相位範圍，若否，持續追蹤該被除相位，若是，鎖定該被除相位，並接著執行步驟(d)。
  6. 如請求項5所述的數位鎖相迴路的自動校正方法，在利用該頻率相位鎖定電路追蹤該初始校正頻率落入該校正鎖定頻率範圍的步驟(c)之後，更包含以下步驟：利用該頻率相位鎖定電路，追蹤該初始控制訊號的該初始相位是否落入該鎖定相位範圍，若是，鎖定該初始相位，並接著執行步驟(d)，若否，重複執行此步驟。
  7. 如請求項5所述的數位鎖相迴路的自動校正方法，更包含以下步驟：利用一粗調鎖定電路，追蹤該初始校正頻率是否落入一粗調鎖定頻率範圍，若否，對該初始校正頻率持續進行追蹤，若是，鎖定該初始校正頻率，並接著執行下一步驟；利用該粗調鎖定電路，追蹤該被除頻率是否落入該粗調鎖定頻率範圍，若否，對該被除頻率持續進行追蹤，若是，以粗調追蹤到的該被除頻率進行鎖頻，並輸出對應的一粗調鎖定訊號至該震盪電路；以及利用一細調鎖定電路，追蹤該被除頻率是否落入該細調鎖定頻率範圍，若否，對該被除頻率持續進行追蹤，若是，以細調追蹤到的該被除頻率進行鎖頻，並輸出對應的一細調鎖定訊號至該震盪電路。
  8. 如請求項7所述的數位鎖相迴路的自動校正方法，在利用該粗調鎖定電路追蹤該初始校正頻率落入該粗調鎖定頻率範圍的步驟之後，更包含以下步驟：利用該細調鎖定電路，追蹤該初始校正頻率是否落入該細調鎖定範圍，若否，對該初始校正頻率持續進行追蹤，若是，以追蹤到的該初始校正頻率進行鎖頻，並輸出對應的該細調鎖定訊號至該震盪電路。
  9. 如請求項5所述的數位鎖相迴路的自動校正方法，更包含以下步驟：利用一粗調鎖定電路，追蹤該初始相位是否落入一粗調鎖定相位範圍，若否，對該初始相位持續進行追蹤，若是，鎖定該初始相位，並接著執行下一步驟；利用該粗調鎖定電路，追蹤該被除相位是否落入該粗調鎖定相位範圍，若否，對該被除相位持續進行追蹤，若是，以追蹤到的該被除相位進行鎖相，並輸出對應的一粗調鎖定訊號至該震盪電路；以及利用一細調鎖定電路，追蹤該被除相位是否落入該細調鎖定相位範圍，若否，對該被除相位持續進行追蹤，若是，以追蹤到的該被除相位進行鎖相，並輸出對應的一細調鎖定訊號至該震盪電路。
  10. 如請求項9所述的數位鎖相迴路的自動校正方法，在利用該粗調鎖定電路，追蹤該初始相位落入該粗調鎖定相位範圍的步驟之後，更包含以下步驟：利用該細調鎖定電路，追蹤該初始相位是否落入該細調鎖定相位範圍，若否，對該初始相位持續進行追蹤，若是，以追蹤到的該初始相位進行鎖相，並輸出對應的該細調鎖定訊號至該震盪電路。
  11. 如請求項7所述的數位鎖相迴路的自動校正方法，在該粗調鎖定訊號以及該細調鎖定訊號輸出至該震盪電路之前，更包含以下步驟：利用一編碼器，編碼該粗調鎖定訊號以及該細調鎖定訊號，以輸出一鎖定控制訊號至該震盪電路；以及利用該震盪電路，依據該鎖定控制訊號以及該初始校正訊號，以輸出另一震盪訊號。
  12. 如請求項5所述的數位鎖相迴路的自動校正方法，更包含以下步驟：利用該相位頻率檢測器，檢測該被除訊號的該被除頻率與該參考頻率的一被除頻率差值；利用該校正電路接收該被除頻率差值，據以判斷該被除頻率未落入該容許校正誤差範圍時，利用該校正電路校正該被除頻率，並輸出具有一被除校正頻率的一被除校正訊號；利用該頻率相位鎖定電路，判斷該被除校正頻率落入該鎖定頻率範圍時，該頻率相位鎖定電路鎖定該被除校正頻率，並輸出對應的一鎖定控制訊號；利用該震盪電路，依據該鎖定控制訊號以及該被除校正訊號，以輸出另一震盪訊號。
TW107117947A 2018-05-25 2018-05-25 具自動校正功能的數位鎖相迴路及其自動校正方法 TWI649974B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107117947A TWI649974B (zh) 2018-05-25 2018-05-25 具自動校正功能的數位鎖相迴路及其自動校正方法
CN201810563228.XA CN110535462B (zh) 2018-05-25 2018-06-04 具有自动校正功能的数字锁相回路及其自动校正方法
US16/132,566 US10340924B1 (en) 2018-05-25 2018-09-17 Phase-locked circuit with automatic calibration function and automatic calibration method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107117947A TWI649974B (zh) 2018-05-25 2018-05-25 具自動校正功能的數位鎖相迴路及其自動校正方法

Publications (2)

Publication Number Publication Date
TWI649974B true TWI649974B (zh) 2019-02-01
TW202005280A TW202005280A (zh) 2020-01-16

Family

ID=66213875

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107117947A TWI649974B (zh) 2018-05-25 2018-05-25 具自動校正功能的數位鎖相迴路及其自動校正方法

Country Status (3)

Country Link
US (1) US10340924B1 (zh)
CN (1) CN110535462B (zh)
TW (1) TWI649974B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW521504B (en) * 2000-09-06 2003-02-21 Ibm Auto calibration circuit for radio frequency synthesizer circuits
US6853261B1 (en) * 2002-05-07 2005-02-08 Rfmd Wpan, Inc. Method and apparatus for calibrating voltage-controlled devices
US20100073051A1 (en) * 2008-09-22 2010-03-25 Prism Circuits, Inc Low jitter large frequency tuning lc pll for multi-speed clocking applications
US8698566B2 (en) * 2011-10-04 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop calibration
US9065454B2 (en) * 2012-11-29 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop with self-calibration

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4651298B2 (ja) * 2004-04-08 2011-03-16 三菱電機株式会社 周波数自動補正ｐｌｌ回路
US7042253B2 (en) * 2004-05-24 2006-05-09 Industrial Technology Research Institute (Itri) Self-calibrating, fast-locking frequency synthesizer
CN101188420A (zh) * 2006-11-16 2008-05-28 普诚科技股份有限公司 可自动校正振荡频率范围的回路系统及其相关方法
US8373473B2 (en) * 2010-07-20 2013-02-12 Etron Technology, Inc. Dual-loop phase lock loop
US8461933B2 (en) * 2010-10-26 2013-06-11 Mediatek Inc. Device and method for frequency calibration and phase-locked loop using the same
US8953730B2 (en) * 2012-04-20 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Auto frequency calibration for a phase locked loop and method of use
US9692426B2 (en) * 2013-05-06 2017-06-27 Advanced Micro Devices, Inc. Phase locked loop system with bandwidth measurement and calibration
TWI523432B (zh) * 2014-11-05 2016-02-21 驊訊電子企業股份有限公司 參考頻率校正模組及其電子裝置
TWI619351B (zh) * 2016-05-06 2018-03-21 瑞鼎科技股份有限公司 頻率合成裝置及使用其之自動校正方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW521504B (en) * 2000-09-06 2003-02-21 Ibm Auto calibration circuit for radio frequency synthesizer circuits
US6853261B1 (en) * 2002-05-07 2005-02-08 Rfmd Wpan, Inc. Method and apparatus for calibrating voltage-controlled devices
US20100073051A1 (en) * 2008-09-22 2010-03-25 Prism Circuits, Inc Low jitter large frequency tuning lc pll for multi-speed clocking applications
US8698566B2 (en) * 2011-10-04 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop calibration
US9065454B2 (en) * 2012-11-29 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop with self-calibration

Also Published As

Publication number Publication date
TW202005280A (zh) 2020-01-16
US10340924B1 (en) 2019-07-02
CN110535462B (zh) 2022-12-23
CN110535462A (zh) 2019-12-03

Similar Documents

Publication Publication Date Title
KR100682279B1 (ko) 주파수 합성기의 적응 주파수 조정장치
US8228128B2 (en) All-digital phase-locked loop, loop bandwidth calibration method, and loop gain calibration method for the same
TWI589122B (zh) 相位雜訊耐受取樣
US7362186B2 (en) Phase-locked loop circuit and data reproduction apparatus
TWI470937B (zh) 鎖相迴路之頻率校正裝置及頻率校正方法
US9859901B1 (en) Buffer with programmable input/output phase relationship
CN110022153B (zh) 半导体装置和操作半导体装置的方法
US7558358B1 (en) Method and apparatus for generating a clock signal according to an ideal frequency ratio
JP5010704B2 (ja) 局部発振器
JP4355350B2 (ja) 発振周波数制御回路
US6914489B2 (en) Voltage-controlled oscillator presetting circuit
JP2010541374A (ja) 拡張されたトラッキング範囲を有する位相ロック・ループ（ｐｌｌ）
KR102375949B1 (ko) 주파수 합성기의 출력을 제어하기 위한 장치 및 방법
EP2659589A1 (en) Phase-frequency detection method
US8115527B2 (en) PLL apparatus
TWI649974B (zh) 具自動校正功能的數位鎖相迴路及其自動校正方法
CN104092459A (zh) 一种带有自动频率控制电路的快速锁定锁频环
US7202716B1 (en) Apparatus and method of controlling and tuning a fine calibration for clock source synchronization in dual loop of hybrid phase and time domain
JP2010147652A (ja) 温度補償型水晶発振器の温度補償値設定方法
US8125284B2 (en) Temperature compensation method and apparatus for an output frequency signal based on successive approximation
US10491226B1 (en) Method, processing circuit, and wireless communication device capable of tuning current provided for DCO to lower current level as far as possible
JP4807156B2 (ja) 電圧制御発振装置及びその制御方法
US11171658B1 (en) Semiconductor integrated circuit, electronic device, and method of detecting frequency
US11429134B2 (en) Clock circuit portions
CN102013888A (zh) 锁相回路的频率校正装置及其运作方法