JP4355350B2 - 発振周波数制御回路 - Google Patents

発振周波数制御回路 Download PDF

Info

Publication number
JP4355350B2
JP4355350B2 JP2007298548A JP2007298548A JP4355350B2 JP 4355350 B2 JP4355350 B2 JP 4355350B2 JP 2007298548 A JP2007298548 A JP 2007298548A JP 2007298548 A JP2007298548 A JP 2007298548A JP 4355350 B2 JP4355350 B2 JP 4355350B2
Authority
JP
Japan
Prior art keywords
voltage
value
detection
appropriate range
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007298548A
Other languages
English (en)
Other versions
JP2009124600A (ja
Inventor
弘樹 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007298548A priority Critical patent/JP4355350B2/ja
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to CN2008800085337A priority patent/CN101652928B/zh
Priority to KR1020097017906A priority patent/KR101025522B1/ko
Priority to EP08848867A priority patent/EP2128987B1/en
Priority to BRPI0820375-0A priority patent/BRPI0820375A2/pt
Priority to PCT/JP2008/002874 priority patent/WO2009063589A1/ja
Publication of JP2009124600A publication Critical patent/JP2009124600A/ja
Application granted granted Critical
Publication of JP4355350B2 publication Critical patent/JP4355350B2/ja
Priority to US12/591,189 priority patent/US8044722B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/14Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

本発明は、発振器の発振周波数制御回路に係り、特に、外部基準信号に同期させ、自己の周波数を補正し、外部基準信号の検波の温度特性に応じて高安定な発振周波数制御回路に関する。
次世代移動体通信及び地上デジタル放送などの基地局では、周波数基準信号に対する要求精度は益々高まっている。
周波数基準信号として、セシウム周波数基準発振器、ルビシウム周波数基準発振器、GPS信号による周波数同期型の基準発振器などが、放送、通信分野のシステムで利用されている。
しかしながら、これらの発振器は、一般的に高価であるため、それら発振器からの基準信号は分配して装置の基準信号源として使用される。
分配された基準信号は、通信システムの基準クロックに使用される。
具体的には、PLL(Phase Locked Loop)回路の位相比較のリファレンス信号、DSP(Digital Signal Processor)、FPGA(Field Programmable Gate Array)などの基準クロック信号、DA(Digital/Analog)コンバータ、AD(Analog/Digital)コンバータのサンプリングクロックとして使用される。
[従来のPLL回路:図6]
次に、従来のPLL回路について図6を参照しながら説明する。図6は、一般的PLL回路の構成ブロック図である。
PLL回路は、図6に示すように、外部基準信号(Fref )と1/N分周された信号を比較し、位相差信号を出力する位相比較器(Phase Comparator)32と、位相差をパルス幅の電圧で出力するチャージポンプ(Charge Pump)33と、チャージポンプ33からの出力電圧を平滑化するループフィルタ(Loop Filter)34と、ループフィルタ34からの制御電圧によって周波数を変更して希望する周波数(内部基準信号:Output Frequency)を発振出力する電圧制御機能付き水晶発振器(VCXO:Voltage Controlled Crystal Oscillator)35と、VCXO35の出力(内部基準信号)を1/Nに分周する分周器(Divider)36とを備えている。
尚、内部基準信号は、N×Fref の信号である。
PLL回路は、外部より入力された基準信号と内部のVCXO35の位相差が一定になるよう、内部のVCXO35に対してフィードバック制御をかけることで、基準信号に同期した発振器出力を得るものである。
具体的には、位相比較器32は、高安定な外部基準信号と、入力電圧により周波数制御するVCXO35からの出力信号との位相を比較し、位相比較結果を平滑化した直流電圧がVCXO35にフィードバックされるPLL制御を行うことで、高精度の信号生成を行うものである。PLL回路は、通信、放送装置などにおいて広く使用されている。
尚、従来の発振器における発振周波数制御回路に関する先行技術として、特開2000−083003号公報(特許文献1)、特開2003−179489号公報(特許文献2)がある。
特許文献1には、周波数カウンタがパルス幅に対応する時間内に入力されるVCO(Voltage Controlled Oscillator)の出力信号に同期した計数動作を行っており、VCOの発振周波数に対応した計数値がラッチ回路に保持され、CPUは係数値が所定範囲内から外れている場合には、VCOの印加電圧を変化させてフリーラン周波数が所定範囲になるよう調整するフリーラン周波数調整方式が記載されている。
また、特許文献2には、マイクロコンピュータが、位相比較器の出力が所定レベルにある期間中にVCOの出力パルス信号のパルスをカウントし、そのカウント値に応じて制御用のデータを更新し、そのデータをDAC(Digital Analog Converter)でアナログ信号としてLPF(Low Pass Filter)からの信号と結合させてVCOの周波数制御信号とする電圧制御発振器の自走周波数の自動調整機能を有する位相ロックループ回路が記載されている。
特開2000−083003号公報 特開2003−179489号公報
しかしながら、上記従来のPLL回路では、外部基準信号の入力レベルが適正な範囲内であれば問題はないが、適正範囲外となった場合、安定した外部区人同期動作を行うことができないという問題点があった。
更に、外部基準信号の入力レベルが適正範囲内か適正範囲外かは、外部基準信号を検波するフィルタ、増幅器、検波回路等に温度特性がある場合には、一定の入力レベルであっても、その温度特性によって検波電圧が変動してしまい、適正範囲の内外を決定するのが困難であるという問題点があった。
また、特許文献1,2では、VCOの出力をカウントして、若しくは位相比較器の出力をカウントして自走周波数の調整を行うものであるが、外部基準信号の異常を直接検出して周波数調整を適正に行うものとはなっていなかった。
本発明は上記実情に鑑みて為されたもので、自己の周波数を補正し、外部基準信号の検波における温度特性に応じて外部基準信号の入力レベルの適正範囲内を特定し、その適正範囲の内外に対して電圧制御発振器の制御電圧を制御して高安定な発振周波数制御回路を提供することを目的とする。
上記従来例の問題点を解決するために本発明は、発振周波数制御回路において、電圧制御発振器と、電圧制御発振器からの出力を分周する分周器と、外部基準信号と分周器からの出力の位相を比較し、位相差信号を出力する位相比較器と、位相比較器からの出力を平滑化して出力するループフィルタと、外部基準信号の入力レベルを検波する検波回路と、検波回路近傍の温度を検出する温度センサと、外部基準信号の検波電圧に対して温度特性に応じた適正範囲内及び適正範囲外を特定するための電圧値を記憶するメモリと、固定電圧を供給する固定電圧供給回路と、外部基準同期モードとして位相比較器とループフィルタとを接続し、または固定電圧モードとして固定電圧供給回路とループフィルタとの接続する選択スイッチと、検波回路で検出された外部基準信号レベルの検波電圧が温度センサで検出された温度の温度特性に応じた適正範囲内であれば外部基準同期モードとして選択スイッチを切り替える制御信号を出力し、検波電圧が温度センサで検出された温度の温度特性に応じた適正範囲外であれば固定電圧モードとして選択スイッチを切り替える制御信号を出力する制御部とを有することを特徴とする。
本発明は、上記発振周波数制御回路において、制御部が、起動時に固定電圧モードとなるよう選択スイッチを切り替える制御信号を出力し、検波回路で検波された外部基準信号レベルの検波電圧が適正範囲内になると、外部基準同期モードとなるよう選択スイッチを切り替える制御信号を出力することを特徴とする。
本発明は、上記発振周波数制御回路において、外部基準信号レベルの検波電圧に対して温度特性に応じた適正範囲内及び適正範囲外を特定するための電圧値は、温度特性に応じた検波しきい値を基に当該温度特性毎にメモリに記憶されることを特徴とする。
本発明は、上記発振周波数制御回路において、外部基準信号レベルの検波電圧に対して温度特性に応じた適正範囲内及び適正範囲外を特定するための電圧値が、温度特性毎に、適正範囲の上限値HL、適正範囲の下限値LH、適正範囲外との境目で許容できる上限許容値HH、適正範囲外との境目で許容できる下限許容値LLをメモリに記憶することを特徴とする。
本発明は、上記発振周波数制御回路において、制御部が、外部基準信号レベルの検波電圧の値が適正範囲内にある場合で、検波電圧の値が上昇して上限値HL以上となり、上限許容値HHを上回った時に、若しくは、検波電圧の値が下降して下限値LH以下となり、下限許容値LLを下回った時に、固定電圧モードとなるよう選択スイッチを切り替える制御信号を出力し、外部基準信号レベルの検波電圧の値が適正範囲外にある場合で、検波電圧の値が上昇して下限許容値LLを上回り、適正範囲の下限値LH以上となった時に、若しくは、検波電圧の値が下降して上限許容値HHを下回り、適正範囲の上限値HL以下となった時に、外部基準同期モードとなるよう選択スイッチを切り替える制御信号を出力することを特徴とする。
本発明によれば、電圧制御発振器と、電圧制御発振器からの出力を分周する分周器と、外部基準信号と分周器からの出力の位相を比較し、位相差信号を出力する位相比較器と、位相比較器からの出力を平滑化して出力するループフィルタと、外部基準信号の入力レベルを検波する検波回路と、検波回路近傍の温度を検出する温度センサと、外部基準信号の検波電圧に対して温度特性に応じた適正範囲内及び適正範囲外を特定するための電圧値を記憶するメモリと、固定電圧を供給する固定電圧供給回路と、外部基準同期モードとして位相比較器とループフィルタとを接続し、または固定電圧モードとして固定電圧供給回路とループフィルタとの接続する選択スイッチと、検波回路で検出された外部基準信号レベルの検波電圧が温度センサで検出された温度の温度特性に応じた適正範囲内であれば外部基準同期モードとして選択スイッチを切り替える制御信号を出力し、検波電圧が温度センサで検出された温度の温度特性に応じた適正範囲外であれば固定電圧モードとして選択スイッチを切り替える制御信号を出力する制御部とを有する発振周波数制御回路としているので、自己の周波数を補正し、外部基準信号の検波における温度特性に応じて外部基準信号の入力レベルの適正範囲を特定し、その適正範囲の内外に対して電圧制御発振器の制御電圧を制御して高安定な発振動作を行うことができる効果がある。
本発明によれば、制御部が、起動時に固定電圧モードとなるよう選択スイッチを切り替える制御信号を出力し、検波回路で検波された外部基準信号レベルの検波電圧が適正範囲内になると、外部基準同期モードとなるよう選択スイッチを切り替える制御信号を出力する上記発振周波数制御回路としているので、起動時にも安定した外部基準同期動作を行うことができる効果がある。
本発明によれば、制御部が、外部基準信号レベルの検波電圧の値が適正範囲内にある場合で、検波電圧の値が上昇して上限値HL以上となり、上限許容値HHを上回った時に、若しくは、検波電圧の値が下降して下限値LH以下となり、下限許容値LLを下回った時に、固定電圧モードとなるよう選択スイッチを切り替える制御信号を出力し、外部基準信号レベルの検波電圧の値が適正範囲外にある場合で、検波電圧の値が上昇して下限許容値LLを上回り、適正範囲の下限値LH以上となった時に、若しくは、検波電圧の値が下降して上限許容値HHを下回り、適正範囲の上限値HL以下となった時に、外部基準同期モードとなるよう選択スイッチを切り替える制御信号を出力する上記発振周波数制御回路としているので、適正範囲内と適正範囲外の境目で頻繁に選択スイッチが切り替わることがなく、切替動作を安定化できる効果がある。
[実施の形態の概要]
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る発振周波数制御回路は、電圧制御発振器と、電圧制御発振器からの出力を分周する分周器と、外部基準信号と分周器からの出力の位相を比較し、位相差信号を出力する位相比較器と、位相比較器からの出力を平滑化して出力するループフィルタと、外部基準信号の入力レベルを検波する検波回路と、検波回路近傍の温度を検出する温度センサと、外部基準信号の検波電圧に対して温度特性に応じた適正範囲内及び適正範囲外を特定するための電圧値を記憶するメモリと、固定電圧を供給する固定電圧供給回路と、外部基準同期モードとして位相比較器とループフィルタとを接続し、または固定電圧モードとして固定電圧供給回路とループフィルタとの接続する選択スイッチと、検波回路で検出された外部基準信号レベルの検波電圧が温度センサで検出された温度の温度特性に応じた適正範囲内であれば外部基準同期モードとして選択スイッチを切り替える制御信号を出力し、検波電圧が温度センサで検出された温度の温度特性に応じた適正範囲外であれば固定電圧モードとして選択スイッチを切り替える制御信号を出力する制御部とを有するものであり、自己の周波数を補正し、外部基準信号の検波における温度特性に応じて外部基準信号の入力レベルの適正範囲を特定し、その適正範囲の内外に対して電圧制御発振器の制御電圧を制御して高安定な発振動作を行うことができるものである。
[発振周波数制御回路:図1]
本発明の実施の形態に係る発振周波数制御回路について図1を参照しながら説明する。図1は、本発明の実施の形態に係る発振周波数制御回路の構成ブロック図である。
本発明の実施の形態に係る発振周波数制御回路(本回路)は、図1に示すように、フィルタ11と、位相比較器12と、選択スイッチ13と、ループフィルタ14と、電圧制御発振器15と、分周器16と、検波回路17と、増幅器18と、増幅器19と、CPU(Central Processing Unit)20と、メモリ21と、温度センサ22と、固定電圧供給回路23と、ADコンバータ24と、ADコンバータ25とから構成されている。
[本回路の各部]
フィルタ11は、例えば、10MHzの外部基準信号(外部REF)を帯域制限するフィルタである。基本構成として必須ではないが、外部基準信号の高周波成分を除去する働きがある。
増幅器19は、フィルタ11からの出力信号を増幅して位相比較器12と検波回路17に出力する。
位相比較器12は、増幅器19から出力された基準信号と、分周器16で分周された信号の位相を比較し、位相差信号を出力する。
尚、位相比較器12は、外部基準信号と分周信号との位相を比較して同期(ロック)を検出した場合は、CPU20にロック検出信号を出力し、非同期(アンロック)を検出した場合は、CPU20にアンロック検出信号を出力する。
選択スイッチ13は、CPU20からの切替制御信号により、位相比較器12とループフィルタ14とを接続し、また、固定電圧供給回路23とループフィルタ14とを接続するために切り替えを行う。
つまり、選択スイッチ13は、CPU20から位相比較器12とループフィルタ14とを接続して外部基準信号で動作させる外部基準同期モード(B)を選択する切替制御信号(外部基準同期モード選択信号)が入力されると、位相比較器12とループフィルタ14とを接続し、CPU20から固定電圧供給回路23とループフィルタ14とを接続して固定電圧で動作させる固定電圧モード(A)を選択する切替制御信号(固定電圧モード選択信号)が入力されると、固定電圧供給回路23とループフィルタ14とを接続するものである。
ループフィルタ14は、位相比較器12からの出力電圧を平滑化するフィルタであり、つまり、電圧制御発振器15に入力される制御電圧を平滑化するものである。
電圧制御発振器15は、ループフィルタ14からの制御電圧によって周波数を変更して希望する周波数(内部基準信号)を発振出力する。
尚、電圧制御発振器(VCO)の代わりに、電圧制御付き水晶発振器(VCXO)、電圧制御機能付き恒温槽水晶発振器(VC−OCXO)等を用いてもよい。
分周器16は、電圧制御発振器15から出力される内部基準信号を1/Nに分周する。
検波回路17は、増幅器19からの出力信号のレベル検波を行う。
増幅器18は、検波回路17で検波された信号を増幅する。
温度センサ22は、フィルタ11、検波回路17、増幅器18,19の検波特性に影響する回路の近傍に設けられ、測定した温度の値をADコンバータ25に出力する。
ADコンバータ24は、増幅器18から出力された外部REFの検出レベルをアナログ信号からデジタル信号に変換してCPU20に出力する。
ADコンバータ25は、温度センサ22からの温度の値をアナログ信号からデジタル信号に変換して温度情報をCPU20に入力する。
CPU20は、ADコンバータ25からの温度情報を受け、温度情報の値が常温時の範囲、低温時の範囲、高温時の範囲であるかを判定し、それに応じた検波しきい値を設定する。
具体的には、CPU20は、温度センサ22で検出された温度の値が常温時の範囲の下限値(Ta)より低い低温時の範囲(<Ta)であるか、常温時の範囲の上限値(Tb)より高い高温時の範囲(Tb<)であるか、常温時の範囲内(Ta≦、≦Tb)にあるのかを判定する。
そして、CPU20は、上記3つの範囲に対応してメモリ21に記憶されている各検波しきい値を読み込み、外部REFのレベル検出用の検波しきい値として内部に設定する。
具体的には、常温時の範囲内(Ta≦、≦Tb)であれば、温度オフセットがなく、検波しきい値Vが設定され、低温時の範囲(<Ta)であれば、温度オフセットが+Vaが設けられた検波しきい値V+Vaが設定され、高温時の範囲(Tb<)であれば、温度オフセットが−Vbが設けられた検波しきい値V−Vbが設定される。
CPU20における検出温度と検波しきい値の設定処理の詳細につては後述する。
また、CPU20は、ADコンバータ24からの外部REFの検出されたレベル(外部REF検波電圧)を受け、上記設定された検波しきい値から求められる適正範囲(電圧LH≦外部REF検波電圧≦電圧HL)であるか否かを判定し、適正範囲内であればステータス2となり、適正範囲の外側に設けられた下限の許容値(下限許容値:電圧LL[LL<LH])、適正範囲の外側に設けられた上限の許容値(上限許容値:電圧HH[HL<HH])に対して、電圧HH<外部REF検波電圧であるか、または外部REF検波電圧<電圧LLである場合(許容範囲外)はステータス3となり、電圧LL≦外部REF検波電圧<電圧LHであるか、または電圧HL<外部REF検波電圧≦電圧HHである場合(適正範囲ではないが許容範囲)にはステータス1となる。
外部REF検波電圧の適正範囲、許容値、許容範囲、許容範囲外、ステータスの詳細については後述する。
また、CPU20は、ステータスに応じて固定電圧モード(A)又は外部REFモード(B)のいずれかになるよう選択スイッチ13に対して切替制御信号を出力している。
ステータスに応じたモード選択の詳細は後述する。
メモリ21は、温度特性に応じた検波しきい値、温度オフセットがある場合はオフセット値、温度特性に応じて適正範囲の上限値HL、上限許容値HH、適正範囲の下限値LH、下限許容値LLを各々記憶している。
具体的には、メモリ21には、常温の場合の検波しきい値V、高温の場合の検波しきい値V−Vb、低温の場合の検波しきい値V+Vaが記憶され、更に、それら検波しきい値に対応して、常温、高温、低温における各々の適正範囲の上限値HL、上限許容値HH、適正範囲の下限値LH、下限許容値LLが記憶されている。
尚、本回路において、外部基準信号の入力異常については、検波回路17及び増幅器18から出力される外部REFの検出レベルによってCPU20は、認識できるため、位相比較器12からのアンロック検出信号は用いていない。
[外部REFレベル検出:図2]
次に、CPU20における外部REFレベル検出の処理について図2を参照しながら説明する。図2は、外部基準信号レベル検出の概要を示す図である。
図2では、外部基準信号入力レベル[dBm]に対する外部REFレベル検出電圧[V]の曲線を示しており、当該曲線の特性に対してシミュレーション及び実験等によって外部REF検波電圧の適正範囲内及び適正範囲外が設定される。この適正範囲の上限値を電圧HLとし、下限値を電圧LHとし、適正範囲外の境目となる上限許容値を電圧HHとし、下限許容値を電圧LLとする。
基本的には、上記適正範囲内では、外部基準同期モード(B)を採用して、外部基準信号に同期させるものであり、適正範囲外では、固定電圧モード(A)を採用して、固定電圧に切り替えるようになっている。
ここで、適正範囲周辺で、外部基準同期モード(B)と固定電圧モード(A)の切替が頻繁に起こらないように、切替動作を安定させるために、適正範囲の上限値HLより大きい電圧HH(上限許容値)と適正範囲の下限値LHより小さい電圧LL(下限許容値)を設け、電圧HHより外部REFレベル検出電圧が大きい場合は適正範囲外とし、電圧LLより外部REFレベル検出電圧が小さい場合も適正範囲外とする。
CPU20は、外部REFレベル検出電圧が適正範囲内にある場合で、当該検出電圧が上昇して電圧HLを超え、電圧HHになるまでは、また、当該検出電圧が下降して電圧LHを超え、電圧LLになるまでは、CPU20は外部基準同期モード(B)を維持する。
そして、外部REFレベル検出電圧が電圧HHを上回った場合には、または、電圧LLを下回った場合には、CPU20は適正範囲外として固定電圧モード(A)に切り替える。
更に、CPU20は、外部REFレベル検出電圧が電圧HH以上であって、徐々に下降して電圧HHとなっても固定電圧モード(A)を維持し、電圧HLまで下降すると外部基準同期モード(B)に切り替える。
また、CPU20は、外部REFレベル検出電圧が電圧LL以下であって、徐々に上昇して電圧LLとなっても固定電圧モード(A)を維持し、電圧LHまで上昇すると外部基準同期モード(B)に切り替える。
本回路においては、適正範囲の上限値HLと下限値LH、適正範囲外の下限値(上限許容値)HHと適正範囲外の上限値(下限許容値)LLを用い、外部基準同期モード(B)から固定電圧モード(A)への切替は、上限許容値HHと下限許容値LLを利用し、固定電圧モード(A)から外部基準同期モード(B)への切替は、適正範囲の上限値HLと下限値LHを利用している。
[外部REF検波電圧の温度特性:図3]
ここで、本回路において、適正範囲の下限値LHと下限許容値LL、適正範囲の上限値HLと上限許容値HHとを特定する方法について図3を参照しながら説明する。図3は、低入力時の外部基準信号検波電圧の温度特性を示す図である。
尚、上記各値を得るためには、低入力時と高入力時の両方について値を特定する必要があるが、図3では、低入力時の例を基に説明する。
外部REF検波電圧の温度特性は、図3に示すように、低温時、常温時、高温時の順に3本の斜線で表すことができる。尚、温度センサ22で検出される温度について、予め、低温時、常温時、高温時に相当する温度範囲が定められている。
温度センサ22で検出された温度が常温時の温度範囲にある場合、外部REF入力レベルの適正範囲となる常温時しきい値Vを求め、その常温時しきい値Vを適正範囲の下限値LHとし、更に下限許容値LLを特定する。
図3では、外部REF入力レベルが約−22dBmの時の外部REFレベル検出電圧、約1.95Vが適正範囲の下限値LHであり、外部REF入力レベルが約−23dBmの時の外部REFレベル検出電圧、約1.80Vが下限許容値LLとしている。
温度センサ22で検出された温度が低温時の温度範囲にある場合、外部REF入力レベルの適正範囲となる低温時しきい値V+Vaを求め、その低温時しきい値V+Vaを適正範囲の下限値LHとし、更に下限許容値LLを特定する。
図3では、外部REF入力レベルが約−22dBmの時の外部REFレベル検出電圧、約2.25Vが適正範囲の下限値LHであり、外部REF入力レベルが約−23dBmの時の外部REFレベル検出電圧、約2.10Vが下限許容値LLとしている。
温度センサ22で検出された温度が高温時の温度範囲にある場合、外部REF入力レベルの適正範囲となる高温時しきい値V−Vbを求め、その高温時しきい値V−Vbを適正範囲の下限値LHとし、更に下限許容値LLを特定する。
図3では、外部REF入力レベルが約−22dBmの時の外部REFレベル検出電圧、約1.65Vが適正範囲の下限値LHであり、外部REF入力レベルが約−23dBmの時の外部REFレベル検出電圧、約1.50Vが下限許容値LLとしている。
このように、温度センサ22で検出された温度が、低温、常温、高温の場合に応じた温度特性に従って、それぞれの適正範囲の下限値LHと下限許容値LLを特定して、図2に示した適正範囲内外を特定する適正範囲の下限値LHと下限許容値LLとして利用する。
図3の例では、低入力時の例について説明したが、同様にして高入力時でも、適正範囲の上限値HLと上限許容値HHを特定して利用するようになっている。
上記図3の例では、低温時、常温時、高温時の3つの温度特性に類型化してLL,LH,HL,HHの4つの値を特定していたが、更に細分化するか、若しくは温度毎に算出した温度特性に応じて、検出温度毎の上記4つの値を特定するようにしてもよい。
この場合、メモリ21に温度毎の上記4つの値をテーブル(適正範囲特定テーブル)で記憶し、CPU20は、検出された温度の値によって、適正範囲特定テーブルを参照して上記4つの値を取得するようにしてもよい。
[本回路の動作]
本回路における動作について説明する。
本回路は、起動時、CPU20は、固定電圧モード(A)を選択するよう切替制御信号を選択スイッチ13に出力し、選択スイッチ13は、固定電圧供給回路23とループフィルタ14を接続した状態となる。これにより、固定電圧供給回路23から供給される固定電圧がループフィルタ14を介して電圧制御発振器15に入力され、電圧制御発振器15で発振動作を行う。
そして、CPU20は、ADコンバータ25からの温度情報とADコンバータ24からの外部REFレベル検出電圧の情報から外部基準信号が適正範囲内になったか否かを判定し、適正範囲内になったのであれば、外部基準同期モード(B)を選択するよう切替制御信号を選択スイッチ13に出力し、選択スイッチ13は、位相比較器12とループフィルタ14を接続した状態にする。これにより、位相比較器12は、外部基準信号と分周器16からの信号の位相差の信号を、ループフィルタ14を介して電圧制御発振器15に出力し、電圧制御発振器15における発振周波数を制御する。
また、本回路において、外部基準信号は、検波回路17で検波され、増幅器18で増幅されて、外部REFのレベルが検出され、ADコンバータ24を介してCPU20に出力される。
CPU20では、入力された外部REFの検出レベルが、温度センサ22で検出された温度に応じて特定される適正範囲内であるか否かを判定する。
具体的には、CPU20は、メモリ21に記憶された温度特性に応じた適正範囲を示す上限値HLと下限値LH、上限許容値HHと下限許容値LLを読み込み、上限値HLと下限値LHとの間に外部REFの検出レベルの値があれば適正範囲内と判定し、外部REFの検出レベルの値が上限許容値HHより大きい場合、下限許容値LLより小さい場合には適正範囲外と判定する。
判定結果、CPU20は、適正範囲内であれば、正常状態として、外部基準同期モード(B)を選択する切替制御信号を選択スイッチ13に出力して、位相比較器12とループフィルタ14との接続を行い、適正範囲外であれば、異常状態として、固定電圧モード(A)を選択する切替制御信号を選択スイッチ13に出力して、固定電圧供給回路23とループフィルタ14との接続を行う。
これにより、外部基準信号に異常が発生した場合、特に、外部基準信号の入力がなくなった場合(自走の場合)等に、CPU20は、検波回路17、増幅器18からの出力により直ちに異常を検出し、位相比較器12の出力を切断して、固定電圧供給回路23から供給される固定電圧で電圧制御発振器15を制御する。
つまり、起動時及び異常時に、位相比較器12の出力に代えて、固定電圧供給回路23からの出力を用いることで、電圧制御発振器15での周波数発振を適正化できるものである。
[ステータス特定処理:図4]
次に、温度特性に応じたステータス(状態)特定処理について図4を参照しながら説明する。図4は、温度特性に応じたステータス特定処理のフローチャートである。
CPU20は、図5に示すように、温度センサ22で検出された温度の値をADコンバータ24がデジタル値に変換してCPU20に出力し、その温度情報の判定を行う(S11)。
CPU20は、温度が常温時(Ta≦、≦Tb)の場合、メモリ21に記憶された常温時の検波しきい値V(温度オフセットなし)を設定し(S13)、温度が低温時(<Ta)の場合、メモリ21に記憶された低温時の検波しきい値V+Va(温度オフセット+Va)を設定し(S14)、温度が高温時(Tb<)の場合、メモリ21に記憶された高温時の検波しきい値V−Vb(温度オフセット−Vb)を設定し(S12)する。
次に、CPU20は、ADコンバータ24から入力される外部REFレベル検出電圧の値を入力し、処理S12〜S14で設定した検波しきい値に対応する適正範囲の上限値HL、下限値LH、上限許容値HH、下限許容値LLをメモリ21から取得する(S16)。
そして、CPU20は、入力した外部REFレベル検出電圧(外部REFレベル検波電圧)について、適正範囲内にあるか否か、つまり、適正範囲の下限値LH≦外部REFレベル検波電圧≦適正範囲の上限値HLの関係にあるか否かを判定する(S16)。
適正範囲の下限値LH≦外部REFレベル検波電圧≦適正範囲の上限値HLの関係にあれば(Yesの場合)、状態を適正範囲内とする「ステータス2」に特定する(S17)。
適正範囲の下限値LH≦外部REFレベル検波電圧≦適正範囲の上限値HLの関係になければ(Noの場合)、次に、適正範囲外にあるか否か、つまり、上限許容値HH<外部REFレベル検波電圧、若しくは、外部REFレベル検波電圧<下限許容値LLの関係にあるか否か判定する(S18)。
そして、上限許容値HH<外部REFレベル検波電圧、若しくは、外部REFレベル検波電圧<下限許容値LLの関係にあれば(Yesの場合)、状態を適正範囲外とする「ステータス3」に特定する(S20)。
また、上限許容値HH<外部REFレベル検波電圧、若しくは、外部REFレベル検波電圧<下限許容値LLの関係になければ(Noの場合)、状態を適正範囲ではないが許容範囲とする「ステータス1」に特定する(S19)。
尚、図4の処理は、常時、若しくは定期的に行われており、ステータスは随時特定され、温度変化に応じて変化するようになっている。
[選択スイッチ切替制御処理:図5]
次に、上記特定されたステータスに従った選択スイッチ切替制御処理について図5を参照しながら説明する。図5は、選択スイッチ切替制御処理のフローチャートである。
図5に示すように、CPU20は、本回路の起動時は、固定電圧モード(A)を選択する切替制御信号を選択スイッチ13に出力し、固定電圧供給回路23から供給される固定電圧をループフィルタ14に出力させる(S21)。
CPU20は、図4で特定されたステータスの情報に基づいて、まず、適正範囲外とする「ステータス3」であるか否かを判定し(S22)、「ステータス3」であれば(Yesの場合)、処理S21に戻る。
「ステータス3」でなければ(Noの場合)、CPU20は、適正範囲ではないが許容範囲とする「ステータス1」であるか否かを判定し(S23)、「ステータス1」であれば(Yesの場合)、処理S21に戻る。
「ステータス1」でなければ(Noの場合)、CPU20は、適正範囲内とする「ステータス2」であるか否かを判定し(S24)、「ステータス2」でなければ(Noの場合)、判定処理S22に戻る。
また、「ステータス2」であれば(Yesの場合)、CPU20は、外部基準同期モード(B)を選択する切替制御信号を選択スイッチ13に出力し、位相比較器12からの電圧をループフィルタ14に出力させる(S25)。
そして、CPU20は、更に、適正範囲内とする「ステータス2」であるか否かを判定し(S24)、「ステータス2」であれば(Yesの場合)、処理S25に戻る。
「ステータス2」でなければ(Noの場合)、CPU20は、適正範囲ではないが許容範囲とする「ステータス1」であるか否かを判定し(S27)、「ステータス1」であれば(Yesの場合)、処理S25に戻る。
「ステータス1」でなければ(Noの場合)、CPU20は、適正範囲外とする「ステータス3」であるか否かを判定し(S22)、「ステータス3」でなければ(Noの場合)、判定処理S26に戻る。
そして、CPU20は、「ステータス3」であれば(Yesの場合)、処理S21に戻る。
以上のようにして、CPU20は、選択スイッチ13の切替制御処理を行うものである。
[実施の形態の効果]
本回路によれば、温度センサ22で検出された温度に対応する温度特性から求められるしきい値に基づいて適正範囲内及び適正範囲外を変化させ、起動時又は適正範囲外では固定電圧モード(A)を選択し、適正範囲内では外部基準同期モード(B)を選択するようにしているので、電圧制御発振器15を安定的に発振制御できる効果がある。
また、本回路によれば、適正範囲内及び適正範囲外の判定に、適正範囲の上限値HL、下限値LH、上限許容値HH、下限許容値LLを用いて選択スイッチ13を切り替えるようにしているので、選択スイッチ13が頻繁に切り替わることがなく、安定的な切替動作を行うことができる効果がある。
本発明は、自己の周波数を補正し、外部基準信号の検波における温度特性に応じて外部基準信号の入力レベルの適正範囲内を特定し、その適正範囲の内外に対して電圧制御発振器の制御電圧を制御して高安定な発振周波数制御回路に好適である。
本発明の実施の形態に係る発振周波数制御回路の構成ブロック図である。 外部基準信号レベル検出の概要を示す図である。 低入力時の外部基準信号検波電圧の温度特性を示す図である。 温度特性に応じたステータス特定処理のフローチャートである。 選択スイッチ切替制御処理のフローチャートである。 一般的PLL回路の構成ブロック図である。
符号の説明
11…フィルタ、 12…位相比較器、 13…選択スイッチ、 14…ループフィルタ、 15…電圧制御発振器、 16…分周器、 17…検波回路、 18…増幅器、 19…増幅器、 20…CPU、 21…メモリ、 22…温度センサ、 23…固定電圧供給回路、 24…ADコンバータ、 25…ADコンバータ、 32…位相比較器、 33…チャージポンプ、 34…ループフィルタ、 35…VCXO、 36…分周器

Claims (5)

  1. 電圧制御発振器と、前記電圧制御発振器からの出力を分周する分周器と、外部基準信号と前記分周器からの出力の位相を比較し、位相差信号を出力する位相比較器と、前記位相比較器からの出力を平滑化して出力するループフィルタと、外部基準信号の入力レベルを検波する検波回路と、前記検波回路近傍の温度を検出する温度センサと、外部基準信号の検波電圧に対して温度特性に応じた適正範囲内及び適正範囲外を特定するための電圧値を記憶するメモリと、固定電圧を供給する固定電圧供給回路と、外部基準同期モードとして前記位相比較器と前記ループフィルタとを接続し、または固定電圧モードとして前記固定電圧供給回路と前記ループフィルタとの接続する選択スイッチと、前記検波回路で検出された外部基準信号レベルの検波電圧が前記温度センサで検出された温度の温度特性に応じた前記適正範囲内であれば前記外部基準同期モードとして前記選択スイッチを切り替える制御信号を出力し、前記検波電圧が前記温度センサで検出された温度の温度特性に応じた前記適正範囲外であれば前記固定電圧モードとして前記選択スイッチを切り替える制御信号を出力する制御部とを有することを特徴とする発振周波数制御回路。
  2. 制御部は、起動時に固定電圧モードとなるよう選択スイッチを切り替える制御信号を出力し、検波回路で検波された外部基準信号レベルの検波電圧が適正範囲内になると、外部基準同期モードとなるよう選択スイッチを切り替える制御信号を出力することを特徴とする請求項1記載の発振周波数制御回路。
  3. 外部基準信号レベルの検波電圧に対して温度特性に応じた適正範囲内及び適正範囲外を特定するための電圧値は、温度特性に応じた検波しきい値を基に当該温度特性毎にメモリに記憶されることを特徴とする請求項1又は2記載の発振周波数制御回路。
  4. 外部基準信号レベルの検波電圧に対して温度特性に応じた適正範囲内及び適正範囲外を特定するための電圧値は、温度特性毎に、適正範囲の上限値HL、適正範囲の下限値LH、適正範囲外との境目で許容できる上限許容値HH、適正範囲外との境目で許容できる下限許容値LLをメモリに記憶することを特徴とする請求項3記載の発振周波数制御回路。
  5. 制御部は、外部基準信号レベルの検波電圧の値が適正範囲内にある場合で、前記検波電圧の値が上昇して上限値HL以上となり、上限許容値HHを上回った時に、若しくは、前記検波電圧の値が下降して下限値LH以下となり、下限許容値LLを下回った時に、固定電圧モードとなるよう選択スイッチを切り替える制御信号を出力し、
    外部基準信号レベルの検波電圧の値が適正範囲外にある場合で、前記検波電圧の値が上昇して下限許容値LLを上回り、適正範囲の下限値LH以上となった時に、若しくは、前記検波電圧の値が下降して上限許容値HHを下回り、適正範囲の上限値HL以下となった時に、外部基準同期モードとなるよう選択スイッチを切り替える制御信号を出力することを特徴とする請求項4記載の発振周波数制御回路。
JP2007298548A 2007-11-16 2007-11-16 発振周波数制御回路 Active JP4355350B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007298548A JP4355350B2 (ja) 2007-11-16 2007-11-16 発振周波数制御回路
KR1020097017906A KR101025522B1 (ko) 2007-11-16 2008-10-10 발진 주파수 제어 회로
EP08848867A EP2128987B1 (en) 2007-11-16 2008-10-10 Oscillation frequency control circuit
BRPI0820375-0A BRPI0820375A2 (pt) 2007-11-16 2008-10-10 Circuito de controle de frequência de oscilação
CN2008800085337A CN101652928B (zh) 2007-11-16 2008-10-10 振荡频率控制电路
PCT/JP2008/002874 WO2009063589A1 (ja) 2007-11-16 2008-10-10 発振周波数制御回路
US12/591,189 US8044722B2 (en) 2007-11-16 2009-11-12 Oscillation frequency control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007298548A JP4355350B2 (ja) 2007-11-16 2007-11-16 発振周波数制御回路

Publications (2)

Publication Number Publication Date
JP2009124600A JP2009124600A (ja) 2009-06-04
JP4355350B2 true JP4355350B2 (ja) 2009-10-28

Family

ID=40638445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007298548A Active JP4355350B2 (ja) 2007-11-16 2007-11-16 発振周波数制御回路

Country Status (7)

Country Link
US (1) US8044722B2 (ja)
EP (1) EP2128987B1 (ja)
JP (1) JP4355350B2 (ja)
KR (1) KR101025522B1 (ja)
CN (1) CN101652928B (ja)
BR (1) BRPI0820375A2 (ja)
WO (1) WO2009063589A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5027265B2 (ja) 2010-03-09 2012-09-19 日本電波工業株式会社 Pll装置
TWI465032B (zh) * 2011-01-28 2014-12-11 Nihon Dempa Kogyo Co 振盪裝置
JP5748132B2 (ja) 2013-03-23 2015-07-15 ヤマハ株式会社 Pll回路
US9825620B2 (en) * 2016-01-21 2017-11-21 Apple Inc. Method and apparatus for digital undervoltage detection and control
US10069498B2 (en) * 2016-07-01 2018-09-04 Greenray Industries, Inc. Simultaneous multi-effect oscillator compensation using piecewise interdependent polynomials
US10508755B2 (en) 2017-07-21 2019-12-17 International Business Machines Corporation Fluid delivery device with hydrophobic surface
CN107733430B (zh) * 2017-11-10 2024-07-19 深圳市华芯电子科技有限公司 一种基于2.4GHz的RF电路
CN108092689B (zh) * 2018-01-30 2024-08-09 中国人民解放军陆军工程大学 一种参考源自动切换装置
US10693474B1 (en) 2019-02-14 2020-06-23 Infineon Technologies Ag PLL filter having a capacitive voltage divider

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3882412A (en) * 1974-03-29 1975-05-06 North Electric Co Drift compensated phase lock loop
JPH01222519A (ja) * 1988-03-01 1989-09-05 Toyo Commun Equip Co Ltd 発振回路の制御方式
FI91821C (fi) 1991-02-22 1994-08-10 Nokia Mobile Phones Ltd Radiopuhelimen automaattinen taajuudensäätökytkentä
JPH06197014A (ja) * 1992-12-25 1994-07-15 Mitsubishi Electric Corp 位相同期回路
CN1154184A (zh) * 1995-05-22 1997-07-09 摩托罗拉公司 用于电介质吸收补偿的方法和装置
FI101437B1 (fi) * 1996-09-25 1998-06-15 Nokia Telecommunications Oy Jännitesäätöisen oskillaattorin ohjaus
JP2880971B2 (ja) 1996-11-15 1999-04-12 埼玉日本電気株式会社 周波数安定化回路
JP3070530B2 (ja) 1997-06-09 2000-07-31 日本電気株式会社 自動周波数制御方法及び回路
US5912595A (en) * 1997-12-16 1999-06-15 Ma; John Y. Digitally temperature compensated voltage-controlled oscillator tunable to different frequency channels
DE69823162T2 (de) * 1998-02-26 2004-08-26 Motorola Semiconducteurs S.A. Energiesparanordnung für ein elektronisches tragbares Gerät
JP2000083003A (ja) 1998-09-04 2000-03-21 Tif:Kk フリーラン周波数調整方式
DE69932262T2 (de) 1998-12-22 2007-05-31 Xilinx, Inc., San Jose Phasenregelschleife und verstärkungsregelung zur taktrückgewinnung
JP2003133950A (ja) * 2001-10-24 2003-05-09 Nippon Dempa Kogyo Co Ltd 入力切替電圧制御発振器及びpll制御発振器
JP3674850B2 (ja) 2001-12-11 2005-07-27 ソニー株式会社 電圧制御発振器の自走周波数の自動調整機能を有する位相ロックループ回路
JP2005101956A (ja) 2003-09-25 2005-04-14 Mitsubishi Electric Corp Pll周波数シンセサイザ

Also Published As

Publication number Publication date
CN101652928A (zh) 2010-02-17
EP2128987A4 (en) 2011-05-04
EP2128987A1 (en) 2009-12-02
KR101025522B1 (ko) 2011-04-04
BRPI0820375A2 (pt) 2015-05-19
CN101652928B (zh) 2011-11-30
US8044722B2 (en) 2011-10-25
US20100060365A1 (en) 2010-03-11
WO2009063589A1 (ja) 2009-05-22
JP2009124600A (ja) 2009-06-04
KR20090117756A (ko) 2009-11-12
EP2128987B1 (en) 2012-08-01

Similar Documents

Publication Publication Date Title
JP4355350B2 (ja) 発振周波数制御回路
JP4625494B2 (ja) 発振周波数制御回路
JP4374463B2 (ja) 発振周波数制御回路
EP2681966B1 (en) Methods and devices for multiple-mode radio frequency synthesizers
US8791734B1 (en) Cascaded PLL for reducing low-frequency drift in holdover mode
US7332979B2 (en) Low noise reference oscillator with fast start-up
US7612624B2 (en) Resistor-capacitor oscillation circuit capable of adjusting oscillation frequency and method of the same
US20090289724A1 (en) Frequency synthesizer and method for controlling same
US6914489B2 (en) Voltage-controlled oscillator presetting circuit
US20170264333A1 (en) Semiconductor integrated circuit device and wireless communication apparatus
US10727844B1 (en) Reference clock frequency change handling in a phase-locked loop
JP5027265B2 (ja) Pll装置
KR100706575B1 (ko) 고속 락 기능을 갖는 주파수 합성기
US10693475B1 (en) Gradual frequency transition with a frequency step
JP5145398B2 (ja) 発振周波数制御回路
JP2012075000A (ja) 位相同期回路及び無線機
US9784770B2 (en) Devices and methods of measuring gain of a voltage-controlled oscillator
KR101364843B1 (ko) 자동 주파수 교정회로 및 이를 포함한 주파수 합성장치
US11429134B2 (en) Clock circuit portions
JP2004172686A (ja) 基準信号発生器
JP2013074604A (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090630

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090630

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090731

R150 Certificate of patent or registration of utility model

Ref document number: 4355350

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250