TWI470937B - 鎖相迴路之頻率校正裝置及頻率校正方法 - Google Patents

Description

鎖相迴路之頻率校正裝置及頻率校正方法

本發明係與鎖相迴路有關，特別地，係關於一種應用於鎖相迴路之頻率校正裝置及其運作方法。

一般而言，鎖相迴路(Phase Locked Loop,PLL)可被視為一種輸出相位和輸入相位的回授電路系統，用以輸入低頻率的週期性訊號並輸出高頻率的週期性訊號，並且輸入與輸出之間具有某種恆定的相位關係。鎖相迴路主要包含相位頻率偵測器、充電泵、迴路濾波器及壓控振盪器。實際上，鎖相迴路已廣泛運用於電子與通訊領域裡，例如記憶體、微處器、硬碟驅動裝置、射頻無線收發器及光纖收發器等裝置中。

請參照圖一，圖一係繪示傳統上應用於鎖相迴路之頻率校正裝置的功能方塊圖。如圖一所示，頻率校正裝置1包含頻率偵測模組10及狀態機器12。其中，頻率偵測模組10包含乘法器100、第一計數器102、第二計數器104及比較器106。乘法器100係耦接至第一計數器102；第一計數器102及第二計數器104均耦接至比較器106；比較器106耦接至狀態機器12。至於輸入頻率校正裝置1的參考時脈CKR係由一參考除頻器對一參考頻率除頻後而得；輸入頻率校正裝置1的回饋時脈CKV則是由一主要除頻器對鎖相迴路之壓控振盪器所輸出之輸出頻率除頻後而得。

當低速的參考時脈CKR輸入頻率校正裝置1時，將會先由乘法器100乘以某一倍數後成為較高速之時脈MCKR，接著，第一計數器102再根據時脈MCKR產生一第一計數。至於高速的回饋時脈CKV輸入頻率校正裝置1後，將會直接由第二計數器104根據回饋時脈CKV產生一第二計數。值得注意的是，由於第一計數器102與第二計數器104所接收到的均是高速的時脈，因此，第一計數器102與第二計數器104均操作於高速狀態下。

接著，比較器106將會分別自第一計數器102及第二計數器104接收到該第一計數及該第二計數，並且比較該第一計數及該第二計數以產生一比較結果。該比較結果可以是該第二計數大於該第一計數或該第二計數小於該第一計數。然後，狀態機器12再根據該比較結果自兩候選頻率曲線中選出一最適頻率曲線，以根據該最適頻率曲線校正鎖相迴路之壓控振盪器的輸出頻率。值得注意的是，頻率校正裝置1係於一鎖頻模式(frequency lock mode)下對鎖相迴路重覆進行上述頻率校正之程序，直至經過校正後之輸出頻率與參考頻率大致趨近於一預設比例為止，並且頻率校正裝置1於每一次重覆執行校正程序的過程中均採用相同長度之監控期間(monitoring cycle)。

綜上所述，傳統的頻率校正裝置1仍存在許多缺點，亟待克服。舉例而言，由於傳統的頻率校正裝置1使用低速的參考時脈CKR且於每一次重覆執行校正程序的過程中均採用相同長度之監控期間，故導致頻率校正裝置1對鎖相迴路進行頻率校正之總校正時間太長。此外，頻率校正裝置1係採 用乘法器100先對低速的參考時脈CKR進行處理後再由第一計數器102根據較高速的時脈MCKR產生第一計數，不僅使得第一計數器102與第二計數器104均需於高速狀態下操作，還造成頻率校正裝置1額外增加乘法器100的成本。

因此，本發明之主要範疇在於提供一種應用於鎖相迴路之頻率校正裝置及其運作方法，以解決上述問題。

根據本發明之一具體實施例為一種頻率校正裝置。於此實施例中，該頻率校正裝置係應用於一鎖相迴路。該鎖相迴路包含一參考除頻器、一主要除頻器及一壓控振盪器。該頻率校正裝置包含一頻率偵測模組及一搜尋模組。該頻率偵測模組包含一第一計數單元、一第二計數單元及一比較單元。

該第一計數單元係用以在一監控期間，自該參考除頻器接收一參考時脈，並據以產生一第一計數。該第二計數單元係用以在該監控期間，自該主要除頻器接收一回饋時脈，並據以產生一第二計數。該比較單元係用以比較該第二計數與該第一計數以產生一比較結果，其中該比較結果至少包含三種狀態。該搜尋模組即根據該比較結果選出一頻率曲線，並據以校正該壓控振盪器之組態。

根據本發明之另一具體實施例為一種頻率校正方法。於此實施例中，該頻率校正方法係應用於一鎖相迴路，該鎖相迴路包含一頻率校正裝置、一參考除頻器、一主要除頻器及一壓控振盪器。在一監控期間，該方法自該參考除頻器接收 一參考時脈，並據以產生一第一計數；在該監控期間，該方法亦自該主要除頻器接收一回饋時脈，並據以產生一第二計數。接著，該方法比較該第二計數與該第一計數以產生一比較結果，其中該比較結果至少包含三種狀態；最後，根據該比較結果選出一頻率曲線，並據以校正該壓控振盪器之組態。

根據本發明之另一具體實施例為一種鎖相迴路。於此實施例中，該鎖相迴路包含一參考除頻器、一主要除頻器、一頻率校正裝置及一壓控振盪器。該參考除頻器係用以產生一參考時脈。該主要除頻器係用以產生一回饋時脈。該頻率校正裝置包含一頻率偵測模組及一搜尋模組。該頻率偵測模組包含一第一計數單元、一第二計數單元、一偏移單元及一比較單元。該第一計數單元係用以自該參考除頻器接收該參考時脈，並據以產生一第一計數。該第二計數單元係用以自該主要除頻器接收該回饋時脈，並據以產生一第二計數，其中該回饋時脈之頻率快於該參考時脈之頻率。該偏移單元係用以對該第一計數進行偏移調整，以產生一偏移後計數。該比較單元係用以比較該第二計數與該偏移後計數，以產生一比較結果。該搜尋模組係用以根據該比較結果選出一頻率曲線。該壓控振盪器係用以根據該頻率曲線進行組態調整。

綜上所述，由於本發明提出之應用於鎖相迴路之頻率校正裝置係採用低速的參考時脈且於每一次重覆執行校正程序的過程中採用不同時間長度之監控期間，因此，該頻率校正裝置對於鎖相迴路進行頻率校正之總校正時間能夠大幅縮短。此外，本發明之頻率校正裝置係先由一計數器根據低速 的參考時脈產生一計數後，再採用偏移器對該計數進行偏移處理，故該計數器僅需於低速狀態下操作即可，並且由於偏移器之成本較乘法器來得低，應用於鎖相迴路之頻率校正裝置的生產成本亦可隨之降低，以提升市場競爭力。

關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。

根據本發明之第一具體實施例為一種鎖相迴路。請參照圖二，圖二係繪示該鎖相迴路之功能方塊圖。如圖二所示，鎖相迴路2主要包含參考除頻器20、相位頻率偵測器21、充電泵22、迴路濾波器23、壓控振盪器24、主要除頻器25及頻率校正裝置26。其中，參考除頻器20耦接至相位頻率偵測器21；相位頻率偵測器21分別耦接至充電泵22及主要除頻器25；迴路濾波器23分別耦接至充電泵22及壓控振盪器24；主要除頻器25耦接至壓控振盪器24；頻率校正裝置26分別耦接至參考除頻器20、壓控振盪器24及主要除頻器25；迴路濾波器23與壓控振盪器24之間耦接至參考電壓V_REF。

於實際應用中，鎖相迴路2之參考除頻器20將會接收參考頻率f_REF並由壓控振盪器24產生輸出頻率f_VCO，如圖二所示。此外，鎖相迴路2亦可進一步包含第一開關SW1、第二開關SW2及第三開關SW3，其中第一開關SW1係設置於迴路濾波器23與壓控振盪器24之間；第二開關SW2係設置於參考電壓V_REF與壓控振盪器24之間；第三開關SW3係用 以切換第一回饋時脈CKV或第二回饋時脈CKV0進入頻率校正裝置26。在本實施例中，第一回饋時脈CKV為快速時脈，而第二回饋時脈CKV0為正常時脈，係由主要除頻器25調整除數M所決定。

接下來，將先就鎖相迴路2之頻率校正裝置26進行詳細的介紹。請參照圖三，圖三係繪示鎖相迴路2之頻率校正裝置26的功能方塊圖。如圖三所示，頻率校正裝置26包含頻率偵測模組260及三元搜尋模組262。其中，頻率偵測模組260進一步包含第一計數單元2600、第二計數單元2602、偏移單元2604及比較單元2606。第一計數單元2600係耦接至參考除頻器20及偏移單元2604；第二計數單元2602係耦接至主要除頻器25；比較單元2606係耦接至偏移單元2604及第二計數單元2602；三元搜尋模組262係耦接至第一計數單元2600、第二計數單元2602及比較單元2606。

於此實施例中，鎖相迴路2之頻率校正裝置26係運作於一鎖頻模式下。在鎖頻模式下，第一開關SW1為開路狀態，第二開關SW2為閉路狀態，而第三開關SW3則耦接至第一回饋時脈CKV。頻率校正裝置26係用以對壓控振盪器24所產生之輸出頻率f_VCO進行校正之程序，以使得輸出頻率f_VCO與參考頻率f_REF之間能夠大致趨近於一預設比例。接著，將就頻率校正裝置26於該鎖頻模式下之運作情形進行探討。

請同時參照圖二及圖三，頻率偵測模組260係用於比較參考時脈CKR及第一回饋時脈CKV(或第二回饋時脈CKV0)，以產生一比較結果，作為三元搜尋模組262調整壓 控振盪器24之依據。其中，參考時脈CKR係由參考除頻器20依一預設倍數(例如1/4倍)對參考頻率f_REF進行除頻所產生。接著，第一計數單元2600會根據參考時脈CKR產生一第一計數；第一回饋時脈CKV及第二回饋時脈CKV係由主要除頻器25對壓控振盪器24的輸出頻率f_VCO，分別以預定之除數M進行除頻，產生第一回饋時脈CKV及第二回饋時脈CKV0。接著，第二計數單元2602即會根據第一回饋時脈CKV(或第二回饋時脈CKV0)產生一第二計數。更詳細地說，第一回饋時脈CKV為較高速的時脈，主要提供給頻率校正裝置26於鎖頻模式下對輸出頻率f_VCO進行校正之用，以縮短總校正時間；第二回饋時脈CKV0則為正常速度的時脈，主要提供給相位頻率偵測器21於鎖相模式下使用，亦可提供給頻率校正裝置26於鎖頻模式下對輸出頻率f_VCO進行校正之用，但不具有縮短總校正時間之優點。

值得注意的是，在本實施例中，第一回饋時脈CKV之頻率會被設計成參考時脈CKR之頻率之2的次方倍，例如：2、4、8...等倍數。因此，需使用偏移單元2604對第一計數單元2600所產生之第一計數進行偏移調整，以產生一偏移後計數後(亦即乘上2的次方倍)，再將其輸入至比較器16，與第二計數進行比較，方可獲得正確的比較結果。舉例而言，假設第一回饋時脈CKV之頻率設計比參考時脈CKR之頻率快2的M次方時，當比較單元16(N位元比較器)進行第一計數與第二計數比較前，第一計數會先經偏移單元2604偏移M位元，以二進位的方式補上M個0(亦即乘上2的M次方倍)，使之與第二計數具有相同N位元計數值，方可用以正確地判定壓控振盪器24輸出之頻率範圍。

由上述說明可知，參考時脈CKR為低速時脈且第一回饋時脈CKV為高速時脈。因此，頻率校正裝置26之第一計數單元2600僅需於低速狀態下運作即可，不需要像第二計數單元2602一樣於高速狀態下運作。此外，偏移單元2604可以是常見的偏移器(shifter)，以替代先前技術之乘法器。上述設計可大幅降低本發明之電路成本。

接著，比較單元2606將會比較同樣具有N個位元的第二計數與偏移後計數以產生一比較結果。值得注意的是，比較單元2606係比較第二計數與偏移後計數之數值大小，故該比較結果有三種可能的情形，分別是：(1)第二計數大於偏移後計數；(2)第二計數等於偏移後計數；(3)第二計數小於偏移後計數。因此，為了能夠表示此三種可能情形，比較單元2606將該比較結果以兩個控制位元方式輸出至三元搜尋模組262。

三元搜尋模組262係用於由壓控振盪器2的n條壓控振盪器頻率曲線中，選擇一條最適當壓控振盪器頻率曲線。三元搜尋模組262每次依據比較單元2606產生比較結果，每次決定壓控振盪器頻率曲線一個位元值，重複數次後可找出最適當的壓控振盪器頻率曲線。舉例來說，假設壓控振盪器頻率曲線有16條曲線(即2的4次方條曲線)，先預設壓控振盪器頻率曲線為1000，當比較單元2606產生第一次比較結果後，三元搜尋模組262即會根據該比較結果決定最高及次高位元值，其他位元設定為0，重複3次後，最終選出一條最適頻率曲線，以提供給壓控振盪器24根據該條最適頻率曲線校正其輸出頻率。值得注意的是，於頻率校正裝置26每一次 重覆執行校正步驟的過程中可採用不同長度之監控期間，更詳細地說，在校正初期，當三元搜尋模組262還在決定壓控振盪器頻率曲線數值之高位元值時，通常該次決定壓控振盪器頻率曲線的與最適當壓控振盪器頻率曲線相隔較遠，故只需較短的時間(亦即，第一計數單元2600和第二計數單元2602只需計算較少的次數)，比較器2606即可有差值，然當三元搜尋模組262在決定壓控振盪器頻率曲線數值之低位元值時，當時該次決定壓控振盪器頻率曲線的與最適當壓控振盪器頻率曲線已相隔很近，故需要較長的時間(亦即，第一計數單元2600和第二計數單元2602只需計算較多的次數)，比較器2606才會有差值。在本實施例中，頻率校正裝置26在決定壓控振盪器頻率曲線高位元值時，採用較短的監控期間，而在決定壓控振盪器頻率曲線低位元值時，採用較長的監控期間，不但可正確判定壓控振盪器頻率曲線位元值，亦可大幅縮短頻率校正裝置26之總校正時間，有效地改善先前技術中均採用相同長度之監控期間因而導致總校正時間過長之缺點。

此外，當三元搜尋模組262選擇一條最適當壓控振盪器頻率曲線，代表頻率校正裝置26已完成此次頻率校正之程序。此時，三元搜尋模組262將會傳送控制訊號至第一計數模組2600及第二計數模組2602，以停止第一計數模組2600及第二計數模組2602之運作，而鎖相迴路2亦會開始進入鎖相模式下運作。亦即第一開關SW1為閉路狀態，而第二開關SW2為開路狀態。至於鎖相迴路2於鎖相模式下之運作情形則請參照圖二。當鎖相迴路2運作於鎖相模式時，相位頻率偵測器21將會分別自參考除頻器20及主要除頻器25接收參 考時脈CKR及第二回饋時脈CKV0，並偵測參考時脈與第二回饋時脈之間的相位差異以選擇性地產生上索引UP或下索引DN。接著，當充電泵22根據上索引UP或下索引DN調整其產生之一控制電流後，迴路濾波器23即根據該控制電流調整其輸出至壓控振盪器24之一控制電壓，藉以使得壓控振盪器24所輸出之輸出頻率與參考頻率之間能夠趨近於預設比例。

請參照圖四(A)，圖四(A)係繪示壓控振盪器24之輸出頻率f_VCO與控制電壓Vc之曲線圖。如圖四(A)所示，假設預設控制電壓Vc(center)係介於最小控制電壓Vc(min)與最大控制電壓Vc(max)之範圍中央，每一條頻率曲線均分別對應於不同的偏移後計數。由於此例中之計數包含四個控制位元，故最小的偏移後計數為[0000]且最大的偏移後計數為[1111]，分別對應於頻率下限FL及頻率上限FH。

為了方便起見，圖四(B)進一步將圖四(A)中由最小控制電壓Vc(min)、最大控制電壓Vc(max)、頻率上限FH與頻率下限FL所圍成的區域分成區域I、區域II及區域III，並且區域I、區域II與區域III分別以偏移後計數[0100]、[1000]及[1100]所對應之頻率曲線作為代表。如圖四(C)所示，假設比較單元2606所得到的比較結果為第二計數等於偏移後計數，則三元搜尋模組262即會選取[1000]頻率曲線以及其上下兩條頻率曲線[0110]及[1010]作為三條候選頻率曲線。如圖四(D)所示，假設比較單元2606所得到的比較結果為第二計數小於偏移後計數，則三元搜尋模組262即會選取[0100]頻率曲線以及其上下兩條頻率曲線 [0110]及[0010]作為三條候選頻率曲線。

請參照圖五，圖五係繪示頻率校正裝置26如何透過多次的校正程序順利找出最適頻率曲線之示意圖。如圖五所示，假設頻率曲線共有8條，由4個位元組成，而初始頻率曲線設定為[1000]，最適頻率曲線為[1001]，且由於控制位元係由至少兩個位元組成，包含「大於」、「等於」和「小於」三種狀態。在此假設情況下，三元搜尋模組262需要經過三次校正程序，可找出最適頻率曲線。更詳細地說，在本實施例中，第一次校正程序及第二次校正程序使用較短的監控期間，第三次校正程序使用較長的監控期間。

在第一次校正時，三元搜尋模組262會先決定第一位元及第二位元，亦即由三條候選頻率曲線[1000]、[1100]及[0100]頻率曲線中擇一(當控制訊號為「大於」時，選擇[1100]；當控制訊號為「小於」時，選擇[0100]；當控制訊號為「等於」時，選擇[1000])。由於監控期間較短及初始頻率曲線[1000]與最適頻率曲線[1001]相隔太近的緣故，當第一次監控期間結束時，第二計數與偏移後計數的數值尚無差值，比較器2606輸出「等於」的控制訊號，則三元搜尋模組262選擇頻率曲線[1000]。

接著，在第二次校正程序時，三元搜尋模組262會決定第二位元及第三位元，亦即由三條候選頻率曲線[1000]、[1010]及[0110]頻率曲線中擇一。同樣地，由於監控期間較短及目前頻率曲線[1000]與最適頻率曲線[1001]相隔太近的 緣故，當第二次監控期間結束時，第二計數與偏移後計數的數值尚無差值，比較器2606輸出「等於」的控制訊號，則三元搜尋模組262選擇頻率曲線[1000]。

最後，在第三次校正程序時，三元搜尋模組262會決定第三位元及第四位元，亦即由三條候選頻率曲線[1000]、[1001]及[0111]頻率曲線中擇一。由於第三次校正程序使用較長的監控期間，即使目前頻率曲線[1000]與最適頻率曲線[1001]相隔太近，第二計數與偏移後計數出現差值，比較器2606輸出「大於」的控制訊號，則三元搜尋模組262選擇頻率曲線[1001]由於第一次比較結果為第二計數「等於」偏移後計數，故第一次校正時所得之最適頻率曲線即是[1000]頻率曲線。值得注意的是，由於頻率校正裝置26每一次重覆執行校正程序均採用不同時間長度之監控期間，當頻率曲線數目越多時，其縮短總校正時間之效果更為顯著。

最後，透過[1001]頻率曲線對於壓控振盪器24之輸出頻率f_VCO進行校正後，若能夠使得校正後的輸出頻率f'_VCO與參考頻率f_REF大致相等，則代表頻率校正裝置26已完成對鎖相迴路2之頻率校正程序，鎖相迴路2即可開始進入鎖相模式下運作。

根據本發明之第二具體實施例為一種頻率校正裝置運作方法。於此實施例中，該頻率校正裝置係應用於一鎖相迴路並係運作於一鎖頻模式下。該鎖相迴路包含一參考除頻器、一主要除頻器及一壓控振盪器。請參照圖六，圖六係繪示該頻率校正裝置運作方法的流程圖。

如圖六所示，首先，該方法執行步驟S10，自該參考除頻器接收一參考時脈並根據該參考時脈產生一第一計數。實際上，該參考時脈係由該鎖相迴路中之參考除頻器對一參考頻率進行除頻而產生。接著，該方法執行步驟S12，自該主要除頻器接收一第一回饋時脈並根據該第一回饋時脈產生一第二計數。實際上，該第一回饋時脈係由該鎖相迴路中之主要除頻器對該壓控振盪器所輸出之輸出頻率進行除頻而產生。

值得注意的是，該第一回饋時脈之頻率將會快於該參考時脈之頻率，也就是說，相較於快速的第一回饋時脈，於此實施例中所採用的是低速的參考時脈。此外，該主要除頻器除了產生該第一回饋時脈之外，還產生一第二回饋時脈至該鎖相迴路，並且該第二回饋時脈之頻率將會慢於該第一回饋時脈之頻率，也就是說，該主要除頻器將會產生較快的回饋時脈至該頻率校正裝置並且產生較慢的回饋時脈至該鎖相迴路。

接著，該方法執行步驟S14，對該第一計數進行偏移調整以產生一偏移後計數。於實際應用中，假設該第一計數包含(N-M)個控制位元且該第二計數包含N個控制位元，N與M均為正整數且N>M，於步驟S14中，當該第一計數經過M個控制位元之偏移調整後將會成為與該第二計數同樣包含N個控制位元之偏移後計數。

之後，該方法執行步驟S16，比較該第二計數與該偏移後計數以產生一比較結果。實際上，該比較結果有三種可能 的情形：(1)該第二計數大於該偏移後計數；(2)該第二計數等於該偏移後計數；(3)該第二計數小於該偏移後計數。接著，該方法執行步驟S18，根據該比較結果自三條候選壓控振盪器頻率曲線中選出一條最適頻率曲線以校正該壓控振盪器之一輸出頻率。實際上，三條候選壓控振盪器頻率曲線係分別對應於該比較結果之三種可能的情形。

當該方法執行上述步驟S10~S18後，即已完成一次校正壓控振盪器之輸出頻率的程序。接下來，該方法將會執行步驟S20，判斷經過該最適頻率曲線校正後之該輸出頻率是否與該參考頻率之間大致趨近於一預設比例。實際上，該預設比例並無一定之限制，當該預設比例設為1時，代表該輸出頻率應與該參考頻率相當。

若步驟S20的判斷結果為是，代表該頻率校正裝置已完成對該鎖相迴路之頻率校正程序，所以該鎖相迴路將會開始進入一鎖相模式下運作；若步驟S20的判斷結果為否，代表該輸出頻率與該參考頻率之間並未趨近於該預設比例，亦即該鎖相迴路之頻率校正程序尚未完成，因此，該頻率校正裝置將會重覆執行上述步驟S10~S18，直至校正後之輸出頻率與參考頻率之間大致趨近於該預設比例為止。值得注意的是，於該頻率校正裝置每一次重覆執行校正步驟的過程中均會採用不同時間長度之監控期間以縮短該頻率校正裝置之總校正時間。

相較於先前技術，由於本發明提出之應用於鎖相迴路之頻率校正裝置係採用低速的參考時脈且於每一次重覆執行校 正程序的過程中採用不同時間長度之監控期間，因此，該頻率校正裝置對於鎖相迴路進行頻率校正之總校正時間能夠大幅縮短。此外，本發明之頻率校正裝置係先由一計數器根據低速的參考時脈產生一計數後，再採用偏移器對該計數進行偏移處理，故該計數器僅需於低速狀態下操作即可，並且由於偏移器之成本較乘法器來得低，應用於鎖相迴路之頻率校正裝置的生產成本亦可隨之降低，以提升市場競爭力。

藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。

S10~S22‧‧‧流程步驟

2‧‧‧鎖相迴路

1、26‧‧‧頻率校正裝置

10、260‧‧‧頻率偵測模組

12‧‧‧狀態機器

100‧‧‧乘法器

102‧‧‧第一計數器

104‧‧‧第二計數器

106‧‧‧比較器

CKR‧‧‧參考時脈

MCKR‧‧‧高速時脈

CKV‧‧‧(第一)回饋時脈

V_REF‧‧‧參考電壓

f_REF‧‧‧參考頻率

f_VCO‧‧‧輸出頻率

CKV0‧‧‧第二回饋時脈

20‧‧‧參考除頻器

21‧‧‧相位頻率偵測器

22‧‧‧充電泵

23‧‧‧迴路濾波器

24‧‧‧壓控振盪器

25‧‧‧主要除頻器

262‧‧‧二元搜尋模組

2600‧‧‧第一計數模組

2602‧‧‧第二計數模組

2604‧‧‧偏移單元

2606‧‧‧比較單元

Vc‧‧‧控制電壓

Vc(min)‧‧‧最小控制電壓

Vc(max)‧‧‧最大控制電壓

Vc(center)‧‧‧預設控制電壓

FH‧‧‧頻率上限

FL‧‧‧頻率下限

I、II、III‧‧‧區域

M、N‧‧‧正整數

SW1‧‧‧第一開關

SW2‧‧‧第二開關

SW3‧‧‧第三開關

圖一係繪示傳統上應用於鎖相迴路之頻率校正裝置的功能方塊圖。

圖二係繪示根據本發明之第一具體實施例之鎖相迴路的功能方塊圖。

圖三係繪示鎖相迴路之頻率校正裝置的功能方塊圖。

圖四(A)~(D)係繪示壓控振盪器之輸出頻率f_VCO與控制電壓Vc之曲線圖。

圖五係繪示頻率校正裝置透過數次校正程序順利找出最 適頻率曲線之示意圖。

圖六係繪示根據本發明之第三具體實施例之頻率校正裝置運作方法的流程圖。

26‧‧‧頻率校正裝置

260‧‧‧頻率偵測模組

262‧‧‧三元搜尋模組

2600‧‧‧第一計數模組

2602‧‧‧第二計數模組

2604‧‧‧偏移單元

2606‧‧‧比較單元

CKR‧‧‧參考時脈

CKV‧‧‧第一回饋時脈

M、N‧‧‧正整數

Claims (18)

1. 一種頻率校正裝置，應用於一鎖相迴路中，該鎖相迴路包含一參考除頻器、一主要除頻器及一壓控振盪器，該頻率校正裝置包含：一頻率偵測模組，包含：一第一計數單元，耦接至該參考除頻器，用以在一監控期間，自該參考除頻器接收一參考時脈，並據以產生一第一計數；一第二計數單元，耦接至該主要除頻器，用以在該監控期間，自該主要除頻器接收一回饋時脈，並據以產生一第二計數；以及一比較單元，耦接至該第一計數單元及該第二計數單元，用以比較該第二計數與該第一計數，以產生一比較結果，其中該比較結果至少包含三種狀態；以及一搜尋模組，耦接至該比較單元及該壓控振盪器，用以根據該比較結果選出一頻率曲線，並據以校正該壓控振盪器之組態；其中當該回饋時脈之頻率設定快於該參考時脈設定時，該頻率偵測模組更包含：一偏移(shifting)單元，耦接至該第一計數單元和該比較單元間，用以對第一計數進行偏移調整，以產生一偏移後計數。
2. 如申請專利範圍第1項所述之頻率校正裝置，其中該主要除頻器係耦接至該壓控振盪器，並係用以對該壓控振盪器之一 輸出頻率進行除頻以產生該回饋時脈。
3. 如申請專利範圍第1項所述之頻率校正裝置，其中該搜尋模組係根據該頻率曲線校正該壓控振盪器之一輸出頻率，該搜尋模組亦耦接至該第一計數單元及該第二計數單元，該搜尋模組係根據經過該頻率曲線校正後之該輸出頻率是否與該參考頻率之間大致趨近於一預設比例產生一控制訊號，以控制該第一計數單元及該第二計數單元之運作。
4. 如申請專利範圍第1項所述之頻率校正裝置，其中該第一計數為(N-M)位元計數值，且該第二計數為N位元計數值，該偏移單元對該第一計數進行M位元之偏移調整以使得該偏移後計數亦為N位元計數值，N與M均為正整數且N>M。
5. 如申請專利範圍第1項所述之頻率校正裝置，其中該比較結果為該第二計數大於該第一計數、該第二計數等於該第一計數或該第二計數小於該第一計數。
6. 如申請專利範圍第1項所述之頻率校正裝置，其中該搜尋模組係根據該頻率曲線校正該壓控振盪器之一輸出頻率，該頻率偵測模組於一鎖頻模式下重覆對該鎖相迴路進行頻率校正程序，直至經過校正後之該輸出頻率與該參考頻率之間大致趨近於一預設比例為止，且每一次重覆執行校正程序的過程中可採用不同時間長度之監控期間。
7. 一種頻率校正方法，應用於一鎖相迴路中，該鎖相迴路包含一頻率校正裝置、一參考除頻器、一主要除頻器及一壓控振盪器，該方法包含下列步驟： 在一監控期間，自該參考除頻器接收一參考時脈，並據以產生一第一計數；在該監控期間，自該主要除頻器接收一回饋時脈，並據以產生一第二計數；比較該第二計數與該第一計數，以產生一比較結果，其中該比較結果至少包含三種狀態；以及根據該比較結果選出一頻率曲線，並據以校正該壓控振盪器之組態；其中當該回饋時脈之頻率設定快於該參考時脈設定時，在比較該第二計數與該第一計數之步驟前，更包含對該第一計數進行偏移調整，以產生一偏移後計數。
8. 如申請專利範圍第7項所述之頻率校正方法，其中該回饋時脈係由該主要除頻器對該壓控振盪器之一輸出頻率進行除頻而產生。
9. 如申請專利範圍第7項所述之頻率校正方法，其中根據該頻率曲線所校正的是該壓控振盪器之一輸出頻率，該頻率校正方法更包含下列步驟：判斷經過該頻率曲線校正後之該輸出頻率是否與該參考頻率之間大致趨近於一預設比例；若判斷結果為是，該頻率校正裝置已完成對該鎖相迴路之頻率校正程序，該鎖相迴路開始進入一鎖相模式下運作；以及若判斷結果為否，該頻率校正裝置重覆前述步驟，直至經過校正後之該輸出頻率與該參考頻率之間大致趨近於一預設比例為止； 其中，於該頻率校正裝置每次重覆前述步驟時，可採用不同長度之監控期間。
10. 如申請專利範圍第7項所述之頻率校正方法，其中該第一計數為(N-M)位元計數值，且該第二計數為N位元計數值，在產生該偏移後計數的步驟中，對該第一計數進行M位元之偏移調整以使得該偏移後計數亦為N位元計數值，N與M均為正整數且N>M。
11. 如申請專利範圍第7項所述之頻率校正方法，其中該比較結果為該第二計數大於該偏移後計數、該第二計數等於該偏移後計數或該第二計數小於該偏移後計數。
12. 一種鎖相迴路，包含：一參考除頻器，用以產生一參考時脈；一主要除頻器，用以產生一回饋時脈；一頻率校正裝置，包含：一頻率偵測模組，包含：一第一計數單元，耦接至該參考除頻器，用以自該參考除頻器接收該參考時脈，並據以產生一第一計數；一第二計數單元，耦接至該主要除頻器，用以自該主要除頻器接收該回饋時脈，並據以產生一第二計數，其中該回饋時脈之頻率快於該參考時脈之頻率；一偏移單元，耦接至該第一計數單元，用以對該第一計數進行偏移調整，以產生一偏移後計數；以 及一比較單元，耦接至該偏移單元及該第二計數單元，用以比較該第二計數與該偏移後計數，以產生一比較結果；以及一搜尋模組，耦接至該比較單元，用以根據該比較結果選出一頻率曲線；以及一壓控振盪器，耦接至該搜尋模組，用以根據該頻率曲線校正其組態。
13. 如申請專利範圍第12項所述之鎖相迴路，其中該主要除頻器係耦接至該壓控振盪器，該主要除頻器係對該壓控振盪器之一輸出頻率進行除頻以產生該第一回饋時脈。
14. 如申請專利範圍第14項所述之鎖相迴路，其中該比較結果為該第二計數大於該偏移後計數、該第二計數等於該偏移後計數或該第二計數小於該偏移後計數。
15. 如申請專利範圍第14項所述之鎖相迴路，進一步包含：一相位頻率偵測器，耦接至該參考除頻器及該主要除頻器，當該鎖相迴路運作於一鎖相模式時，該相位頻率偵測器分別自該參考除頻器及該主要除頻器接收該參考時脈及一第二回饋時脈，並偵測該參考時脈與該第二回饋時脈之間的相位差異以選擇性地產生一上索引或一下索引；一充電泵，耦接至該相位頻率偵測器，用以根據該上索引或該下索引調整其產生之一控制電流；以及一迴路濾波器，耦接至該充電泵及該壓控振盪器，用以 根據該控制電流調整其輸出至該壓控振盪器之一控制電壓。
16. 如申請專利範圍第14項所述之鎖相迴路，其中該壓控振盪器係根據該頻率曲線校正其一輸出頻率，該搜尋模組亦耦接至該第一計數單元及該第二計數單元，該搜尋模組根據經過該頻率曲線校正後之該輸出頻率是否與該參考頻率之間大致趨近於一預設比例產生一控制訊號至該第一計數單元及該第二計數單元，以控制該第一計數單元及該第二計數單元之運作。
17. 如申請專利範圍第12項所述之鎖相迴路，其中該第一計數為(N-M)位元計數值，且該第二計數為N位元計數值，該偏移單元對該第一計數進行M位元之偏移調整以使得該偏移後計數亦為N位元計數值，N與M均為正整數且N>M。
18. 如申請專利範圍第12項所述之鎖相迴路，其中該壓控振盪器係根據該頻率曲線校正其一輸出頻率，該頻率偵測模組於一鎖頻模式下重覆對該鎖相迴路進行頻率校正程序，直至經過校正後之該輸出頻率與該參考頻率之間大致趨近於一預設比例為止，且每一次重覆執行校正程序的過程中可採用不同時間長度之監控期間。