KR101180144B1 - 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치 및 방법 - Google Patents

위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치 및 방법 Download PDF

Info

Publication number
KR101180144B1
KR101180144B1 KR1020090015264A KR20090015264A KR101180144B1 KR 101180144 B1 KR101180144 B1 KR 101180144B1 KR 1020090015264 A KR1020090015264 A KR 1020090015264A KR 20090015264 A KR20090015264 A KR 20090015264A KR 101180144 B1 KR101180144 B1 KR 101180144B1
Authority
KR
South Korea
Prior art keywords
frequency
digital value
output
difference
signal
Prior art date
Application number
KR1020090015264A
Other languages
English (en)
Other versions
KR20100096402A (ko
Inventor
신현철
신재욱
Original Assignee
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020090015264A priority Critical patent/KR101180144B1/ko
Priority to US12/423,061 priority patent/US7982552B2/en
Publication of KR20100096402A publication Critical patent/KR20100096402A/ko
Application granted granted Critical
Publication of KR101180144B1 publication Critical patent/KR101180144B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치 및 방법을 개시한다. 본 발명은 전압조정발진기에서 출력된 신호의 주파수를 제1 디지털 값으로 변환하는 주파수-디지털 변환기(Frequency-to-Digital Converter), 목표 주파수에 상응하는 제2 디지털 값을 출력하는 목표 주파수값 출력부 및 상기 제1 디지털 값과 상기 제2 디지털 값의 차이를 이용하여 상기 전압조정발진기에서 출력되는 주파수를 조정하는 유한 상태 기계(Finite State Machine)를 포함한다. 본 발명에 따르면, 주파수 보정 속도 및 주파수 해상도를 높일 수 있는 장점이 있다.
위상고정루프, 자동주파수보정, 디지털, 다중 위상, 카운트, 제어 코드, 이진 탐색

Description

위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치 및 방법{Automatic Frequency Calibration Apparatus for Frequency Synthesizer based on Phase-Locked Loop}
본 발명은 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치 및 방법에 관한 것으로서, 보다 상세하게는 주파수 보정속도 및 주파수 해상도를 높일 수 있는 장치 및 방법에 관한 것이다.
RF(Radio Frequency) 주파수 합성기는 소정 주파수의 신호를 생성하는 장치로서, 무선통신 송수신기에서 필수적인 장치이다.
이러한 주파수 합성기에서 목표 주파수로의 고정을 위해 위상고정루프(phase locked loop, PLL) 방식이 주로 이용된다.
위상고정루프에서, 전압조정발진기의 신호가 목표 주파수에 고정되는데 걸리는 시간을 로킹 시간(locking time)이라 하는데, 최근의 무선통신 시스템에서는 갈수록 빠른 로킹 시간이 요구되고 있다.
또한, 광대역 저 위상잡음을 가지는 RF 주파수 합성기에는 스위치드 캐패시터 어레이 뱅크(Switched Capacitor Array Bank, 이하 ‘Cap Bank(캡 뱅크)'라 함) 를 포함하는 전압조정발진기(voltage controlled oscillator, VCO)를 사용하는 것이 일반적이다.
이러한 캡 뱅크의 적절한 제어비트 선택과 목표 주파수로의 로킹을 위해, 주파수 합성기에는 위상고정루프에 포함된 전압조정발진기의 출력 주파수를 목표 주파수의 근처 값으로 조정하기 위한 자동주파수보정 회로(Automatic Frequency Calibration Circuit: AFC)가 추가적으로 제공된다.
자동주파수보정 회로에 의해 전압조정발진기의 출력 주파수를 목표 주파수의 근처 값으로 보정한 후에 위상고정루프가 동작하게 된다.
도 1은 종래기술에 따른 자동주파수보정 회로를 포함하는 주파수 합성기를 개략적으로 도시한 도면이다.
도 1을 참조하면, 전압조정발진기(100)는 Cap Bank(캡 뱅크, 102)를 포함하며, 자동주파수보정 회로(104)는 캡 뱅크(102)의 적절한 제어 코드를 검색한다.
도 1에 도시된 바와 같이, 주파수 합성기는 분주기(106), 위상/주파수 검출기(108) 및 로우 패스 필터(루프 필터, 110)를 포함할 수 있다.
도 1과 같은 주파수 합성기에서 자동주파수보정 회로(104)가 캡 뱅크(102)의 제어 코드를 검색하는 시간(주파수 보정 시간)이 주파수 합성기의 전체 로킹 시간을 지연시키는 주된 요인이 된다.
제어 코드 검색을 위한 추가적인 시간 지연은 무선통신 송수신기의 전력 소모 및 데이터 전송 속도에 부담으로 작용하기 때문에 자동주파수보정 회로의 주파수 보정 시간을 줄이는 것이 자동주파수보정 회로 설계에 있어 중요한 이슈이다.
또한, 자동주파수보정 회로 설계에 있어 중요한 사항은 주파수 해상도이다. 주파수 해상도는 특히 분수분주형(Fractional-N) 주파수 합성기에서 중요한 이슈이다.
도 2는 전압조정발진기의 주파수 특성 곡선을 도시한 도면으로서, 우선 도 2a의 분수분주형 주파수 합성기에서의 일반적인 주파수 특성 곡선을 설명한다.
도 2a에 도시된 바와 같이, 분수분주형 주파수 합성기에서 인접 특성곡선간의 간격(fspacing)이 기준 주파수(fREF)보다 작아지는 경우가 대개 발생한다.
자동주파수보정 회로의 정확한 동작을 위해서는 자동주파수보정 회로의 주파수 해상도(fresolution)를 항상 인접 특성곡선간의 간격(fspacing)보다 작게 유지하여야 하며, 이는 자동주파수보정 회로의 주파수 해상도가 기준 주파수보다 작아야 한다는 점을 의미한다.
이러한 문제는 분수분주형 주파수 합성기뿐만 아니라, 일반적인 광대역 주파수 합성기에서도 동일하게 발생할 수 있다.
도 2b를 참조하면, 광대역 주파수 합성기에서 캡 뱅크 제어 코드 n값에 따라 전압조정발진기의 이득(Kvco(n))과 인접 특성곡선의 간격(fspacing(n))의 변화가 매우 크다는 점을 알 수 있다.
예를 들어, 이진 가중(Binary Weighted) 구조의 캡 뱅크를 사용하는 경우, fspacing(n)의 변화율은 전압조정발진기의 최대 동작 주파수와 최소 동작 주파수의 비율에 세제곱에 비례하는 것으로 알려져 있다(J. Kim et al., "A Wideband CMOS LC VCO with Linearized Coarse Tuning Characteristics," IEEE Tran. Circuits and Systems-II: Express Brief, vol. 55, no. 5, pp.399~403, May 2008).
이러한 경우, fspacing(n)이 fREF보다 작은 경우가 쉽게 발생할 수 있는데, 이는 분수분주형이 아닌 정수분주형 주파수 합성기에서도 광대역인 경우 자동주파수보정 회로의 주파수 해상도가 fREF보다 작아야 한다는 것을 의미한다.
그러나 도 1과 같은 종래의 자동주파수보정회로를 적용한 주파수 합성기에 따르면, 자동주파수보정 회로의 주파수 해상도가 fREF 만큼으로 제한되는 한편, fREF보다 작은 주파수 해상도를 얻기 위해서는 매우 긴 주파수보정시간이 필요한 문제점이 있다.
한편, 자동주파수보정 회로의 세 번째 설계 이슈는 주파수 보정에 이용되는 보정 방식이다.
종래기술에 따른 자동주파수보정 회로는 전압조정발진기의 분주된 신호(fDIV)의 주파수와 기준 주파수(fREF)를 비교하는 방식을 사용한다.
이러한 상대적인 주파수 비교 방식은 현재 가장 널리 쓰이는 방식이며 주파수 보정속도가 대개 수십 마이크로초 정도이다. 그러나, 이러한 방식은 두 개의 펄스를 동시에 카운트한 후 주파수 비교기(frequency comparator)를 이용하여 두 신호 주파수의 상대적인 비교를 수행한다. 이때 입력 펄스의 주파수가 기준 주파수 근처의 낮은 주파수이므로 높은 주파수 해상도를 얻기 위해서는 수십 내지 수백 마 이크로 초 정도의 비교적 긴 보정시간이 필요한 문제점이 있다.
TVC(Time-to-Voltage Converter)를 이용하여 주파수를 전압으로 변환하여 비교하는 방식도 존재한다.
TVC를 이용한 방식은 주파수 보정시간이 1마이크로 초 이하에 이를 정도로 매우 빠르지만 구조적으로 주파수 해상도가 기준 주파수(fREF) 이하가 될 수 없어 분수분주형 주파수 합성기에 적용할 수 없는 문제점이 있다.
본 발명에서는 상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 기준 주파수보다 작은 주파수 해상도를 가지면서도 주파수 보정시간을 크게 단축할 수 있는 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치 및 방법을 제안하고자 한다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치에 있어서, 전압조정발진기에서 출력된 신호의 주파수를 제1 디지털 값으로 변환하는 주파수-디지털 변환기(Frequency-to-Digital Converter); 목표 주파수에 상응하는 제2 디지털 값을 출력하는 목표 주파수값 출력부; 및 상기 제1 디지털 값과 상기 제2 디지털 값의 차이를 이용하여 상기 전압조정발진기에서 출력되는 주파수를 조정하는 유한 상태 기계(Finite State Machine)를 포함하는 자동주파수보정 장치.가 제공된다.
본 발명의 다른 측면에 따르면, 위상고정루프 기반 분수분주형 주파수 합성기를 위한 자동주파수보정 장치에 있어서, 상기 전압조정발진기에서 출력된 신호를 소정 배율로 분주하며 각 분주 신호를 다중 위상 갖는 신호로 출력하는 분주기; 및 상기 다중 위상을 갖는 각각의 신호를 카운트하는 하나 이상의 카운터를 포함하되, 상기한 카운터를 통해 상기 전압조정발진기에서 출력된 신호의 주파수가 디지털 값으로 출력되며, 상기 디지털 값과 목표 주파수에 상응하는 디지털 값을 비교하여 상기 전압조정발진기의 출력 주파수를 조정하는 자동주파수보정 장치가 제공된다.
본 발명의 또 다른 측면에 따르면, 분수분주형 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 방법에 있어서, 전압조정발진기의 출력 주파수를 직접 카운트하는 단계; 및 상기 카운트된 디지털 값과 목표 주파수에 상응하는 디지털 값을 비교하여 상기 전압조정발진기의 출력 주파수를 조정하는 단계를 포함하는 자동주파수보정 방법이 제공된다.
본 발명에 따르면, 전압조정발진기의 출력 주파수를 직접 카운트하고, 이를 목표 주파수의 디지털 값과 비교하기 때문에 출력 주파수와 목표 주파수의 차이를 정확히 계산할 수 있는 장점이 있다.
또한, 본 발명에 따르면 출력 주파수를 디지털 값으로 변환하기 위해 다중 위상 신호를 생성하며, 이를 개별적으로 카운트하기 때문에 주파수 보정속도를 향상시킬 수 있는 장점이 있다.
또한, 주파수 비교에 상수 값인 목표 주파수 값을 사용하므로 주파수 합성기에서 주파수 보정속도를 향상시킬 수 있는 장점이 있다.
나아가 본 발명에 따르면, 주파수 해상도를 기준 주파수보다 작게 하여 주파수 보정을 수행하기 때문에 정확한 주파수 보정이 가능하다는 장점이 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면 번호에 상관없이 동일한 수단에 대해서는 동일한 참조 번호를 사용하기로 한다.
본 발명에 따른 자동주파수보정 장치는 전압조정발진기가 목표 주파수와 근접한 주파수를 출력하도록 보정해주는 것으로서, 하기에서는 장치라는 용어로 표현할 것이나, 이에 한정됨이 없이 자동주파수보정 회로 또는 자동주파수보정 소자라는 용어로도 사용될 수 있다는 점은 당업자에게 있어 자명할 것이다.
도 3은 본 발명의 바람직한 일 실시예에 따른 자동주파수보정 장치가 적용된 주파수 합성기를 개략적으로 도시한 도면이다.
도 3에 도시된 바와 같이, 전압조정발진기(Voltage Controlled Oscillator: VCO, 300), 분주기(302), 기준 주파수 발생기(304), 위상/주파수 검출기(306), 펄스-전압 변환기(308)를 포함하는 위상고정루프와 전압조정발진기(300) 및 자동주파수보정 장치(Automatic Frequency Calibration Circuit: AFC, 310)를 포함하는 자동주파수보정 루프를 포함할 수 있다.
우선, 위상고정루프를 살펴보면, 전압조정발진기(300)는 소정 주파수의 VCO 신호를 출력한다.
위상고정을 위해 VCO 신호는 분주기(302)로 인가되며, 분주기(302)는 VCO 신호를 소정 배율만큼 분주한 신호를 출력한다.
여기서 분주기(302)는 분수분주비로 VCO 신호를 분주한다. 한편, 정수분주형 주파수합성기의 경우 분주기(302)가 정수비로 분주할 수 있는데, 이 경우에도 본 발명의 범주에 포함될 수 있다.
위상/주파수 검출기(306)는 분주 신호와 기준 주파수 발생기(304)에서 출력된 신호의 위상 및 주파수를 비교하여 이 차이에 상응하는 펄스를 출력한다.
펄스-전압 변환기(308)는 전하 펌프(312) 및 루프 필터(314)를 포함한다.
전하 펌프(312)는 위상/주파수 검출기(306)에서 출력된 펄스 신호에 따라 전하량을 조절하며, 조절된 전하량은 전압으로 변환되어 루프 필터(314)를 통해 전압조정발진기(300)로 입력된다.
상기와 같은 과정이 반복 수행됨에 따라 VCO 신호의 주파수가 목표 주파수에 고정된다.
본 발명에 따른 주파수 합성기는 델타시그마 분수분주형 주파수 합성기일 수 있으며, 이러한 경우 위상고정루프는 델타시그마 변조기를 추가적으로 포함할 수 있다.
한편, 주파수 합성기에서 목표 주파수를 출력하기 위해서는 위상고정루프의 동작 이전에 전압조정발진기(300)의 캡 뱅크(408)를 적절히 조정하여 출력 주파수를 목표 주파수에 근접할 수 있도록 보정하기 위한 자동주파수보정 루프가 우선 동작하게 된다.
본 발명에 따른 자동주파수보정 장치(310)는 자동주파수보정 루프가 동작하는 경우, VCO 신호를 직접 카운트한 결과와 목표 주파수의 디지털 값을 직접 비교하여 그 결과에 따라 주파수 보정을 수행한다.
도 4는 본 발명에 따른 자동주파수보정 장치의 구성을 상세하게 도시한 도면이다.
도 4는 델타시그마 분수분주형 주파수 합성기에 본 발명에 따른 자동주파수보정 장치가 적용된 것을 도시한 것이다.
도 4에 도시된 바와 같이, 본 발명에 따른 자동주파수보정 장치는 타이밍 로직 유닛(Timing Logic Unit, 400), 주파수-디지털 변환기(Frequency-Digital Converter: FDC, 402), 목표 주파수값 출력부(Fractional Target Value Setting, 404) 및 유한 상태 기계(Finite State Machine: FSM, 406)를 포함할 수 있다.
도 4에서 전압조정발진기(300)는 캡 뱅크(408)를 포함하며, 도면부호 410은 도 3에서 전압조정발진기(300)를 제외한 분수분주형 주파수 합성기의 위상고정루프를 도시한 것이다.
타이밍 로직 유닛(400)은 주파수 보정 시작 및 종료를 위한 타이밍 신호를 생성하며, 그밖에 자동주파수보정 장치의 동기화 및 순차적 동작에 필요한 모든 클럭을 생성한다.
주파수-디지털 변환기(402)는 타이밍 로직 유닛(400)의 시작(START) 신호 동기화에 의해 동작한다.
본 발명에 따르면, 주파수-디지털 변환기(402)는 VCO 신호의 주파수(fvco)를 디지털 값으로 변환하여 출력한다.
보다 상세하게, 본 발명에 따른 주파수-디지털 변환기(402)는 분주기(411), 카운터(414) 및 가산기(416)를 포함할 수 있다.
분주기(411)는 VCO 신호를 소정 배율로 분주한다.
본 발명에 따르면, 분주기(411)는 VCO 신호를 분주하는 것과 동시에 각 분주 신호가 소정의 다중 위상을 갖도록 한다.
본 발명에서는 상기와 같이 소정 배율로 분주되고, 동시에 서로 다른 위상차를 갖는 각각의 신호의 주파수를 자동주파수보정 장치 신호 주파수(fAFC)로 정의한다.
하기에서는 본 발명에 따른 분주기(411)가 VCO 신호를 4분주하며, 이와 동시에 4분주 신호를 동일한 위상차(90°)를 갖도록 출력하는 것으로 설명한다.
이러한 경우, 주파수-디지털 변환기(402)는 VCO 신호를 2분주하는 제1 분주기(412)와 2분주 신호를 다시 2분주하면서 각 신호들이 다중 위상을 갖도록 변환하여 출력하는 다중 위상 발생기(413)를 포함할 수 있다.
상기와 같은 다중 위상 신호에 상응하게 4개의 카운터(414-1 내지 414-4)를 포함할 수 있다.
이처럼 주파수-디지털 변환기(402)는 분주 신호의 개수에 상응하는 카운터(414-1 내지 414-4)를 포함하며, 각 카운터(414-1 내지 414-4)는 다중 위상 신호 를 개별적으로 카운트한다.
각 카운터(414-1 내지 414-4)에서 카운트된 값은 가산기(416)에서 가산되어 출력된다.
본 발명에 따르면, 전압조정발진기(300)에서 출력된 신호를 분주한 복수의 다중 위상 신호를 개별적으로 카운트하기 때문에 최종 출력 값의 정확도는 유지하면서 각 카운터(414-1 내지 414-4)의 동작속도는 낮출 수 있다.
도 5는 본 발명에 따른 주파수-디지털 변환기에서 분주된 신호의 타이밍 다이어그램을 도시한 도면이다.
도 5를 참조하면, 분주기(411)는 VCO 신호의 주파수(fVCO)를 I, Q, Ib 및 Qb와 같이 90°의 위상차를 갖는 신호로 출력한다.
이후, 제1 내지 제4 카운터(414-1 내지 414-4)는 각각 I, Q, Ib 및 Qb 신호 각각의 상승 에지를 카운트한다. 이때, 도 5에 도시된 바와 같이, 4개의 신호가 서로 90°의 위상차를 가지므로 각 카운터(414-1 내지 414-4)에서의 출력 값은 VCO 신호를 직접 카운트한 것과 동일한 값을 가질 수 있다.
한편, 본 발명에 따르면, VCO 신호를 kTREF동안 카운트 할 경우 주파수-디지털 변환기(402)의 해상도는 다음의 [수학식 1]로 주어지며, 이때, 입력신호의 타이밍 다이어그램은 도 6에 도시된 바와 같다.
Figure 112009011348550-pat00001
, 여기서, k는 임의의 정수
발명에 따르면, 주파수 보정이 필요한 경우, 인접 특성곡선간 간격(fspacing)에 따라 k를 적절하게 조정함으로써 목표 주파수로의 정확한 보정을 수행하게 된다. 예를 들어, 인접 특성곡선 간 간격(fspacing)이 큰 대역에서는 k를 작게 설정하고, 인접 특성곡선 간 간격(fspacing)이 작은 대역에서는 k를 크게 설정하여 주파수 보정을 수행한다.
본 발명에 따르면, k, 즉 카운터의 동작 시간을 변화시킴으로써 주파수 해상도를 조정할 수 있다.
본 발명에 따른 유한 상태 기계(406)는 상기와 같은 주파수-디지털 변환기(402)의 출력 값과 목표 주파수값 출력부(404)에서 출력되는 값을 비교하여 각 출력 값의 차이에 따라 캡 뱅크(408)에 대한 제어 코드를 검색한다.
여기서, 목표 주파수값 출력부(404)는 전압조정발진기(300)에서 출력되어야 하는 목표 주파수에 상응하는 디지털 값(Ntarget)을 출력한다.
목표 주파수값 출력부(404)는 정수 분주비와 소수 분주비를 포함하여 계산된 디지털 값을 출력할 수 있다.
바람직하게, 목표 주파수값 출력부(404)는 8비트 정수 분주비와 7비트 소수 분주비를 이용하여 목표 주파수에 상응하는 디지털 값을 계산할 수 있다.
상기한 바와 같이, 목표 주파수의 디지털 값이 소정 비트의 정수 분주비와 7비트의 소수 분주비를 포함하여 계산되는 경우, 목표 주파수에 상응하는 디지털 값을 fREF/128의 해상도로 계산할 수 있다.
상기한 목표 주파수에 상응하는 디지털 값은 상수 값이기 때문에 분수형 주파수합성기의 델타시그마 변조기를 동작시키지 않은 상태에서도 분수분주비에 해당하는 목표 주파수에 대해 수 기준 주파수 주기만에 정확한 주파수 보정을 수행할 수 있다.
본 발명에 따른 유한 상태 기계(406)는 주파수-디지털 변환기(402)가 출력하는 VCO 신호의 주파수에 상응하는 제1 디지털 값과 목표 주파수값 출력부(404)가 출력하는 제2 디지털 값의 차이를 계산하고, 그 차이에 따라 VCO 신호의 주파수가 조정되도록 한다.
상기한 바와 같이, VCO 신호의 주파수가 유한 상태 기계(406)에 의해 조정되면, 이에 따라 주파수-디지털 변환기(402)는 제1 디지털 값을 다시 출력하게 된다. 이후 유한 상태 기계(406)는 제1 디지털 값과 목표 주파수에 상응하는 제2 디지털 값을 비교하여 VCO 신호의 주파수를 다시 조정할 수 있다. 이러한 과정을 반복적으로 수행하여 목표 주파수에 근접하도록 전압조정발진기(300)의 캡 뱅크(408)를 보정할 수 있다.
도 4에 도시된 바와 같이, 본 발명에 따른 유한 상태 기계(406)는 차이 계산부(Difference Calculator, 420), 차이 비교부(Difference Comparator, 422), 이진 검색부(Binary Searcher, 424), 최적 코드 선택부(Optimal Code Selector, 426)를 포함할 수 있다.
차이 계산부(420)는 주파수-디지털 변환기(402)에서 출력되는 제1 디지털 값과 목표 주파수값 출력부(404)에서 출력하는 제2 디지털 값의 차이를 계산하고, 차이에 상응하는 신호를 출력한다.
본 발명에 따르면, 차이 계산부(420)는 제1 디지털 값과 제2 디지털 값의 차이 값과 함께 상대적인 크기, 즉 VCO 신호의 주파수와 목표 주파수의 상대적인 크기에 상응하는 패스트(fast)/슬로우(slow)의 플래그(Flag) 신호를 출력한다.
상기한 바와 같이, VCO 신호의 주파수가 자동주파수보정 장치 동작 중 반복적으로 가변되므로 차이 계산부(420)에서 출력하는 차이 값 및 상대적인 차이도 그에 따라 변화할 수 있다.
차이 비교부(422)는 차이 계산부(420)에서 출력된 차이 값 중 최소 차이 값을 저장하며, 이후 차이 계산부(420)에서 출력된 현재 차이 값과 미리 저장된 최소 차이 값을 비교하여 현재 차이 값과 저장된 최소 차이 값 중 더 작은 값을 새로운 최소 차이 값으로 저장한다.
도 7에 도시된 바와 같이, 본 발명에 따른 차이 비교부(422)는 현재 차이 값 레지스터(Present Difference Value Register, 700), 비교기(Comparator, 702), 최소 차이 값 레지스터(Least Difference Value Register, 704) 및 먹스(Mux, 706)를 포함할 수 있다.
현재 차이 값 레지스터(700)는 차이 계산부(420)에서 출력된 현재 차이 값을 저장한다.
자동 주파수 보정을 위한 초기 시점에, 차이 계산부(420)에서 출력된 현재 차이 값이 최소 차이 값 레지스터(704)에 저장된다.
이후 차이 계산부(420)에서 새로운 현재 차이 값을 출력하는 경우, 출력된 현재 차이 값은 현재 차이 값 레지스터(700)에 저장되며, 비교기(702)는 현재 차이 값과 최소 차이 값 레지스터(704)에 저장된 이전 최소 차이 값을 비교한다.
만일 현재 차이 값이 이전 최소 차이 값보다 작은 경우에는 최소 차이 값을 현재 차이 값으로 갱신한다.
본 발명에 따른 차이 비교부(422)는 상기와 같은 차이 값 비교 및 최소 차이 값의 갱신 과정을 소정 횟수동안 반복 수행한다.
한편, 이진 검색부(424)는 차이 계산부(420)에서 출력되는 패스트 또는 슬로우 신호에 따라 이진 검색(Binary Search)을 수행한다.
이진 검색은 순차 검색에 대응되는 것으로서, 검색 대상 코드의 최상위 비트부터 최하위 비트방향으로 검색하는 방식이다.
본 발명에 따른 이진 검색부(424)는 전압조정발진기(300)의 출력 주파수가 목표 주파수에 근접하게 조정되도록 하기 위한 제어 코드를 검색한다.
상기한 바와 같이, 전압조정발진기(300)가 소정 제어 코드에 따라 스위치되는 캡 뱅크(408)를 포함하고, 캡 뱅크(408)의 제어 코드가 C 비트로 이루어지는 경우, 이진 검색 과정은 C번 반복 수행된다.
이진 검색부(424)는 미리 설정된 초기 코드(initial code)부터 시작하여 캡 뱅크(408)를 위한 제어 코드를 검색하며, 이때, 목표 주파수와 현재 VCO 신호 주파수의 상대적인 차이를 줄이는 방향으로 이진 검색 과정을 수행한다.
예를 들어, 캡 뱅크(408)의 제어 코드가 3비트로 이루어지는 경우, 도 8에 도시된 바와 같이, 목표 주파수(ftarget)로의 주파수 보정을 위한 캡 뱅크(408)의 제어 코드는 000, 001, 010, 011, 100, 101, 110, 111 중 하나로 결정된다.
도 8을 참조하면, 여기서, 초기 코드는 중간 값에 해당하는 100으로 설정될 수 있다. 이러한 초기 코드에 따라 출력되는 VCO 신호의 제1 디지털 값은 목표 주파수에 상응하는 제2 디지털 값에 비해 작은 값을 가지므로, 차이 계산부(420)는 슬로우 신호를 출력하게 된다.
이진 검색부(424)는 슬로우 신호가 수신됨에 따라 이진검색 결과 값인 010을 출력한다.
010 코드에 따라 출력되는 VCO 신호의 제1 디지털 값은 제2 디지털 값에 비해 큰 값을 가지므로 차이 계산부(420)는 패스트 신호를 출력하며, 이에 따라 이진 검색부(424)는 100과 010 사이의 중간 값인 011을 출력한다.
상기와 같이, 캡 뱅크(408)의 제어 코드가 3비트로 이루어지는 경우, 초기 코드 100에서부터 011의 출력까지 3번의 이진 검색이 수행된다.
한편, 본 발명에 따른 최적 코드 선택부(426)는 C번의 이진 검색이 진행되는 동안, 이진 검색부(424)에서 출력된 제어 코드 중 차이 비교부(422)에 의해 결정된 최소 차이 값에 상응하는 제어 코드를 캡 뱅크(408)에 대한 최적 제어 코드로 선택 한다.
도 7에 도시된 바와 같이, 최적 코드 선택부(426)는 현재 코드 레지스터(Present Code Register, 710), 제1 먹스(712), 제2 먹스(714) 및 최근접 코드 레지스터(Closest Code Register, 716)를 포함할 수 있다.
현재 코드 레지스터(710)는 이진 검색부(424)에 의해 검색된 현재 제어 코드를 저장한다.
제1 먹스(712)는 현재 제어 코드와 최근접 코드 레지스터(716)에 저장된 최근접 제어 코드 중 하나를 출력한다.
만일, 차이 비교부(422)에서 현재 차이 값이 이전에 저장된 최소 차이 값보다 작은 것으로 판단하는 경우, 제1 먹스(712)는 차이 비교부(422)의 먹스(706)와 연동하여 현재 차이 값에 상응하는 현재 제어 코드를 출력하며, 출력된 현재 제어 코드는 최근접 코드 레지스터(716)에 저장된다.
반면, 차이 비교부(422)에서 출력된 현재 차이 값이 이전에 저장된 최소 차이 값보다 큰 것으로 판단하는 경우, 즉, 이전 최소 차이 값이 그대로 유지되는 경우, 제1 먹스(712)는 이전에 저장된 최근접 제어 코드를 출력한다.
한편, 제2 먹스(714) 역시 현재 제어 코드와 최근접 제어 코드 중 하나를 선택적으로 출력한다.
본 발명에 따르면, 이진 검색이 진행되는 동안 최소 차이 값이 연속적으로 갱신되기 때문에 제2 먹스(714)는 이진 검색이 C-1번째 수행되는 경우에는 이진 검색부(424)에서 입력되는 현재 제어 코드를 출력하며, C번째 이진 검색이 수행된 경 우에는 최적 제어 코드를 출력한다.
여기서, 최적 제어 코드는 C 번의 이진 검색이 완료된 후 최근접 코드 레지스터(716)에 저장된 최근접 제어 코드이다.
본 발명에 따르면, 타이밍 로직 유닛(400)에서 마지막 비트, 즉 C번째 비트의 이진 검색이 완료되는 경우에 AFC_Done 신호를 출력하며, 이러한 경우, 제2 먹스(714)가 최종적인 최적 제어 코드를 출력하게 된다.
도 7에서 캡 뱅크(408)의 제어 코드는 6비트로 설정되며, 이에 따라 상기와 같은 디지털 값의 차이 계산, 비교, 이진 탐색 등은 6번 반복 수행될 수 있다.
도 9는 본 발명에 따른 자동주파수보정 과정을 도시한 순서도이다.
도 9를 참조하면, 타이밍 로직 유닛(400)의 시작 신호가 동기화된다(단계 900).
이후, 이진 검색부(424)의 초기 코드가 설정되며(단계 902), 목표 주파수에 상응하는 디지털 값(제2 디지털 값)이 출력된다(단계 904).
여기서, 이진 검색부(424)의 초기 코드는 뒤이어 수행될 이진 검색을 위해 캡 뱅크(408)의 전체 코드 범위 중 중간 값으로 설정된다.
한편, 상기한 중간 값 및 이후 가변되는 제어 코드에 따라 전압조정발진기(300)에서 출력된 VCO 신호의 주파수가 주파수-디지털 변환기(402)에 의해 제1 디지털 값으로 변환 출력된다(단계 906).
이후, 단계 904 및 906에서 출력된 제1 디지털 값과 제2 디지털 값의 차이가 계산된다(단계 908).
단계 908에서 계산된 현재 차이 값은 차이 비교부(422)에서 이전에 저장된 최소 차이 값과의 비교되며(단계 910), 이중 작은 값으로 최소 차이 값이 갱신된다(단계 912).
한편, 단계 908에서 제1 디지털 값 및 제2 디지털 값의 상대적인 차이에 따라 이진 검색부(424)에서 이진 검색이 수행되며(단계 914), 이진 검색 결과가 저장된다(단계 916).
단계 916은 이진 검색부(424)에서 검색된 현재 제어 코드 중 제1 디지털 값과 제2 디지털 값의 차이가 가장 작은 경우의 제어 코드를 최근접 제어 코드로 저장한다.
상기한 단계 906 내지 916은 캡 뱅크(408) 제어 코드의 비트 수만큼 반복 수행된다.
이에 따라 현재 비트가 마지막 비트인지 여부를 판단하며(단계 918), 마지막 비트인 경우 최적 코드 선택부(426)에 최종적으로 저장된 최근접 제어 코드가 최적 제어 코드로 설정된다(단계 920).
본 발명에 따르면, 자동주파수보정 장치의 단일 비트 검색 시간은 제어 시간을 포함하여 (k+2)TREF이며 전체 보정시간은 {C(k+2)+3}TREF이다. 여기서 C는 캡 뱅크(408)의 제어 코드 비트수이다.
상기와 같이, 최적 제어 코드가 선택된 이후, 주파수 합성기의 자동주파수보정 루프의 동작이 종료되며, 위상고정루프의 동작이 시작된다.
본 발명에 따르면, VCO 신호의 주파수를 직접 카운트하며, 카운트된 디지털 값과 목표 주파수의 디지털 값을 직접 비교하기 때문에 VCO 신호의 주파수와 목표 주파수의 차이를 정확하게 계산할 수 있다.
또한, 정확한 차이 계산에 근거하여 이진 검색을 수행하기 때문에 정확한 주파수 보정이 가능하다.
한편, 본 발명과 같은 광대역 주파수 합성기에서 자동주파수보정에 있어 주파수 해상도와 보정시간은 매우 중요한 성능지표이다.
도 10은 본 발명에 따른 자동주파수보정 장치와 종래의 자동주파수보정 방식의 성능을 비교한 그래프이다.
도 10을 참조하면, 본 발명에 따른 자동주파수보정 방식(FDC Based AFC)은 같은 주파수 해상도를 가질 때 VCO 신호와 기준 주파수 fREF를 상대적으로 비교하는 방식(Frequency Comparator Based AFC)에 비해, 보정 시간이 매우 짧다.
또한, 종래의 TVC 방식(TVC Based AFC)은 fREF보다 작은 주파수 해상도를 가질 수 없으나, 본 발명에 따른 방식은 k를 적절히 설정함에 따라 fREF보다 작은 주파수 해상도를 얻을 수 있다.
따라서, 본 발명에 따른 자동주파수보정장치는 보정속도 및 주파수 해상도 측면에서 종래의 방식에 비해 우수한 성능을 가진다는 점을 알 수 있다.
하기에서는, 본 발명에 따른 자동주파수보정 장치를 실제 구현한 결과를 설명한다.
본 발명에 따른 자동주파수보정 장치를 포함하는 광대역 분수분주형 주파수 합성기를 0.13㎛ CMOS 공정으로 설계 구현하였다.
측정결과 주파수 합성기는 1.2V에서 15.8mA의 전류를 소모한다. 기준주파수(fREF)는 19.2MHz이며, 전압조정발진기의 출력주파수 범위는 1173 - 1940 MHz이다.
도 11은 주파수합성기의 출력 신호의 측정결과이다. 도 11a의 출력 스펙트럼은 전압조정발진기의 출력을 1.49 GHz에서 측정하였다. Reference Spur와 Fractional Spur Level은 각각 -63 dBc와 -69 dBc으로 측정되었고, 도 11b에 도시된 바와 같이, 위상잡음성능은 10 kHz에서 -86.5 dBc/Hz이며, 1 MHz에서 -124.1 dBc/Hz이다.
도 12는 본 발명에 따른 주파수 합성기의 로킹 시간(locking time) 측정결과이다. 측정된 자동주파수보정 장치의 보정시간은 k=1일 때 1.12 ㎲이고 k=4일 때 2.05 ㎲로 매우 우수한 성능을 보여준다. 최적 제어 코드를 찾는 자세한 과정은 Behavioral Simulation을 통해서 검증하였으며 측정결과와 함께 표시하였다.
[표 1]은 본 발명에 따른 자동주파수보정 장치의 측정된 성능을 요약한 것이다.
[표 1]본 발명에 따른 자동주파수보정 장치의 측정된 성능 요약
Low Band High Band
Target Frequency
(목표 주파수)
1175 MHz
1940 MHz
fspacing 9 MHz 40 MHz
k 4 1
fresolution 4.8 MHz 19.2 MHz
Calibration time
(보정 시간)
2.05 ㎲
1.12 ㎲
[표 1]에는 1173 내지 1973 MHz의 대역폭 중에서 저주파대역인 1175MHz와 고주파대역인 1940MHz에서 측정한 결과를 표시하였다. 광대역 주파수합성기에서는 주파수 대역에 따라 fspacing이 달라지므로 자동주파수보정 장치의 해상도를 이에 맞게 조정해 주어야 한다. 이를 위해 k값을 각각 4와 1로 조정하였으며, 이에 따라 자동주파수보정 장치의 해상도가 해당 주파수 대역의 fspacing보다 작게 결정되었다. 주파수 보정시간은 k값에 비례하여 증가하므로 저주파대역의 보정시간이 고주파대역의 보정시간보다 길게 측정되었다.
[표 2]는 본 발명에 따른 자동주파수보정 방식과 기존 주파수보정 방식들을 비교한 것이다.
[표 2]본 발명에 따른 자동주파수보정 방식과 종래 보정 방식의 비교
본 발명 [1] [2] [3] [4]

Frequency Comparison Method
(주파수 비교 방식)
Frequency-to-Digital Converter
(주파수-디지털 변환)		 Relative Frequency Comparator
(상대적인 주파수 비교)		 Relative Frequency Comparator
(상대적인 주파수 비교)		 Time-to-Voltage Converter
(시간-전압 변환)		 Time-to-Voltage Converter
(시간-전압 변환)


Search Algorithm
(검색 알고리즘)
Binary Search
with Optimal
Code Selection
(최적 제어 코드 선택 위한 이진 검색)


Binary Search
(이진 검색)


Binary Search
(이진 검색)


Linear
Search
(선형 검색)		 Binary Search
with Optimal
Code Selection
(최적 제어 코드 선택 위한 이진 검색)
Finest Resolution Achievable in a Time Period of k?TREF
(소정 주기 동안 가능한 해상도)



fREF/k



fVCO/(4?k)



fVCO/(8?k)




fREF




fREF
Applicability to SD Fractional-N PLL(분수분주형 주파수 합성기의 적용 가능성)

Possible
(가능)

Possible
but Slow1
(가능하나 느림)

Possible
but Slow
(가능하나 느림)

Impossible
(불가능)

Impossible
(불가능)
[표 2]에 나타난 바와 같이, 본 발명에 따른 방식은 기존 방식들 [1](H. Lee et al., "A SD Fractional-N Frequency Syntehsizer Using a Wide-Band Integrated VCO and a Fast AFC Technique for GSM/GPRS/WCDMA Applications," IEEE Journal of Solid-State Circuits, vol. 39, no. 7, July 2004), [2](M. Marutani et al., "An 18mW 90 to 770MHz Synthesizer with Agile Auto-Tuning for Digital TV Tuners," IEEE Int. Solid-State Circuits Conference, Feb. 2006), [3](T. Lin et al., "An Agile VCOCalibration Technique for a 10-GHz CMOS PLL," IEEE Journal of Solid-State Circuits, vol. 42, no. 2, Feb. 2007), [4](J. Lee et al., "A 480-MHz to 1-GHz Sub-picosecond Clock Generator with a Fast and Accurate Automatic Frequency Calibration in 0.13-mm CMOS," IEEE Asian Solid-State Circuits Conference, Nov. 2007)에 비해서 주어진 시간 k?TREF에서 매우 높은 주파수 해상도 fREF/k를 얻을 수 있다. 또한 기존 방식의 상대적인 주파수 비교방식과 달리, 목표 주파수에 대한 상수값(Ntarget)을 미리 결정하여 이를 이용한 목표값(제2 디지털 값)과 현재값(제1 디지털 값)의 차이를 계산하는 방식을 사용하므로 델타시그마 분수분주형 주파수합성기에서 매우 빠르게 주파수를 보정할 수 있다.
상기한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대해 통상의 지식을 가진 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래기술에 따른 자동주파수보정 회로를 포함하는 주파수 합성기를 개략적으로 도시한 도면.
도 2는 전압조정발진기의 주파수 특성 곡선을 도시한 도면.
도 3은 본 발명의 바람직한 일 실시예에 따른 자동주파수보정 장치가 적용된 광대역 분수분주형 주파수 합성기를 개략적으로 도시한 도면.
도 4는 본 발명에 따른 자동주파수보정 장치의 구성을 상세하게 도시한 도면.
도 5는 본 발명에 따른 주파수-디지털 변환기에서 분주된 신호의 타이밍 다이어그램을 도시한 도면.
도 6은 본 발명에 따른 자동주파수보정 장치의 입력신호 타이밍 다이어그램.
도 7은 본 발명에 따른 유한 상태 기계의 상세 구성을 도시한 도면.
도 8은 본 발명에 따른 이진 탐색 과정을 설명하기 위한 도면.
도 9는 본 발명에 따른 자동주파수보정 과정을 도시한 순서도.
도 10은 본 발명에 따른 자동주파수보정 장치와 종래의 자동주파수보정 방식의 성능을 비교한 그래프.
도 11은 주파수합성기의 출력 신호의 측정결과를 도시한 도면.
도 12는 본 발명에 따른 주파수 합성기의 로킹 시간(locking time) 측정결과를 도시한 도면.

Claims (14)

  1. 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치에 있어서,
    전압조정발진기에서 출력된 신호의 주파수를 제1 디지털 값으로 변환하는 주파수-디지털 변환기(Frequency-to-Digital Converter);
    목표 주파수에 상응하는 제2 디지털 값을 출력하는 목표 주파수값 출력부; 및
    상기 제1 디지털 값과 상기 제2 디지털 값의 차이를 이용하여 상기 전압조정발진기에서 출력되는 주파수를 조정하는 유한 상태 기계(Finite State Machine)를 포함하되,
    상기 주파수-디지털 변환기는,
    상기 전압조정발진기에서 출력된 신호를 소정 배율로 분주하며 각 분주 신호를 다중 위상을 갖는 신호로 출력하는 분주기; 및
    상기 다중 위상을 갖는 각각의 신호를 카운트하는 하나 이상의 카운터를 포함하는 자동주파수보정 장치.
  2. 삭제
  3. 제1항에 있어서,
    인접 특성곡선간의 간격에 따라 상기 카운터의 동작 시간을 변화시킴으로써 주파수 해상도를 조정할 수 있는 자동주파수보정 장치.
  4. 제1항에 있어서,
    상기 목표 주파수값 출력부는 기준 주파수 및 소정 비트의 정수 및 소수 부분을 포함한 분주비를 이용하여 상기 목표 주파수에 상응하는 상기 제2 디지털 값을 계산하는 자동주파수보정 장치.
  5. 제1항에 있어서,
    상기 유한 상태 기계는,
    상기 제1 디지털 값과 상기 제2 디지털 값의 차이를 계산하여 차이 값을 계산하는 차이 계산부(Difference Calculator);
    상기 제1 디지털 값 및 제2 디지털 값의 상대적인 차이에 따라 이진 검색을 수행하는 이진 검색부(Binary Searcher); 및
    상기 차이 계산부에서 계산된 차이 값 및 상기 이진 검색부의 검색 결과를 통해 상기 전압조정발진기가 상기 목표 주파수에 근접한 주파수를 출력하도록 하는 최적 제어 코드를 선택하는 최적 코드 선택부(Optimal Code Selector)를 포함하는 자동주파수보정 장치.
  6. 제5항에 있어서,
    상기 차이 계산부는 상기 제1 디지털 값 및 상기 제2 디지털 값의 상대적인 차이에 상응하는 패스트(fast) 또는 슬로우(slow) 플래그 신호 중 하나를 출력하며, 상기 이진 검색부는 상기 패스트 신호 또는 슬로우 신호에 따라 이진 검색을 수행하는 자동주파수보정 장치.
  7. 제5항에 있어서,
    상기 제1 디지털 값은 주파수 보정이 완료되기 전에 상기 최적 코드 선택부에서 선택되는 제어 코드에 따라 가변되며,
    상기 차이 계산부는 상기 가변되는 제1 디지털 값과 상기 제2 디지털 값의 차이 값을 주기적으로 출력하는 자동주파수보정 장치.
  8. 제7항에 있어서,
    상기 차이 계산부에서 현재 출력된 차이 값과 이전에 저장된 최소 차이 값을 비교하여 최소 차이 값을 갱신하는 차이 비교부를 더 포함하는 자동주파수보정 장치.
  9. 제8항에 있어서,
    상기 최적 코드 선택부는 상기 최소 차이 값이 갱신되는 시점에 상기 이진 검색부에서 검색된 제어 코드를 최근접 제어 코드로 저장하는 자동주파수보정 장치.
  10. 제9항에 있어서,
    상기 제어 코드가 C비트로 이루어지는 경우, 상기 이진 검색이 C번 반복 수행되며,
    상기 최적 코드 선택부는 상기 이진 검색이 C번 반복 수행된 후에 저장된 최근접 제어 코드를 최적 제어 코드로 출력하는 자동주파수보정 장치.
  11. 제1항에 있어서,
    상기 자동주파수보정의 시작 및 종료를 위한 타이밍 신호를 생성하는 타이밍 로직 유닛을 더 포함하는 자동주파수보정 장치.
  12. 위상고정루프 기반 분수분주형 주파수 합성기를 위한 자동주파수보정 장치에 있어서,
    전압조정발진기에서 출력된 신호를 소정 배율로 분주하며 각 분주 신호를 다중 위상 갖는 신호로 출력하는 분주기; 및
    상기 다중 위상을 갖는 각각의 신호를 카운트하는 하나 이상의 카운터를 포함하되,
    상기한 카운터를 통해 상기 전압조정발진기에서 출력된 신호의 주파수가 디지털 값으로 출력되며, 상기 디지털 값과 목표 주파수에 상응하는 디지털 값을 비교하여 상기 전압조정발진기의 출력 주파수를 조정하는 자동주파수보정 장치.
  13. 분수분주형 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 방법에 있어서,
    전압조정발진기의 출력 주파수를 직접 카운트하는 단계;
    유한상태기계가 상기 카운트된 디지털 값과 목표 주파수에 상응하는 디지털 값의 차이를 이용하여 상기 전압조정발진기에서 출력되는 주파수를 조정하는 단계를 포함하되,
    상기 유한상태기계는 상기 카운트된 디지털 값과 상기 목표 주파수에 상응하는 디지털 값의 상대적인 차이에 따라 이진 검색을 수행하고, 상기 이진 검색 결과를 통해 상기 전압조정발진기의 주파수가 상기 목표 주파수에 근접한 주파수를 출력하도록 조정하며,
    상기 카운트 단계는,
    상기 출력된 신호를 미리 설정된 배율로 분주하는 단계;
    상기 분주된 신호를 다중 위상 신호로 변환하는 단계; 및
    상기 다중 위상 신호를 각각 카운트 한 후 가산하는 단계를 포함하는 자동주파수보정 방법.
  14. 삭제
KR1020090015264A 2009-02-24 2009-02-24 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치 및 방법 KR101180144B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090015264A KR101180144B1 (ko) 2009-02-24 2009-02-24 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치 및 방법
US12/423,061 US7982552B2 (en) 2009-02-24 2009-04-14 Automatic frequency calibration apparatus and method for a phase-locked loop based frequency synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090015264A KR101180144B1 (ko) 2009-02-24 2009-02-24 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20100096402A KR20100096402A (ko) 2010-09-02
KR101180144B1 true KR101180144B1 (ko) 2012-09-05

Family

ID=42630417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090015264A KR101180144B1 (ko) 2009-02-24 2009-02-24 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치 및 방법

Country Status (2)

Country Link
US (1) US7982552B2 (ko)
KR (1) KR101180144B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240796B2 (en) 2013-04-30 2016-01-19 Micrel, Inc. PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching
KR101622542B1 (ko) 2013-04-30 2016-05-19 마이크렐 인코포레이티드 전하 펌프 전류 변조를 사용하여 폐 루프 곡선 검색을 실행하는 다중-곡선 vco를 갖는 pll 주파수 합성기
US11632117B2 (en) 2020-10-28 2023-04-18 Electronics And Telecommunications Research Institute Frequency modulation system based on phase-locked loop capable of performing fast modulation independent of bandwidth and method of the same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8085070B2 (en) * 2007-12-20 2011-12-27 Integrated Device Technology Inc. Overclocking with phase selection
TWI470937B (zh) * 2009-09-04 2015-01-21 Mstar Semiconductor Inc 鎖相迴路之頻率校正裝置及頻率校正方法
TWI362835B (en) * 2010-03-11 2012-04-21 Ind Tech Res Inst Automatic frequency calibration circuit and method for frequency synthesizer
CN102201801B (zh) * 2010-03-23 2013-12-18 三星半导体(中国)研究开发有限公司 高精度振荡器及其自校准方法
US8433944B2 (en) * 2010-04-12 2013-04-30 Qualcomm Incorporated Clock divider system and method with incremental adjustment steps while controlling tolerance in clock duty cycle
US8436686B2 (en) * 2010-09-20 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for efficient time slicing
US8953730B2 (en) 2012-04-20 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Auto frequency calibration for a phase locked loop and method of use
US9048850B2 (en) * 2012-07-02 2015-06-02 Qualcomm Incorporated Frequency synthesizer apparatus and methods for improving capacitor code search accuracy using LSB modulation
KR101364843B1 (ko) * 2012-08-30 2014-02-20 강원대학교산학협력단 자동 주파수 교정회로 및 이를 포함한 주파수 합성장치
TWI501556B (zh) * 2012-10-12 2015-09-21 Ali Corp 鎖相迴路裝置
US9065454B2 (en) * 2012-11-29 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop with self-calibration
US9762250B2 (en) 2013-11-27 2017-09-12 Silicon Laboratories Inc. Cancellation of spurious tones within a phase-locked loop with a time-to-digital converter
CN104734696B (zh) * 2013-12-24 2017-11-03 上海东软载波微电子有限公司 锁相环频率校准电路及方法
CN106130544B (zh) * 2016-06-15 2021-10-29 上海兆芯集成电路有限公司 自动频带校准方法与系统
CN107863959B (zh) * 2017-12-14 2024-01-30 四川易冲科技有限公司 一种频率校准的方法及装置
US11095295B2 (en) 2018-06-26 2021-08-17 Silicon Laboratories Inc. Spur cancellation for spur measurement
US10659060B2 (en) 2018-09-27 2020-05-19 Silicon Laboratories Inc. Spur cancellation with adaptive frequency tracking
US10680622B2 (en) 2018-09-27 2020-06-09 Silicon Laboratories Inc. Spur canceller with multiplier-less correlator
US10819353B1 (en) 2019-10-04 2020-10-27 Silicon Laboratories Inc. Spur cancellation in a PLL system with an automatically updated target spur frequency
US11038521B1 (en) 2020-02-28 2021-06-15 Silicon Laboratories Inc. Spur and quantization noise cancellation for PLLS with non-linear phase detection
US11316522B2 (en) 2020-06-15 2022-04-26 Silicon Laboratories Inc. Correction for period error in a reference clock signal
KR102447315B1 (ko) * 2020-08-06 2022-09-23 인천대학교 산학협력단 디지털 주파수 고정 장치
CN114629495A (zh) 2020-12-10 2022-06-14 三星电子株式会社 自动频率校准和锁定检测电路以及包括其的锁相环
CN113114238B (zh) * 2021-04-09 2022-11-25 西安电子科技大学 一种应用于锁相环自动频率校准的频率检测器
CN113541683B (zh) * 2021-06-08 2022-11-25 西安电子科技大学 一种基于可编程三分频器的锁相环自动频率校准器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483391B1 (en) * 2001-03-30 2002-11-19 Conexant Systems, Inc. System for controlling the amplitude of an oscillator
US20030224749A1 (en) 2002-05-31 2003-12-04 Toshiya Uozumi Semiconductor integrated circuit device for communication
US20070247248A1 (en) 2006-04-19 2007-10-25 Kabushiki Kaisha Toshiba Controller for oscillator
US20070264951A1 (en) 2006-05-11 2007-11-15 Seong-Hwan Cho Methods of automatically calibrating frequency features of a phase locked loop, and phase locked loops including an open-loop automatic frequency calibration circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3488180B2 (ja) * 2000-05-30 2004-01-19 松下電器産業株式会社 周波数シンセサイザ
EP1189347A1 (en) * 2000-09-15 2002-03-20 Texas Instruments France Electronically trimmed VCO
US6710664B2 (en) * 2002-04-22 2004-03-23 Rf Micro Devices, Inc. Coarse tuning for fractional-N synthesizers
DE10308643A1 (de) * 2003-02-27 2004-09-16 Infineon Technologies Ag Phasenregelanordnung
EP1865603B1 (en) * 2005-03-31 2011-10-12 Fujitsu Ltd. Clock selecting circuit and synthesizer
US8132041B2 (en) * 2007-12-20 2012-03-06 Qualcomm Incorporated Method and apparatus for generating or utilizing one or more cycle-swallowed clock signals

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483391B1 (en) * 2001-03-30 2002-11-19 Conexant Systems, Inc. System for controlling the amplitude of an oscillator
US20030224749A1 (en) 2002-05-31 2003-12-04 Toshiya Uozumi Semiconductor integrated circuit device for communication
US20070247248A1 (en) 2006-04-19 2007-10-25 Kabushiki Kaisha Toshiba Controller for oscillator
US20070264951A1 (en) 2006-05-11 2007-11-15 Seong-Hwan Cho Methods of automatically calibrating frequency features of a phase locked loop, and phase locked loops including an open-loop automatic frequency calibration circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240796B2 (en) 2013-04-30 2016-01-19 Micrel, Inc. PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching
KR101622542B1 (ko) 2013-04-30 2016-05-19 마이크렐 인코포레이티드 전하 펌프 전류 변조를 사용하여 폐 루프 곡선 검색을 실행하는 다중-곡선 vco를 갖는 pll 주파수 합성기
US11632117B2 (en) 2020-10-28 2023-04-18 Electronics And Telecommunications Research Institute Frequency modulation system based on phase-locked loop capable of performing fast modulation independent of bandwidth and method of the same

Also Published As

Publication number Publication date
KR20100096402A (ko) 2010-09-02
US7982552B2 (en) 2011-07-19
US20100213984A1 (en) 2010-08-26

Similar Documents

Publication Publication Date Title
KR101180144B1 (ko) 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치 및 방법
US8008956B1 (en) Frequency synthesizer and high-speed automatic calibration device therefor
KR101209030B1 (ko) 주파수합성기 및 이를 위한 고속 자동 보정장치
JP4649362B2 (ja) 発振器制御装置
US8570107B2 (en) Clock generating apparatus and frequency calibrating method of the clock generating apparatus
US9042854B2 (en) Apparatus and methods for tuning a voltage controlled oscillator
EP1018219B1 (en) Digital frequency synthesis by sequential fraction approximations
US8384450B2 (en) Frequency synthesizer device and modulation frequency displacement adjustment method
US8305115B2 (en) Elimination of fractional N boundary spurs in a signal synthesizer
US7295078B2 (en) High-speed, accurate trimming for electronically trimmed VCO
KR101316890B1 (ko) 주파수 합성기의 주파수 보정장치 및 그 방법
US7602256B2 (en) Systems and techniques for auto-calibration and fast tuning of voltage controlled oscillators in phase-lock loops
US10944412B2 (en) PLL with phase range extension
KR20080035786A (ko) 주파수합성기 및 주파수조절방법
CN101938276A (zh) 鉴频鉴相器及其鉴频鉴相方法、锁相环、频率综合器
Huang et al. Low-noise fractional-N PLL with a high-precision phase control in the phase synchronization of multichips
US9385688B2 (en) Filter auto-calibration using multi-clock generator
US20040180638A1 (en) Low frequency self-calibration of a PLL with multiphase clocks
US10218367B2 (en) Frequency synthesizing device and automatic calibration method thereof
US20160006421A1 (en) Frequency synthesiser circuit
US6859073B1 (en) Fast VCO calibration for frequency synthesizers
JP2017512446A (ja) 周波数シンセサイザ
US6661293B2 (en) Method and arrangement for setting a frequency
KR20100039003A (ko) 위상 계산 기반의 고속 주파수 비교를 이용한 브이씨오 보정 장치 및 방법
US10897260B2 (en) Systems and methods for performing phase error correction

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150821

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160711

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170721

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190603

Year of fee payment: 8