KR20080035786A - 주파수합성기 및 주파수조절방법 - Google Patents
주파수합성기 및 주파수조절방법 Download PDFInfo
- Publication number
- KR20080035786A KR20080035786A KR1020060102283A KR20060102283A KR20080035786A KR 20080035786 A KR20080035786 A KR 20080035786A KR 1020060102283 A KR1020060102283 A KR 1020060102283A KR 20060102283 A KR20060102283 A KR 20060102283A KR 20080035786 A KR20080035786 A KR 20080035786A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- frequency
- bank
- voltage
- divider
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000005086 pumping Methods 0.000 claims abstract description 41
- 230000004044 response Effects 0.000 claims abstract description 25
- 238000010845 search algorithm Methods 0.000 claims description 24
- 230000010355 oscillation Effects 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000012544 monitoring process Methods 0.000 claims description 7
- 102100028924 Formin-2 Human genes 0.000 claims description 6
- 101001059398 Homo sapiens Formin-2 Proteins 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 238000007493 shaping process Methods 0.000 claims description 2
- 230000008859 change Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
Claims (18)
- 기준신호(fref)의 주파수를 1/(R1)로 분주하는 기준분주기(210);상기 기준분주기(210)로부터 출력되는 신호 및 파인모드신호(FMN2)의 위상 차이에 해당하는 펄스(Pulse)를 출력하는 위상검출기(220);상기 기준분주기(210)의 출력신호 및 출력신호(fout)를 이용하여 코어스모드신호(PSO) 및 상기 파인모드신호(FMN2)를 출력하는 메인분주기(270);상기 위상검출기(220)로부터 출력되는 펄스의 폭(Width) 및 펄스의 부호(Sign)에 따라 충전 또는 방전되는 전하들에 대응되는 펌핑전압(Vcp)을 생성하는 전하펌프(230);주파수조정 루프 동작 중에 발생하는 잡음들을 제거하고, 내장된 커패시터를 통하여 상기 전하펌프(230)로부터 충전 또는 방전되는 전하들에 대응되는 상기 펌핑전압(Vcp)의 전압준위를 결정하는 루프필터(240);제1스위치제어신호(GW1)에 응답하여 일 단자로 인가되는 상기 펌핑전압(Vcp)을 다른 일 단자에 연결된 전압제어발진기(250)에 전달하는 제1스위치(S1);제2스위치제어신호(GW2)에 응답하여 일 단자로 인가되는 기준전압(Vrerf)을 다른 일 단자에 연결된 상기 전압제어발진기(250)에 전달하는 제2스위치(S2);주파수제어신호(AFCout) 및 상기 제1스위치(S1) 및 상기 제2스위치(S2)를 통하여 인가되는 조절전압(VC)에 대응되는 상기 출력신호(fout)를 생성하는 전압제어발진기(250); 및상기 펌핑전압(Vcp), 상기 기준신호(fref) 및 상기 코어스모드신호(PSO)에 응답하여, 상기 주파수제어신호(AFCout), 상기 제1스위치제어신호 및 상기 제2스위치제어신호를 생성하는 자동주파수 조절블록(260)을 구비하는 것을 특징으로 하는 주파수합성기.
- 제1항에 있어서, 상기 메인분주기(270)는,상기 출력신호(fout)의 주파수를 1/P(P는 정수)로 분주하여 상기 코어스모드신호(PSO)를 생성하는 프리스케일러(271);상기 기준분주기(210)로부터 출력되는 신호를 변조하여 생성시킨 분주제어신호(DC)를 생성하는 시그마-델타(∑-△) 변조기(273); 및상기 분주제어신호(DC)에 응답하여 상기 프리스케일러(271)로부터 출력되는 코어스모드신호(PSO)를 1/(N1)(N은 정수)로 분주하여 상기 파인모드신호(FMN2)를 생성하는 프로그램 분주기(272)를 구비하는 것을 특징으로 하는 주파수합성기.
- 제2항에 있어서, 상기 시그마-델타(∑-△) 변조기(273)는,20비트(20 Bits) 해상도(resolution)의 4차 multistage-noise-shaping(MASH) 구조를 가지는 것을 특징으로 하는 주파수합성기.
- 제1항에 있어서,상기 제1스위치제어신호(GW1) 및 상기 제2스위치제어신호(GW2)는 서로 배타 적으로(Exclusively) 인에이블되며,상기 조절전압은 상기 기준전압(Vref) 및 상기 루프필터(240)의 출력신호 중 어느 한 신호의 전압준위를 가지는 것을 특징으로 하는 주파수합성기.
- 제1항에 있어서, 상기 자동주파수 조절블록(260)은,제어신호(CON)에 응답하여 상기 R분주기(262) 및 N분주기(263)로부터 출력되는 제1분주신호() 및 제2분주신호()의 주파수 차이에 대응되는 비교신호(COMP)를 생성하는 주파수비교기(263);상기 비교신호(COMP) 및 뱅크조절 인에이블신호(PSA_En)를 이용하여, 상기 주파수제어신호(AFCout), 상기 제1스위치제어신호(GW1), 상기 제2스위치제어신호(GW2) 및 상기 제어신호(CON)를 생성하는 스테이트머신(264); 및상기 펌핑전압(Vcp)을 기준전압과 비교하여 상기 뱅크조절 인에이블신호(PSA_En)를 생성하는 펌핑전압감시회로(265)를 구비하는 것을 특징으로 하는 주파수합성기.
- 제5항에 있어서,상기 R분주기(261)의 분주 수 R2가 상기 기준 분주기(210)의 분주 수 R1에 비하여 적은 것을 특징으로 하는 주파수합성기.
- 제5항에 있어서,상기 기준전압은 현재 설정된 뱅크가 커버할 수 있는 최소전압 및 최대전압인 것을 특징으로 하는 주파수합성기.
- 상기 전압제어발진기로부터 출력되는 출력신호(fout)를 1/P(P는 정수)분주하여 생성시킨 코어스모드신호(PSO)의 주파수를 1/(N2)(N은 정수)로 분주시킨 제2분주신호()를 생성시키는 N분주기(262);제어신호(CON)에 응답하여 상기 R분주기(262) 및 N분주기(263)로부터 출력되는 제1분주신호() 및 제2분주신호()의 주파수 차이에 대응되는 비교신호(COMP)를 생성하는 주파수비교기(263);상기 전압제어발진기로부터 출력되는 출력신호(fout)의 주파수를 결정하는 펌핑전압(Vcp)과 기준전압을 비교하여 뱅크조절 인에이블신호(PSA_En)를 생성하는 펌핑전압감시회로(265); 및상기 비교신호(COMP) 및 상기 뱅크조절 인에이블신호(PSA_En)를 이용하여, 상기 주파수제어신호(AFCout) 및 상기 제어신호(CON)를 생성하는 스테이트머신(264)을 구비하는 것을 특징으로 하는 자동 주파수조절회로.
- 제8항에 있어서,상기 기준전압은 현재 설정된 뱅크가 커버할 수 있는 최소전압 및 최대전압인 것을 특징으로 하는 주파수합성기.
- 제5항에 기재된 주파수합성기에서 수행하는 주파수조절방법에 있어서,상기 전압제어발진기에 내장된 복수개의 뱅크 중 임의의 한 뱅크를 초기뱅크로 결정하고, 반복변수(M) 및 N-타겟 값(Ntarget)을 결정하는 초기화단계;상기 반복변수(M)에 따라, 상기 초기뱅크를 이용하여 생성시킨 상기 발진 신호(fout)를 분주하여 생성시킨 코어스모드신호(PSO) 및 상기 기준신호를 이용하여 N-제너레이션 값(Ngen)을 계산하고, 상기 N-타겟 값(Ntarget) 및 상기 N-제너레이션 값(Ngen)의 차이를 이용하여 뱅크의 번호(Nbank)를 변경시키는 N-타겟 알고리즘 수행단계;상기 N-타겟 알고리즘을 수행하여 결정된 뱅크가 최적이 아니라고 판단된 경우, 최적의 뱅크를 추가로 탐색하는 보조 탐색 알고리즘 수행단계; 및상기의 N-타겟 알고리즘 및/또는 상기 보조 탐색 알고리즘 수행단계를 거쳐 최적의 뱅크가 결정된 후 일정한 시간이 경과한 다음, 이미 결정된 뱅크가 최적이 아니라고 판단된 경우 상기 N-타겟 알고리즘에서부터 주파수 조절을 다시 수행하도록 지시하는 사후 탐색 알고리즘 수행단계를 구비하는 것을 특징으로 하는 주파수조절방법.
- 제10항에 있어서,상기 임의의 한 뱅크의 번호는 상기 복수 개의 뱅크번호 중 중앙의 번호(Ncenter)이고,상기 반복변수(M)는 상기 N-타겟 알고리즘에서 수행될 주파수조절의 루프 회수를 결정하며,상기 N-타겟 값(Ntarget)은 아래의 수학식여기서 fref는 상기 기준신호의 주파수, fout는 상기 발진 신호의 주파수, R2는 R분주기(261)에서의 분주 수, N2는 N분주기(262)에서의 분주 수, P는 상기 출력신호(fout)의 주파수를 분주한 수로 상기 코어스모드신호(PSO)를 생성하는데 사용하는 분주 수인 것을 특징으로 하는 주파수조절방법.
- 제11항에 있어서, 상기 N-타겟 알고리즘 수행단계는,상기 초기뱅크를 이용하여 생성시킨 상기 발진 신호(fout)를 P(P는 정수)분 주하여 생성시킨 코어스모드신호(PSO) 및 상기 기준신호를 이용하여 N-제너레이션 값(Ngen)을 계산하고, 상기 N-제너레이션 값과 상기 N-타겟 값의 차이를 이용하여 계산한 이동시켜야 할 뱅크번호(Ndiff) 만큼 뱅크의 번호를 1차적으로 변경하는 코어스모드; 및상기 코어스모드 후 변경된 뱅크를 이용하여 보다 최적의 뱅크를 탐색하는 파인모드를 구비하며,상기 코어스모드는 일 회의 탐색 사이클로 뱅크를 이동시키며, 상기 파인모드는 상기 반복변수(M)의 수만큼 탐색 사이클을 반복 수행하면서 뱅크를 이동시키는 것을 특징으로 하는 주파수조절방법.
- 제12항에 있어서,상기 N-제너레이션 값(Ngen)은 상기 기준신호를 R2 분주한 신호의 한 주기에 대응되는 상기 코어스모드신호(PSO)를 N2 분주한 신호의 주기이고,상기 이동시켜야 할 뱅크번호는(Bdiff) 아래의 수학식Fres는 N2, R2에 의해 결정되는 주파수 해상도이고, Fstep은 상기 전압제어발진기에 입력되는 조절전압(VC)의 값에 대하여 각 뱅크들이 나타내는 주파수 차이를 의미하고,상기 1차적으로 변경된 뱅크의 번호(Nbank)는 아래의 수학식Nbank = Ncenter + Ndiff을 만족하는 것을 특징으로 하는 주파수조절방법.
- 제13항에 있어서,상기 파인모드에서는 선형탐색방식으로 주파수를 조절하는 것을 특징으로 하는 주파수조절방법.
- 제14항에 있어서, 상기 보조 탐색 알고리즘은,상기 펌핑전압(Vcp)을 기준전압(Vrange)과 비교하여, 상기 펌핑전압(Vcp)이상기 기준전압(Vrange)의 범위 내에 포함되지 않을 경우에는 선형탐색방법 또는 이진탐색방법으로 최적의 뱅크를 탐색하는 것을 특징으로 하는 주파수조절방법.
- 제15항에 있어서, 최적의 뱅크를 탐색하는 방법은,상기 선형탐색방법 또는 상기 이진탐색방법을 통하여 얻은 정보를 이용하여 뱅크의 번호를 1씩 증가 또는 감소시키도록 하는 것을 특징으로 하는 주파수조절방법.
- 제15항에 있어서, 상기 기준전압(Vrange)은,현재 설정된 뱅크가 커버할 수 있는 펌핑전압(Vcp)의 최대전압 및 최소전압이며,상기 펌핑전압(Vcp)이, 상기 최대전압을 초과하는 경우에는 뱅크의 번호를 1 증가시키고, 상기 최소전압보다 적을 경우에는 뱅크의 번호를 1 감소시키는 것을 특징으로 하는 주파수조절방법.
- 제15항에 있어서, 사후 탐색 알고리즘 수행단계는,상기 펌핑전압(Vcp)이 상기 기준전압(Vrange)의 범위 내에 포함될 경우에 수행되는 것을 특징으로 하는 주파수조절방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060102283A KR100847687B1 (ko) | 2006-10-20 | 2006-10-20 | 주파수합성기 및 주파수조절방법 |
US11/872,779 US7804367B2 (en) | 2006-10-20 | 2007-10-16 | Frequency synthesizer and frequency calibration method |
CN2007101823966A CN101227189B (zh) | 2006-10-20 | 2007-10-19 | 频率合成器、自动频率校正电路及频率校正方法 |
TW096139253A TWI357217B (en) | 2006-10-20 | 2007-10-19 | Frequency synthesizer, automatic frequency calibra |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060102283A KR100847687B1 (ko) | 2006-10-20 | 2006-10-20 | 주파수합성기 및 주파수조절방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080035786A true KR20080035786A (ko) | 2008-04-24 |
KR100847687B1 KR100847687B1 (ko) | 2008-07-23 |
Family
ID=39359232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060102283A KR100847687B1 (ko) | 2006-10-20 | 2006-10-20 | 주파수합성기 및 주파수조절방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7804367B2 (ko) |
KR (1) | KR100847687B1 (ko) |
CN (1) | CN101227189B (ko) |
TW (1) | TWI357217B (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101483855B1 (ko) * | 2013-04-22 | 2015-01-16 | 삼성전기주식회사 | Pll 다이렉트 모듈레이터 및 그 모듈레이터에서의 주파수 이득 부정합 보상 방법 |
KR102182281B1 (ko) | 2019-10-01 | 2020-11-24 | (주)큐니온 | Qm급 주파수 합성기 시험치구 |
CN113014254A (zh) * | 2021-03-10 | 2021-06-22 | 苏州芯捷联电子有限公司 | 锁相环电路 |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101316890B1 (ko) | 2007-11-08 | 2013-10-11 | 삼성전자주식회사 | 주파수 합성기의 주파수 보정장치 및 그 방법 |
CN101471577B (zh) * | 2007-12-29 | 2011-06-15 | 比亚迪股份有限公司 | 双节可充电电池电压平衡电路 |
CN101677236B (zh) * | 2008-09-19 | 2013-02-13 | 阿尔特拉公司 | 用于调整反馈时钟信号的数字环路滤波器和方法 |
KR101018092B1 (ko) | 2008-12-04 | 2011-02-25 | 한국과학기술원 | 저전력 주파수 합성기 |
US8258830B2 (en) * | 2009-01-20 | 2012-09-04 | Mediatek Inc. | Methods for calibrating gated oscillator and oscillator circuit utilizing the same |
US8259890B2 (en) * | 2009-02-18 | 2012-09-04 | Mediatek Inc. | Phase-locked loop circuit and related phase locking method |
KR101097646B1 (ko) * | 2009-08-10 | 2011-12-22 | 삼성전기주식회사 | 자동주파수조절기, 자동주파수 조절방법 및 이를 사용하는 주파수합성기 |
US7994829B2 (en) * | 2009-10-16 | 2011-08-09 | Realtek Semiconductor Corp. | Fast lock-in all-digital phase-locked loop with extended tracking range |
JP5697376B2 (ja) * | 2009-11-16 | 2015-04-08 | キヤノン株式会社 | 信号処理装置 |
TWI362835B (en) * | 2010-03-11 | 2012-04-21 | Ind Tech Res Inst | Automatic frequency calibration circuit and method for frequency synthesizer |
TWI417702B (zh) * | 2010-04-13 | 2013-12-01 | Weltrend Semiconductor Inc | 自動校正頻率之頻率校正電路及其方法 |
US8559582B2 (en) * | 2010-09-13 | 2013-10-15 | Altera Corporation | Techniques for varying a periodic signal based on changes in a data rate |
US9281828B2 (en) * | 2011-06-10 | 2016-03-08 | Broadcom Corporation | Reference-less voltage controlled oscillator (VCO) calibration |
US8502609B2 (en) | 2011-06-10 | 2013-08-06 | Broadcom Corporation | Reference-less frequency detector |
US8666012B2 (en) * | 2011-10-20 | 2014-03-04 | Broadcom Corporation | Operating a frequency synthesizer |
US8598924B2 (en) | 2012-02-13 | 2013-12-03 | Rf Monolithics, Inc. | Frequency-locked synthesizer with low power consumption and related system and method |
US8953730B2 (en) | 2012-04-20 | 2015-02-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Auto frequency calibration for a phase locked loop and method of use |
WO2013185308A1 (zh) * | 2012-06-13 | 2013-12-19 | 海能达通信股份有限公司 | 一种对频率锁定的方法、一种压控振荡器以及频率产生单元 |
CN102868395B (zh) * | 2012-10-11 | 2015-12-16 | 广州润芯信息技术有限公司 | 锁相环频率综合器及开环频率粗调方法 |
CN103095295B (zh) * | 2012-12-28 | 2015-09-23 | 重庆西南集成电路设计有限责任公司 | 锁相频率合成器及自适应频率校准电路和校准方法 |
KR101462799B1 (ko) * | 2013-07-22 | 2014-11-20 | 삼성전기주식회사 | 주파수 합성기 및 그 제어 방법 |
EP3069447A1 (en) * | 2013-11-14 | 2016-09-21 | Marvell World Trade Ltd. | Method and apparatus to calibrate frequency synthesizer |
US8942315B1 (en) * | 2014-05-29 | 2015-01-27 | Cypress Semiconductor Corporation | Systems, methods, and devices for frequency calibration of transmitters |
CN104052474B (zh) * | 2014-06-03 | 2017-03-15 | 华为技术有限公司 | 一种锁相环频率校正方法及系统 |
CN104038215B (zh) * | 2014-06-13 | 2017-06-09 | 南京邮电大学 | 一种∑‑△分数频率综合器用自动频率校准电路 |
CN104360318A (zh) * | 2014-10-14 | 2015-02-18 | 奇瑞汽车股份有限公司 | 一种雷达前端模块及雷达系统 |
KR102375949B1 (ko) * | 2015-01-02 | 2022-03-17 | 삼성전자주식회사 | 주파수 합성기의 출력을 제어하기 위한 장치 및 방법 |
US10623008B2 (en) * | 2015-04-30 | 2020-04-14 | Xilinx, Inc. | Reconfigurable fractional-N frequency generation for a phase-locked loop |
CN104849547B (zh) * | 2015-05-08 | 2018-12-04 | 中国电子科技集团公司第四十一研究所 | 一种提高yto预置准确度的校准方法及校准系统 |
CN105207669A (zh) * | 2015-08-19 | 2015-12-30 | 深圳市海能达通信有限公司 | 一种减小频率源锁定时间的方法及电路 |
US20180267159A1 (en) * | 2015-10-01 | 2018-09-20 | Mitsubishi Electric Corporation | Signal generator |
EP3190704B1 (en) | 2016-01-06 | 2018-08-01 | Nxp B.V. | Digital phase locked loops |
US9793902B2 (en) * | 2016-02-19 | 2017-10-17 | Cisco Technology, Inc. | Reference-less clock and data recovery circuit |
CN105790757B (zh) * | 2016-04-18 | 2019-04-02 | 杭州中科微电子有限公司 | 自动频率校正电路及频率校正方法 |
TWI619351B (zh) * | 2016-05-06 | 2018-03-21 | 瑞鼎科技股份有限公司 | 頻率合成裝置及使用其之自動校正方法 |
US10615803B2 (en) * | 2018-07-23 | 2020-04-07 | The Trustees Of Columbia University In The City Of New York | Compact phase-locked loop with low jitter and reference spurs |
US11018680B1 (en) * | 2020-07-15 | 2021-05-25 | Keysight Technologies, Inc. | Phase lock loops (PLLS) and methods of initializing PLLS |
CN112710899B (zh) * | 2021-03-29 | 2021-07-13 | 国网江西省电力有限公司供电服务管理中心 | 一种改进增益有限脉冲响应滤波的电网信号频率检测方法 |
CN113541683B (zh) * | 2021-06-08 | 2022-11-25 | 西安电子科技大学 | 一种基于可编程三分频器的锁相环自动频率校准器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4955075A (en) * | 1988-10-17 | 1990-09-04 | Motorola, Inc. | Battery saver circuit for a frequency synthesizer |
US5603109A (en) * | 1994-03-29 | 1997-02-11 | P-Com, Inc. | Automatic frequency control which monitors the frequency of a voltage controlled oscillator in a PLL demodulator |
KR100510119B1 (ko) * | 1997-05-21 | 2005-11-25 | 삼성전자주식회사 | 디지털 pll 회로와 그 방법 |
US5942949A (en) * | 1997-10-14 | 1999-08-24 | Lucent Technologies Inc. | Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve |
US6552618B2 (en) * | 2000-12-13 | 2003-04-22 | Agere Systems Inc. | VCO gain self-calibration for low voltage phase lock-loop applications |
US6710664B2 (en) * | 2002-04-22 | 2004-03-23 | Rf Micro Devices, Inc. | Coarse tuning for fractional-N synthesizers |
CN100362743C (zh) * | 2002-10-25 | 2008-01-16 | Gct半导体公司 | 用于抑制锁相环电路中的噪声的系统和方法 |
JP4282998B2 (ja) * | 2003-01-08 | 2009-06-24 | パナソニック株式会社 | 変調器及びその補正方法 |
KR100532476B1 (ko) * | 2003-10-18 | 2005-12-01 | 삼성전자주식회사 | 광-대역 전압 제어발진기 및 빠른 적응 주파수 보정기법을이용한 주파수 합성기 |
US7042253B2 (en) * | 2004-05-24 | 2006-05-09 | Industrial Technology Research Institute (Itri) | Self-calibrating, fast-locking frequency synthesizer |
US20060145776A1 (en) * | 2005-01-05 | 2006-07-06 | Qian Shi | High-speed VCO calibration technique for frequency synthesizers |
US7375595B2 (en) * | 2006-09-29 | 2008-05-20 | Broadcom Corporation | Method and apparatus for calibrating a phase locked loop in open-loop |
US7495517B1 (en) * | 2006-12-14 | 2009-02-24 | Altera Corporation | Techniques for dynamically adjusting the frequency range of phase-locked loops |
-
2006
- 2006-10-20 KR KR1020060102283A patent/KR100847687B1/ko active IP Right Grant
-
2007
- 2007-10-16 US US11/872,779 patent/US7804367B2/en not_active Expired - Fee Related
- 2007-10-19 TW TW096139253A patent/TWI357217B/zh not_active IP Right Cessation
- 2007-10-19 CN CN2007101823966A patent/CN101227189B/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101483855B1 (ko) * | 2013-04-22 | 2015-01-16 | 삼성전기주식회사 | Pll 다이렉트 모듈레이터 및 그 모듈레이터에서의 주파수 이득 부정합 보상 방법 |
KR102182281B1 (ko) | 2019-10-01 | 2020-11-24 | (주)큐니온 | Qm급 주파수 합성기 시험치구 |
CN113014254A (zh) * | 2021-03-10 | 2021-06-22 | 苏州芯捷联电子有限公司 | 锁相环电路 |
CN113014254B (zh) * | 2021-03-10 | 2023-12-05 | 苏州芯捷联电子有限公司 | 锁相环电路 |
Also Published As
Publication number | Publication date |
---|---|
US20080106340A1 (en) | 2008-05-08 |
KR100847687B1 (ko) | 2008-07-23 |
US7804367B2 (en) | 2010-09-28 |
CN101227189B (zh) | 2011-05-25 |
TW200830721A (en) | 2008-07-16 |
TWI357217B (en) | 2012-01-21 |
CN101227189A (zh) | 2008-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100847687B1 (ko) | 주파수합성기 및 주파수조절방법 | |
US6147561A (en) | Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain | |
US7605662B2 (en) | Oscillator controller incorporating a voltage-controlled oscillator that outputs an oscillation signal at a desired oscillation frequency | |
US7982552B2 (en) | Automatic frequency calibration apparatus and method for a phase-locked loop based frequency synthesizer | |
US6704383B2 (en) | Sample and hold type fractional-N frequency synthesizer | |
US9042854B2 (en) | Apparatus and methods for tuning a voltage controlled oscillator | |
US7791415B2 (en) | Fractional-N synthesized chirp generator | |
US7274229B1 (en) | Coarse tuning for fractional-N synthesizers | |
US8487707B2 (en) | Frequency synthesizer | |
US7750696B2 (en) | Phase-locked loop | |
US7443254B2 (en) | Relaxation oscillator with propagation delay compensation for improving the linearity and maximum frequency | |
US20090153252A1 (en) | Multi-band voltage controlled oscillator controlling module, phase locked loop utilizing which and related method thereof | |
EP2115871B1 (en) | Methods and apparatus for dynamic frequency scaling of phase locked loops for microprocessors | |
US10116315B1 (en) | System-on-a-chip clock phase management using fractional-N PLLs | |
JP4216075B2 (ja) | フラクショナル補償法(fractionalcompensationmethod)を使用するフラクショナルn周波数シンセサイザ(fractional−nfrequencysynthesizer) | |
US8264258B1 (en) | Phase lock loop circuit | |
US7436264B2 (en) | Charge supply apparatus and method in frequency synthesizer | |
US8509372B1 (en) | Multi-band clock generator with adaptive frequency calibration and enhanced frequency locking | |
US6693987B1 (en) | Digital-to-analog DAC-driven phase-locked loop PLL with slave PLL's driving DAC reference voltages | |
US7023282B1 (en) | Coarse tuning for fractional-N synthesizers having reduced period comparison error | |
US20080036544A1 (en) | Method for adjusting oscillator in phase-locked loop and related frequency synthesizer | |
JP2004080624A (ja) | 周波数シンセサイザ | |
KR101327100B1 (ko) | 주파수 분주기, 이를 포함하는 위상 동기 루프 회로 및 그 제어 방법 | |
KR20080024896A (ko) | 전압 제어 발진기의 이득 측정 방법 및 이를 이용하는주파수 합성기 | |
KR20060024395A (ko) | 튜닝가능 발진기 및 전파 지연 보상 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120716 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130715 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170717 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180627 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190703 Year of fee payment: 12 |