KR20080035786A - 주파수합성기 및 주파수조절방법 - Google Patents

주파수합성기 및 주파수조절방법 Download PDF

Info

Publication number
KR20080035786A
KR20080035786A KR1020060102283A KR20060102283A KR20080035786A KR 20080035786 A KR20080035786 A KR 20080035786A KR 1020060102283 A KR1020060102283 A KR 1020060102283A KR 20060102283 A KR20060102283 A KR 20060102283A KR 20080035786 A KR20080035786 A KR 20080035786A
Authority
KR
South Korea
Prior art keywords
signal
frequency
bank
voltage
divider
Prior art date
Application number
KR1020060102283A
Other languages
English (en)
Other versions
KR100847687B1 (ko
Inventor
이정철
안문경
Original Assignee
(주)에프씨아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에프씨아이 filed Critical (주)에프씨아이
Priority to KR1020060102283A priority Critical patent/KR100847687B1/ko
Priority to US11/872,779 priority patent/US7804367B2/en
Priority to CN2007101823966A priority patent/CN101227189B/zh
Priority to TW096139253A priority patent/TWI357217B/zh
Publication of KR20080035786A publication Critical patent/KR20080035786A/ko
Application granted granted Critical
Publication of KR100847687B1 publication Critical patent/KR100847687B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

위상잡음 특성을 고려하여 이득(Kvco)의 값이 작게 설계된 전압제어발진기(Voltage Controlled Oscillator)를 사용하면서도 자동 주파수 조정시간이 짧고 주변 환경의 변화에 자동적으로 대처할 수 있는 주파수합성기 및 주파수조절 방법을 개시한다. 상기 주파수조절방법을 수행하는 주파수합성기는, 기준분주기, 위상검출기, 메인분주기, 전하펌프, 루프필터, 제1스위치, 제2스위치, 전압제어발진기 및 자동주파수 조절블록을 구비한다. 상기 주파수조절방법은, 초기화단계, N-타겟 알고리즘 수행단계, 보조 탐색 알고리즘 수행단계 및 사후 탐색 알고리즘 수행단계를 구비한다. 상기 N-타겟 알고리즘은 목표로 하는 N-타겟 값과 측정된 N-제너레이션 값을 비교하여 최단 시간 내에 최적의 뱅크 또는 최적에 가장 근접한 뱅크를 선택할 수 있게 하는 코어스 모드 및 파인 모드를 수행한다. 상기 사후 탐색 알고리즘 수행단계는 일단 고정된 뱅크를 온도의 변화 등과 같은 주변 환경의 변화에 사후적으로 대처할 수 있다.

Description

주파수합성기 및 주파수조절방법{Frequency Synthesizer and Frequency Calibration Method}
도 1은 종래의 분수-N 주파수합성기의 블록 다이어그램(Block Diagram)이다.
도 2는 본 발명의 일실시예에 따른 주파수합성기의 블록 다이어그램이다.
도 3은 본 발명의 다른 일실시예에 따른 주파수조절방법을 나타내는 신호 흐름도(Flow Chart)이다.
도 4는 N-타겟 알고리듬의 동작 시 자동주파수 조절블록(260)의 내부 신호의 타이밍도이다.
도 5는 펌핑전압(Vcp)의 변화에 따른 전하펌프의 출력전류의 변화를 나타낸다.
본 발명은 주파수 합성기에 관한 것으로, 특히 위상잡음 특성을 향상시키기 위하여 이득(Kvco)의 값이 작게 설계된 전압제어발진기(Voltage Controlled Oscillator)를 사용하면서도 자동 주파수 조정시간이 짧고 주변 환경의 변화에 자동적으로 대처할 수 있는 주파수합성기에 관한 것이다.
무선 송수신기(transceiver)용 IC(Integrated Circuit)가 소비전력 및 제조비용이 적어야 한다는 것은 제품의 경쟁력을 보장 받기 위하여 중요하게 고려하여야 할 기준이다. 무선 송수신기가 소비하는 전력을 최소로 하기 위해 가장 중요하게 생각하는 장치 중의 하나가 주파수합성기의 전기적 성능이다. 주파수합성기로는 여러 가지 형태가 제안되었는데, 그것들 중에서 정수-N 주파수합성기(Integer-N Frequency Synthesizer)에 비하여 분수-N 주파수합성기(Fraction-N Frequency Synthesizer)가 고속으로 동작한다는 점에서 선호된다.
도 1은 종래의 분수-N 주파수합성기의 블록 다이어그램(Block Diagram)이다.
도 1을 참조하면, 종래의 분수-N 주파수합성기(100)는, 기준분주기(110), 위상검출기(120), 전하펌프(130), 루프필터(140), 전압제어발진기(150), 자동주파수 조절블록(160), 메인분주기(170) 및 2개의 스위치(S1, S2)를 구비한다.
기준분주기(110, Reference Divider)는 기준신호(fref)의 주파수를 1/R로 분주한다. 여기서 R은 정수이며, 주파수합성기(100)가 장착되어 사용될 시스템의 특성에 따라 일반적으로 결정된다. 여기서 시스템은 무선 송수신기를 의미한다.
메인분주기(170, Main Divider)는 전압제어발진기(150)로부터 생성되는 출력신호(Vout)를 1/(N*P)로 분주하여 출력하고, 프리스케일러(171), 프로그램 분주기(172) 및 시그마-델타(∑-△) 변조기(173)를 구비한다. 프리스케일러(171, Pre-scaler)는 출력신호(Vout)의 주파수를 1/P(P는 정수)로 분주한다. 프로그램 분주기(172, Program Divider)는 프리스케일러(171)로부터 출력되는 신호를 1/N으로 분주한다. 여기서 N은 정수이며 분주제어신호(DC)에 응답하여 그 값이 변하게 된다. 시스마-델타 변조기(173, Sigma Delta Modulator)는 프로그램 분주기(172)로부터 출력되는 신호에 응답하여 프로그램 분주기(172)에 입력되는 신호를 분주하는 분주 수(Devide Number) N 값을 결정하는 분주제어신호(DC)를 생성한다.
위상검출기(120, Phase Detector)는 기준분주기(110)로부터 출력되는 신호의 위상과 메인분주기(170)로부터 출력되는 신호의 위상을 비교하며, 두 신호의 위상 차이에 해당하는 펄스(Pulse)를 출력한다. 전하펌프(130)는 위상검출기(120)로부터 출력되는 펄스의 폭(Width) 및 펄스의 부호(Sign)에 대응하여, 생성하는 전하의 수를 증가시키거나 감소시킴으로서 출력전류를 변경시킨다.
기준주파수(Fref) 신호로부터 일정한 주파수를 가지는 신호(fout)를 생성하기 위해 수행하는 반복적인 작업 중에는 필연적으로 잡음(Noise) 성분들을 유입된다. 루프필터(140, Loop Filter)는 상기와 같은 루프 동작 중에 발생하는 잡음들을 제거하는 기능을 수행하며, 내부에 설치된 서로 직렬 연결된 커패시터(Capacitor) 및 저항(미도시) 열(Array)을 통하여 전하펌프(130)로부터 출력되는 출력전류에 포함된 잡음을 제거한다. 동시에 상기 출력전류가 루프필터(140)를 구성하는 커패시터에 충전 또는 방전됨으로서, 전하펌프(130)와 루프필터(140)의 공통단자의 전압준위가 결정되며, 여기서는 펌핑전압(Vcp)이라고 한다.
자동주파수 조절블록(160, Automatic Frequency Calibration Block)은 기준분주기(110)로부터 출력되는 신호의 주파수 및 메인분주기(170)로부터 출력되는 신호의 주파수의 차이에 대응되는 주파수제어신호(AFCout) 및 2개의 스위치제어신호(GW1, SW2)를 출력하며, 주파수검출기(161) 및 스테이트머신(162)을 구비한다. 주파수검출기(161, Frequency Detector)는 기준분주기(110)에 의해 1/R로 분주된 신호의 주파수와 메인분주기(170)에 의해 1/(N*P)로 분주된 신호의 주파수를 비교하고, 주파수 차이에 대응되는 비교신호를 출력한다. 스테이트머신(162, State Machine)은, 주파수검출기(161)로부터 출력되는 비교신호를 이용하여, VCO(150)에서 생성시킬 출력신호(fout)의 주파수에 대한 정보를 가진 상기 주파수제어신호(AFCout) 및 2개의 스위치(S1, S2)를 제어하는 스위치제어신호(GW1, GW2)를 생성한다.
전압제어발진기(150)는 조절전압(VC) 및 상기 주파수제어신호(AFCout)에 응답하여 출력신호(Vout)를 생성한다. 조절전압(VC)은, 스테이트 머신(162)으로부터 생성되는 스위치 제어신호(GW1, GW2)에 의하여 동작하는 2개의 스위치(S1, S2)의 상태에 따라서, 루프필터(140)로부터 출력되는 펌핑전압(Vcp) 및 기준전압(Vref) 중 하나가 선택된다.
상술한 바와 같이 종래의 분수-N 주파수합성기(100)는 자동주파수 조절블록(160)을 통하여 일반적인 주파수 조정기능을 수행한다. 종래의 자동주파수 조절블록(160)은, R 분주하는 기준분주기(110)로부터 출력되는 신호의 주파수와 N 분주하는 메인분주기(170)로부터 출력되는 신호의 주파수의 차이를 이용하여 출력신호(fout)의 주파수를 조정할 수 있다.
자동 주파수 조절에 필요한 시간을 짧게 하기 위해서는, 기준분주기(110)로부터 출력되는 신호의 주파수를 예를 들면 L(L은 정수)배로 증가시켜서 사용하여야 하는데, 이는 전압제어발진기(150) 뱅크의 해상도(Resolution)도 L배 만큼 커져야 하고, 이에 따라 뱅크의 스텝(Step)도 증가하여야 하고 결국 전압제어발진기의 이득(Kvco) 값도 증가시켜야 한다.
전압제어발진기의 이득(Kvco)은 전압제어발진기에 입력되는 전압과 출력신호의 주파수의 비로 정의되는데, 전압제어발진기의 이득(Kvco)이 증가하게 되면 위상 잡음(Phase Noise)이 증가한다는 것은 널리 알려진 사실이다. 즉, 종래의 주파수합성기의 경우 자동 주파수 조절시간을 감소시키기 위해서는 위상잡음이 증가할 수밖에 없는 단점이 내재되어 있다.
또한 전압제어발진기에 내장된 뱅크는, 초기 값을 설정할 당시의 주변 여건에 맞도록 결정되고, 일단 하나의 뱅크가 설정된 이후에는 더 이상 변하지 않는다. 따라서 일단 임의의 뱅크로 결정된 다음에는, 주변 환경의 변화 예를 들면 시스템 또는 시스템 주변의 온도변화에 따라 적절한 뱅크의 스텝을 재 수정할 수 없다. 따라서 일단 하나의 뱅크가 최적이라고 설정된 후 주변 환경이 변화되었을 때 상기 전압제어발진기가 내장된 PLL 또는 주파수합성기가 오동작 하게 되는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 이득(Kvco)이 작은 전압제어발진기를 사용하면서도 빠르게 주파수 보정이 가능하고 온도의 변화에 따른 PLL의 오동작을 막을 수 있는 주파수합성기를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 이득(Kvco)이 작은 전압제어발진기를 사용하면서도 빠르게 주파수 보정이 가능하고 온도의 변화에 따른 PLL의 오동작을 막을 수 있는 주파수조절방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 주파수합성기는, 기준분주기, 위상검출기, 메인분주기, 전하펌프, 루프필터, 제1스위치, 제2스위치, 전압제어발진기 및 자동주파수 조절블록을 구비한다.
상기 기준분주기는 기준신호의 주파수를 1/(R1)로 분주한다. 상기 위상검출기는 상기 기준분주기로부터 출력되는 신호 및 파인모드신호의 위상 차이에 해당하는 펄스(Pulse)를 출력한다. 상기 메인분주기는 상기 기준분주기의 출력신호 및 출력신호를 이용하여 코어스모드신호 및 상기 파인모드신호를 출력한다. 상기 전하펌프는 상기 위상검출기로부터 출력되는 펄스의 폭(Width) 및 펄스의 부호(Sign)에 따라 충전 또는 방전되는 전하들에 대응되는 펌핑전압(Vcp)을 생성한다. 상기 루프필터는 주파수조정 루프 동작 중에 발생하는 잡음들을 제거하고, 내장된 커패시터를 통하여 상기 전하펌프로부터 충전 또는 방전되는 전하들에 대응되는 상기 펌핑전압의 전압준위를 결정한다.
상기 제1스위치는 제1스위치제어신호에 응답하여 일 단자로 인가되는 상기 펌핑전압을 다른 일 단자에 연결된 전압제어발진기에 전달한다. 상기 제2스위치는 제2스위치제어신호에 응답하여 일 단자로 인가되는 기준전압을 다른 일 단자에 연결된 상기 전압제어발진기에 전달한다. 상기 전압제어발진기는 주파수제어신호(AFCout) 및 상기 제1스위치(S1) 및 상기 제2스위치(S2)를 통하여 인가되는 조절전압(VC)에 대응되는 상기 출력신호(fout)를 생성한다. 상기 자동주파수 조절블록은 상기 펌핑전압, 상기 기준신호 및 상기 코어스모드신호에 응답하여, 상기 주파 수제어신호, 상기 제1스위치제어신호 및 상기 제2스위치제어신호를 생성한다.
상기 다른 기술적 과제를 해결하기 위한 본 발명에 따른 주파수조절방법은, 초기화단계, N-타겟 알고리즘 수행단계, 보조 탐색 알고리즘 수행단계 및 사후 탐색 알고리즘 수행단계를 구비한다.
상기 주파수조절방법은 본 발명에 따른 주파수합성기에서 수행된다. 상기 초기화단계는, 상기 전압제어발진기에 내장된 복수개의 뱅크 중 임의의 한 뱅크를 초기뱅크로 결정하고, 반복변수 및 N-타겟 값을 결정한다. 상기 N-타겟 알고리즘 수행단계는, 상기 반복변수에 따라, 상기 초기뱅크를 이용하여 생성시킨 상기 발진 신호를 분주하여 생성시킨 코어스모드신호 및 상기 기준신호를 이용하여 N-제너레이션 값을 계산하고, 상기 N-타겟 값 및 상기 N-제너레이션 값의 차이를 이용하여 뱅크의 번호를 변경시킨다. 상기 보조 탐색 알고리즘 수행단계는, 상기 N-타겟 알고리즘을 수행하여 결정된 뱅크가 최적이 아니라고 판단된 경우, 최적의 뱅크를 추가로 탐색한다. 상기 사후 탐색 알고리즘 수행단계는 상기의 N-타겟 알고리즘 및/또는 상기 보조 탐색 알고리즘 수행단계를 거쳐 최적의 뱅크가 결정된 후 일정한 시간이 경과한 다음, 이미 결정된 뱅크가 최적이 아니라고 판단된 경우 상기 N-타겟 알고리즘에서부터 주파수 조절을 다시 수행하도록 지시한다.
먼저 본 발명의 핵심 아이디어를 설명한다.
전압제어발진기(Voltage Controled Oscillator, VCO)는, 입력되는 조절전압에 대응하는 일정한 주파수를 가지는 발진 신호를 출력하는데, 상기 조절전압의 시간에 따른 변화에 적절하게 대응하는 발진 신호를 생성하기 위한 수단으로서 복수 개의 뱅크를 포함하고 있다. 임의의 하나의 뱅크는 상기 조절전압의 일정한 범위 내에서의 변화에 대응되는 일정한 범위의 주파수를 가지는 발진 신호를 생성할 수 있도록 설계되며, 다른 뱅크들은 상기 조절전압의 다른 일정한 범위들 내에서의 변화에 각각 대응되는 다른 일정한 범위의 주파수를 가지는 발진 신호를 생성할 수 있도록 설계되어 있다.
주파수합성기는 주어진 여건에서 최적의 뱅크를 설정하고 이를 이용하여 일정한 주파수를 가지는 발진 신호를 생성한다. 최적의 뱅크를 설정하기 위해서는 출력되고 있는 발진 신호와 기준이 되는 신호사이의 위상차가 없어야 하는데, 종래에는 선형적인(Linear) 접근 방식으로 최적의 뱅크를 탐색하였다.
본 발명에서는, 전압제어발진기에는 복수 개의 뱅크가 배치되어 있지만, 일반적으로 중앙에 배치된 뱅크를 사용할 경우가 확률적으로 높다는 사실에 근거하여, 제어신호의 중앙값에 대응되는 뱅크를 최적의 뱅크를 탐색하는 초기기준뱅크로 사용한다는 점이다(뱅크 초기화 단계).
또한 초기기준뱅크로 설정된 뱅크로부터 실제 최적의 뱅크라고 판단할 만한 뱅크 또는 그 주변의 뱅크를 가장 빠른 시간 내에 찾아내고(코어스 모드), 이 후에는 보다 정밀한 탐색작업(파인 모드)을 수행하도록 하여 AFC 고정시간을 획기적으로 감소시킨다(N-타겟 알고리즘). 여기서 AFC 고정시간은, 기준신호를 이용하여 일정한 주파수를 가지는 출력신호를 생성하는데 소요되는 시간을 의미한다.
필요한 경우에는 상기 코어스 모드 및 파인 모드 후에 추가로 최적의 뱅크를 찾는 작업을 수행하게 할 수도 있다(보조 탐색 알고리즘).
본 발명에서는 상기와 같이 최적의 뱅크가 설정된 이후에도, 전압제어발진기가 장착된 시스템 및 시스템의 주변 환경의 변화를 계속하여 모니터링(monitering)하여 현재 설정된 최적의 뱅크를 다른 뱅크로 수정하여야 할 필요가 있다고 판단될 때에는 이를 수정할 수 있도록 한다(사후 탐색 알고리즘).
이하 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명의 일실시예에 따른 주파수합성기의 블록 다이어그램이다.
도 2를 참조하면, 상기 주파수합성기(200)는, 기준분주기(210), 위상검출기(220), 전하펌프(230), 루프필터(240), 2개의 스위치(S1, S2), 전압제어발진기(250), 자동주파수 조절블록(260) 및 메인분주기(270)를 구비한다.
기준분주기(210, Reference Divider)는 기준신호(fref)의 주파수를 1/(R1)로 분주한다. 여기서 R1은 정수이며, 주파수합성기(200)가 사용될 시스템의 특성에 따라 결정된다.
메인분주기(270, Main Divider)는 기준분주기(210)의 출력신호 및 전압제어발진기(250)로부터 생성되는 출력신호(fout)를 이용하여 코어스모드신호(PSO) 및 파인모드신호(FMN2)를 출력하며, 프리스케일러(271), 프로그램 분주기(272) 및 시그마-델타(∑-△) 변조기(273)를 구비한다.
프리스케일러(271, Pre-scaler)는 출력신호(fout)의 주파수를 1/P(P는 정수)로 분주하여 상기 코어스모드신호(PSO)를 생성한다. 프로그램 분주기(272, Program Divider)는 분주제어신호(DC)에 응답하여 프리스케일러(271)로부터 출력되는 코어스모드신호(PSO)를 1/(N1)(N은 정수)로 분주하여 파인모드신호(FMN2)를 생성한다. 여기서 N1은 분주제어신호(DC)에 응답하여 그 값이 변하게 된다. 시스마-델타 변조기(273, Sigma Delta Modulator)는 기준분주기(210)로부터 출력되는 신호를 변조하여 생성시킨 분주제어신호(DC)를 생성한다. 여기서, 시그마-델타(∑-△) 변조기(273)는, 동작에 안정성이 있고 잡음형태(Noise Shape)도 좋은 20비트(20 Bits) 해상도(resolution)의 4차 multistage-noise-shaping(MASH) 구조를 가지는 것이 바람직하다.
일반적으로 기준주파수신호(fref)의 주파수에 비해 전압제어발진기(250)로부터 출력되는 신호(fout)의 주파수가 상당히 높다. 따라서 프리스케일러(271)로부터 P 분주되어 출력되는 신호의 주파수는 기준분주기(210)로부터 R1 분주되어 출력되는 신호의 주파수 및 프로그램 분주기(272)로부터 N1 분주되어 출력되는 신호의 주파수에 비하여 높다. 또한 프로그램 분주기(272)로부터 출력되는 신호의 주파수는 기준분주기(210)로부터 출력되는 신호의 주파수에 비하여 더 높다. 후술하겠지만, 상기와 같은 이유로 본 발명에 따른 N-타겟 알고리즘의 코어스모드를 수행함으로서 빠른 시간에 최적의 뱅크 또는 최적의 뱅크에 가장 근접한 뱅크를 탐색할 수 있게 된다.
위상검출기(220, Phase Detector)는 기준분주기(210)로부터 출력되는 신호의 위상과 메인분주기(270)로부터 출력되는 파인모드신호(FMN2)의 위상을 비교하며, 두 신호의 위상 차이에 해당하는 펄스(Pulse)를 출력한다. 전하펌프(230)는 위상검출기(220)로부터 출력되는 펄스의 폭(Width) 및 펄스의 부호(Sign)에 대응하여 전하를 생성하거나 감소시키며, 연결되는 루프필터(240)와의 관계에서 결정되는 펌핑 전압(Vcp)을 생성시킨다. 루프필터(240, Loop Filter)는 주파수조정 루프 동작 중에 발생하는 잡음들을 제거하고, 내부에 커패시터(Capacitor)를 구비하며 상기 커패시터를 통하여 전하펌프(230)로부터 출력되는 출력전류에 대응되는 펌핑전압(Vcp)을 생성한다.
제1스위치(S1)는 제1스위치제어신호(GW1)에 응답하여 일 단자에 연결된 루프필터(240)로부터 출력되는 펌핑전압(Vcp)을 다른 일 단자에 연결된 전압제어발진기(250)에 전달한다. 제2스위치(S2)는 제2스위치제어신호(GW2)에 응답하여 일 단자에 연결된 기준전압(Vrerf)을 다른 일 단자에 연결된 전압제어발진기(250)에 전달한다. 이 때 2개의 스위치(S1, S2)를 통하여 전달되는 전압을 조절전압(VC)라고 한다. 여기서 2개의 스위치제어신호(GW1, GW2)는 서로 배타적으로(Exclusively) 인에이블(Enable)되기 때문에 하나가 턴 온(Turn On) 되면 나머지 하나는 턴 오프(Turn Off)된다.
자동주파수 조절블록(260, Automatic Frequency Calibration Block)은 전하펌프(230)로부터 출력되는 펌핑전압(Vcp), 기준신호(fref) 및 코어스모드신호(PSO)에 응답하여, 주파수제어신호(AFCout) 및 스위치제어신호(GW1, GW2)를 생성하며, R분주기(261), N분주기(262), 주파수비교기(263), 스테이트머신(264) 및 펌핑전압감시회로(265)를 구비한다.
R분주기(261)는 기준신호(fref)의 주파수를 1/(R2)로 분주시킨다.
N분주기(262)는 코어스모드신호(PSO)의 주파수를 1/(N2)로 분주시킨다.
빠른 주파수 조절을 위하여 R1과 R2는 서로 다르게 설정하게 되는데, R2가 R1에 비하여 적은 것이 바람직하다.
주파수비교기(263)는 제어신호(CON)에 응답하여 R분주기(262) 및 N분주기(263)로부터 출력되는 신호(
Figure 112006075842859-PAT00001
)의 주파수를 비교하고, 주파수 차이에 대응되는 비교신호(COMP)를 출력한다. 스테이트머신(264, State Machine)은, 주파수비교기(263)로부터 출력되는 비교신호(COMP) 및 펌핑전압감시회로(265)로부터 출력되는 뱅크조절 인에이블신호(PSA_En)를 이용하여, 전압제어발진기(250)에서 생성시킬 출력신호(Vout)의 주파수에 대한 정보를 가진 상기 주파수제어신호(AFCout), 2개의 스위치를 제어하는 스위치 제어신호(GW1, GW2) 및 주파수비교기(263)의 동작을 제어하는 제어신호(CON)를 생성한다.
펌핑전압감시회로(265)는 전하펌프(230)로부터 출력되는 펌핑전압(Vcp)의 크기를 일정한 기준 값과 비교하여 뱅크조절 인에이블신호(PSA_En)를 생성한다. 여기서 기준 값은, 예를 들면, 현재 설정된 뱅크가 커버할 수 있는 최소전압 및 최대전압이다.
전압제어발진기(250)는 2개의 스위치(S1, S2) 중 하나를 경유하여 전달되는 조절전압(VC) 및 주파수제어신호(AFCout)에 응답하여 출력신호(fout)를 생성한다.
도 3은 본 발명의 다른 일실시예에 따른 주파수조절방법을 나타내는 신호 흐름도(Flow Chart)이다.
도 3을 참조하면, 본 발명에 따른 주파수조절방법은, 뱅크 초기화단계(310), 코어스 모드(320) 및 파인 모드(330)를 포함하는 N-타겟 알고리즘을 수행하는 단계(320, 330), 보조 탐색 알고리즘을 수행하는 단계(340) 및 사후 탐색 알고리즘을 수행하는 단계(350)를 구비한다.
이하에서는 본 발명에 따른 주파수합성기(200)의 동작을 도 3에 도시된 주파수조절방법(300)을 서로 연관시켜 상세히 설명하기로 한다.
주파수합성기를 설계할 때 가장 중요하게 고려하는 전기적 특성은 주파수해상도(Frequency Resolution)와 자동주파수조정(Adaptive Frequency Calibration)에 소요되는 AFC 고정시간(Lock Time)이다. 여기서 주파수해상도라 함은 주파수를 판별을 하기 위한 최소 단위이며 단위는 Hz이다. 예를 들어 주파수 검출기에 100MHz의 주파수를 인가할 때 출력되는 주파수 검출 값이 100이라 하면 주파수 해상도는 1MHz가 된다. {출력 값(자연수) = 입력 주파수(Hz) / 주파수 해상도(Hz)}
상기 주파수해상도와 AFC 고정시간은 서로 트레이드오프(Trade-Off) 관계가 있다. 즉, 주파수해상도를 보다 좋게 조절하면 AFC 고정시간은 증가되며, AFC 고정시간을 줄이면 주파수해상도가 나빠진다. 따라서 본 발명에 따른 주파수합성기의 경우도 주파수해상도와 AFC 고정시간이 적절하게 조화된 값을 가지는 것을 전제로 설명한다.
R분주기(261)의 분주 수(R2) 및 N분주기(262)의 분주 수(N2)는, 도 2에 도시된 주파수합성기(200)가 실제 회로로 구현될 때 하드웨어적으로 결정되며, 수학식 1과 같이 표시할 수 있다.
Figure 112006075842859-PAT00002
Figure 112006075842859-PAT00003
여기서, fref는 주파수합성기(200)에 입력되는 기준신호의 주파수이고, Fres는 주파수 검출기가 갖는 주파수해상도이며, Tcal은 자동주파수조정의 한 사이클 동안 소요되는 시간이다.
수학식 1을 참조하면, 주파수 합성기가 원하는 Tcal 시간 및 주파수 해상도를 갖기 위해서 R2 값과 N2 값을 결정할 수 있다. 예를 들어, fref = 20MHz, Tcal이 10usec(micro seconds), 주파수해상도가 10MHz로 각각 주어졌을 때,
R2 = 20MHz*10usec = 200,
N2= 10MHz*R2/20MHz = 100과 같이 결정된다.
또한 총 AFC 고정시간(
Figure 112006075842859-PAT00004
)은 수학식 2와 같이 표시할 수 있다.
Figure 112006075842859-PAT00005
(선형 탐색 알고리즘)
Figure 112006075842859-PAT00006
(이진 탐색 알고리즘)
Figure 112006075842859-PAT00007
(N-타겟 알고리즘)
여기서, NVCObank는 전압제어발진기(250)에 내장된 뱅크의 번호를 나타내는 디 지털 데이터의 비트 수이고, K는 본 발명에 따른 N-타겟 알고리듬에서 수행하는 자동주파수조정에 소요되는 반복(Iteration) 회수를 의미한다.
뱅크의 개수는 다양하게 설정될 수 있지만 예를 들어 20개라고 가정할 때, NVCObank는 적어도 5비트(Bits)가 되어야 한다. 따라서 총 AFC 고정시간(
Figure 112006075842859-PAT00008
)은, 선형 탐색 알고리즘을 사용할 경우 32Tcal이 되며, 이진 탐색 알고리즘의 경우도 5Tcal이 된다. 나중에 설명하겠지만, 본 발명에 따른 N-타겟 알고리즘의 경우 AFC 고정시간(
Figure 112006075842859-PAT00009
)은 최대 3Tcal 또는 4Tcal이다.
N-타겟 알고리듬에서 비교 값으로 사용하게 될 N-타겟(N-Target) 값은 수학식 3과 같이 정의한다.
Figure 112006075842859-PAT00010
여기서, fout은 주파수합성기(200)에서 출력하고자 하는 출력신호의 이상적인 주파수이고, P는 프리스케일러(271)의 분주 수이다. 기준신호(fref)의 주파수, 출력신호(fout)의 주파수, R2, N2 및 P는 주파수합성기(200)를 하드웨어로 구현할 때 결정되는 값이므로 N-타겟(N-Target) 값은 수학식 3에 의하여 쉽게 계산될 수 있다.
N-타겟 알고리즘은 코어스 모드(Coarse Mode) 및 파인 모드(Fine Mode)를 포함하고 있다.
코어스 모드(Coarse Mode)에서는 가장 빠른 시간 내에 목표로 하는 뱅크의 번호와 동일하거나 가장 근접한 뱅크를 결정한다. 이어지는 파인 모드(Fine Mode)는 상기 코어스 모드에서 설정된 뱅크를 기초로 하여 최적의 뱅크라 예상되는 뱅크를 설정한다. 상기 코어스 모드 및 상기 파인 모드는 스테이트 머신(264)에 의하여 제어되며, 제어방법은 다양하지만 어려운 기술이 아니기 때문에 일반적인 기술자라면 상술한 기술적 내용 및 후술할 기술적 내용을 토대로 쉽게 구현할 수 있으므로, 제어되는 구체적인 방법에 대해 여기서는 설명하지 않는다.
1. 뱅크의 초기화 작업(310).
뱅크의 초기화를 스테이트 머신(264)을 이용하여 실현할 경우, 전압제어발진기(250)에 내장된 뱅크의 번호 중 중앙값을 가지는 뱅크(Ncenter)를 초기 뱅크(Nbank)로 설정하도록 뱅크제어신호(AFCout)를 출력한다. 또 다른 방법으로는 제2스위치(S2)를 이용하여 전압제어발진기(250)에 입력되는 조절전압(VC)을 기준전압(Vref)으로 함으로서 뱅크의 번호 중 중앙값을 가지는 뱅크를 초기 뱅크로 설정하게 한다. 이 때 파인 모드에서 주파수조정 사이클의 반복회수를 결정하는 반복변수(M) 및 수학식 3에 표시된 N-타겟 값(Ntarget)도 초기화한다.
2. 코어스 모드의 수행(320).
이 때 주파수비교기(263)는 R분주기(271)로부터 출력되는 신호(
Figure 112006075842859-PAT00011
)와 N분주기로부터 출력되는 신호(
Figure 112006075842859-PAT00012
)의 주파수를 비교한다. R분주기(271)로부터 출력되는 신호(
Figure 112006075842859-PAT00013
)의 주파수에 비하여 N분주기로부터 출력되는 신호(
Figure 112006075842859-PAT00014
)의 주파수가 높다. 따라서 R분주기(271)로부터 출력되는 신호(
Figure 112006075842859-PAT00015
)의 한 주기에 해당하는 N분주기로부터 출력되는 신호(
Figure 112006075842859-PAT00016
)의 주기를 카운터를 이용하여 계산한 N-제너레이션(Ngen) 값을 구한다. (N-제너레이션 값은 도 4에 대한 상세한 설명을 참조)
상기 수학식 3에서 정의한 N-타겟 값(Ntarget)과 상기 N-제너레이션 값(Ngen)의 차이를 이용하여, 현재 설정된 뱅크번호와 측정된 값에 의하여 조정이 되어야 할 뱅크번호와의 차이(Ndiff)를 수학식 4와 같이 계산할 수 있다.
Figure 112006075842859-PAT00017
여기서 뱅크번호의 차(Ndiff)는 현재 설정된 중앙의 뱅크의 번호로부터 증가하거나 감소하여야 할 숫자를 의미한다. Fstep은 임의의 조절전압(VC)의 값에 대하여 각 뱅크들이 나타내는 주파수들 사이의 차이를 의미한다. 즉 동일한 조절전압(VC)에 대하여 N번째 Bank와 (N+1)번째 뱅크에서의 주파수 값의 차이이며, 전압제어발진기를 설계할 때 결정된다.
여기서 프리스케일러(271)로부터 출력되는 코어스모드신호(PSO)의 주파수는 기준분주기(210)에서 생성되는 신호의 주파수에 비하여 높기 때문에, 본 발명의 경우 코어스모드를 수행하면서도 종래의 주파수합성기에서 보다 정밀하게 초기 뱅크를 결정할 수 있다.
상기의 코어스 모드에서는 N-타겟(Ntarget) 값과 N-제너레이션(Ngen) 값을 상당히 정확하게 얻을 수 있기 때문에, 현재의 뱅크로부터 최적이라고 예상되는 뱅크를 단 한 번의 자동주파수조정의 한 사이클(Tcal) 동안에 설정할 경우도 발생할 수 있다. 또한 상기 코어스 모드를 수행하여 이루어지는 단 한번의 뱅크이동으로 최적의 뱅크를 선택하지는 못하였다 하더라도, 이후에 추가로 수행되는 탐색과정에 소비되는 시간을 최소한으로 할 수 있게 한다.
코어스 모드는 스테이트 머신(264)의 조절에 의하여 자동주파수조정의 한 사이클(Tcal) 동안에 이루어진다.
3. 파인 모드의 수행(330).
파인 모드는, 스테이트 머신(264)의 조절에 의하여 그 동작이 제어되며, 코어스 모드를 수행함으로서 최적의 뱅크와 근접한 뱅크를 기반으로 탐색을 수행한다. 파인 모드는 주어진 반복변수(M)의 값에 따라 M의 값이 2 또는 3인 경우, 2개의 사이클(Tcal)또는 3개의 사이클(Tcal) 동안 선형 탐색 알고리즘을 적용하여 최적의 뱅크의 번호를 탐색한다. 파인 모드에서 자동 주파수조정의 반복 회수를 2 또는 3으로 미리 한정함으로써 AFC 고정시간(
Figure 112006075842859-PAT00018
)을 감소시킬 수 있다.
4. 보조 탐색 알고리즘의 수행(340).
상술한 코어스 모드 및 파인 모드를 포함하는 N-타겟 알고리즘을 수행함으로서 대부분의 경우 최적의 뱅크가 결정된다. 그러나 전압제어발진기에 포함된 뱅크가 실제로 구현된 경우, 뱅크를 구성하는 커패시터들 자체의 절대 값의 편차 및 뱅크들 각각이 커버하는 주파수 범위의 편차 등에 의하여 최적의 뱅크가 상술한 N-타겟 알고리즘만으로 결정되지 않는 경우가 발생할 수 있다. 이 때에는 선형 탐색 알 고리즘 또는 이진 탐색 알고리즘을 추가로 수행하여, 뱅크의 번호를 최소 단위(1, one)로 증가 또는 감소시킴으로서 최종적으로 최적의 뱅크를 결정하게 한다.
본 발명에서는 상기 N-타겟 알고리즘에 소요되는 시간 및 상기 보조 탐색 알고리즘에 소요되는 시간을 합하여 총 AFC 고정시간이라고 정의한다.
본 발명에 따른 주파수합성기는 상기와 같은 N-타겟 알고리즘(320, 330)을 도입함으로써, 종래의 주파수합성기의 비하여 짧은 고정시간이 소요된다. 종래에는 본 발명에서 언급한 파인 모드(330) 또는 보조 탐색 알고리즘(340)을 이용하여 자동주파수조절의 전 과정을 수행하기 때문에, 주파수 및 위상을 일치시키는 작업이 소요되는 고정시간 및 소비전력이 상당히 많이 필요하다는 단점이 있었다.
5. 사후 탐색 알고리즘(Post Search Algorithm) 수행(350).
펌핑전압감시회로(265)에서는 전하펌프(230)로부터 출력되는 펌핑전압(Vcp)을 계속하여 모니터링 하고 뱅크조절 인에이블신호(PSA_En)를 생성하는데, 상기 뱅크조절 인에이블신호(PSA_En)는 펌핑전압(Vcp)의 변화 폭이 현재 설정된 뱅크가 커버하기에 적당하가를 판단한 결과로 결정된 신호이다. 예를 들면, 하나의 뱅크가 커버할 수 있는 최소전압 및 최대전압과 비교하여, 펌핑전압(Vcp)이 최소전압 보다 작거나 최대전압보다 큰 경우에는 자동주파수조절 루프를 동작시킨다.
따라서 일단 최적이라고 현재 설정된 뱅크가 이 후 최적의 상태가 아니라고 판단된 경우에는, 뱅크조절 인에이블신호(PSA_En)에 의하여 스테이트 머신(264)으로부터 출력되는 뱅크제어신호(AFCout)를 변경시키기 위하여 파인 모드(330)로부터 자동주파수조절 루프가 시작된다.
종래의 주파수합성기의 경우 일단 하나의 뱅크가 최적이라고 결정된 경우에는 주변 상황이 바뀌더라도 뱅크의 변경이 불가능하였다. 그러나 본 발명에 따른 주파수합성기(200)에 포함된 펌핑전압감시회로(265)는 일단 최적의 뱅크가 선택된 이후에도 주변의 환경 변화에 적응적으로 반응하여 새로운 최적의 뱅크를 설정할 수 있도록 한다.
도 4는 N-타겟 알고리듬의 동작 시 자동주파수 조절블록(260)의 내부 신호의 타이밍도이다.
도 4를 참조하면, 뱅크선택 인에이블 신호(BS-En)가 로우 상태에서 하이 상태로 인에이블 됨으로서 N-타겟 알고리즘이 시작된다. 뱅크조절 인에이블신호(PSA_En)가 인에이블 되는 경우에도 N-타겟 알고리즘 중 파인모드가 시작된다.
뱅크선택 인에이블 신호(BS-En) 또는 뱅크조절 인에이블신호(PSA_En)가 인에이블 된 후, 기준신호(fref)의 첫 번째 에지에서부터 시작하여, 기준신호(fref)를 R2로 분주시킨 신호(
Figure 112006075842859-PAT00019
) 및 스테이트머신(260)을 동작시키는 동작 클록(SM_Clk)을 생성시킨다. 도 2에는 표시하지 않았지만, 스테이트머신(260)은 상기 동작 클록(SM_Clk)에 따라 동작하게 된다.
기준신호(fref)를 R2로 분주시킨 신호(
Figure 112006075842859-PAT00020
)의 한 주기의 시간 구간 동안에 포함되는 코어스모드신호(PSO)를 N2로 분주시킨 신호(
Figure 112006075842859-PAT00021
)의 주기를 카운트하면 N-제너레이션(Ngen)의 수가 된다. 여기서 코어스모드신호(PSO)는 전압제어발진기로부터 출력되는 발진 신호(fout)를 P분주한 신호이다.
N-제너레이션(Ngen)이 카운트 된 직후 동작 클록(SM_Clk)의 한 주기 동안 이동하여야 할 뱅크의 수(Ndiff)가 결정된다. (수학식 4 참조) 동작 클록(SM_Clk)의 다음 한 주기 동안 뱅크의 번호(Nbank)가 상기 이동하여야 할 뱅크의 수(Ndiff)를 반영하여 변경된다.
도 5는 펌핑전압(Vcp)의 변화에 따른 전하펌프의 출력전류의 변화를 나타낸다.
도 5를 참조하면, 해당 뱅크가 커버할 수 있는 주파수 범위를 의미하는 최저전압(Vcp-min) 및 최고전압(Vcp-max)사이에서는, 전하펌프(230)로부터 충전되는 전류(Ipu)의 양 및 전하펌프(230)로 방전되는 전류(Idn)의 양의 변화가 약 1% 미만이 되어야 PLL(Phase Locked Loop) 회로가 정상적으로 동작한다고 볼 수 있다.
펌핑전압(Vcp)이 상기 최저전압(Vcp_min)과 최고전압(Vcp_max) 사이에 존재하는 경우 상기 펌핑전압(Vcp)의 전압준위에 따라 PLL이 주파수 고정(frequency locking)을 하게 된다. 일단 주파수 고정이 이루어진다고 하더라도 이후에 PLL 회로 자체의 온도가 변함에 따라 전압제어발진기로부터 출력되는 발진 신호의 주파수가 0.1 MHz/℃의 비율로 변화한다. 온도가 -20℃ ~ 80℃에서는, PLL의 온도가 1℃ 변함에 따라 전압제어발진기로부터 출력되는 발진 신호의 주파수는 약 10MHz 변한다.
전압제어발진기의 이득(Kvco)의 정의에 따르면, 상기 최저전압(Vcp-min)과 최고전압(Vcp-max)의 차로서 0.2V를 허용할 때, 상기 이득은 50MHz/V가 된다. 즉 이득(Kvco)이 50MHz/V이상이 되어야 PLL이 정상 동작한다.
상기와 같이 PLL 또는 PLL의 주변 환경이 변화하는 경우, 특히 온도가 변화하여 펌핑전압(Vcp)이 상기 최저전압(Vcp-min)과 최고전압(Vcp-max)을 벗어나는 경우에는, 본 발명에 따른 사후 탐색 알고리즘을 수행하여 뱅크의 번호를 조절하게 한다.
이상으로, 본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 의하면, 기준신호와 프리스케일러의 출력을 사용하여 코어스모드에서 주파수 조정을 빠르고 간단하게 수행하게 함으로서, 주파수합성기가 소비하는 전력이 적게 되고 또한 주파수합성기가 구현되는 영역도 감소된다. 특히, 주파수 고정이 빠른 시간 내에 달성될 수 있고, 이득(Kvco)이 적은 전압제어발진기를 사용할 수 있으므로 위상 노이즈가 줄어들게 되는 장점이 있다. 또한 주변 환경의 변화(예를 들면 온도 변화)에 자동으로 동작하여 오동작을 방지한다.

Claims (18)

  1. 기준신호(fref)의 주파수를 1/(R1)로 분주하는 기준분주기(210);
    상기 기준분주기(210)로부터 출력되는 신호 및 파인모드신호(FMN2)의 위상 차이에 해당하는 펄스(Pulse)를 출력하는 위상검출기(220);
    상기 기준분주기(210)의 출력신호 및 출력신호(fout)를 이용하여 코어스모드신호(PSO) 및 상기 파인모드신호(FMN2)를 출력하는 메인분주기(270);
    상기 위상검출기(220)로부터 출력되는 펄스의 폭(Width) 및 펄스의 부호(Sign)에 따라 충전 또는 방전되는 전하들에 대응되는 펌핑전압(Vcp)을 생성하는 전하펌프(230);
    주파수조정 루프 동작 중에 발생하는 잡음들을 제거하고, 내장된 커패시터를 통하여 상기 전하펌프(230)로부터 충전 또는 방전되는 전하들에 대응되는 상기 펌핑전압(Vcp)의 전압준위를 결정하는 루프필터(240);
    제1스위치제어신호(GW1)에 응답하여 일 단자로 인가되는 상기 펌핑전압(Vcp)을 다른 일 단자에 연결된 전압제어발진기(250)에 전달하는 제1스위치(S1);
    제2스위치제어신호(GW2)에 응답하여 일 단자로 인가되는 기준전압(Vrerf)을 다른 일 단자에 연결된 상기 전압제어발진기(250)에 전달하는 제2스위치(S2);
    주파수제어신호(AFCout) 및 상기 제1스위치(S1) 및 상기 제2스위치(S2)를 통하여 인가되는 조절전압(VC)에 대응되는 상기 출력신호(fout)를 생성하는 전압제어발진기(250); 및
    상기 펌핑전압(Vcp), 상기 기준신호(fref) 및 상기 코어스모드신호(PSO)에 응답하여, 상기 주파수제어신호(AFCout), 상기 제1스위치제어신호 및 상기 제2스위치제어신호를 생성하는 자동주파수 조절블록(260)을 구비하는 것을 특징으로 하는 주파수합성기.
  2. 제1항에 있어서, 상기 메인분주기(270)는,
    상기 출력신호(fout)의 주파수를 1/P(P는 정수)로 분주하여 상기 코어스모드신호(PSO)를 생성하는 프리스케일러(271);
    상기 기준분주기(210)로부터 출력되는 신호를 변조하여 생성시킨 분주제어신호(DC)를 생성하는 시그마-델타(∑-△) 변조기(273); 및
    상기 분주제어신호(DC)에 응답하여 상기 프리스케일러(271)로부터 출력되는 코어스모드신호(PSO)를 1/(N1)(N은 정수)로 분주하여 상기 파인모드신호(FMN2)를 생성하는 프로그램 분주기(272)를 구비하는 것을 특징으로 하는 주파수합성기.
  3. 제2항에 있어서, 상기 시그마-델타(∑-△) 변조기(273)는,
    20비트(20 Bits) 해상도(resolution)의 4차 multistage-noise-shaping(MASH) 구조를 가지는 것을 특징으로 하는 주파수합성기.
  4. 제1항에 있어서,
    상기 제1스위치제어신호(GW1) 및 상기 제2스위치제어신호(GW2)는 서로 배타 적으로(Exclusively) 인에이블되며,
    상기 조절전압은 상기 기준전압(Vref) 및 상기 루프필터(240)의 출력신호 중 어느 한 신호의 전압준위를 가지는 것을 특징으로 하는 주파수합성기.
  5. 제1항에 있어서, 상기 자동주파수 조절블록(260)은,
    상기 기준신호(fref)의 주파수를 1/(R2)로 분주시킨 제1분주신호(
    Figure 112006075842859-PAT00022
    )를 생성키는 R분주기(261);
    상기 코어스모드신호(PSO)의 주파수를 1/(N2)로 분주시킨 제2분주신호(
    Figure 112006075842859-PAT00023
    )를 생성시키는 N분주기(262);
    제어신호(CON)에 응답하여 상기 R분주기(262) 및 N분주기(263)로부터 출력되는 제1분주신호(
    Figure 112006075842859-PAT00024
    ) 및 제2분주신호(
    Figure 112006075842859-PAT00025
    )의 주파수 차이에 대응되는 비교신호(COMP)를 생성하는 주파수비교기(263);
    상기 비교신호(COMP) 및 뱅크조절 인에이블신호(PSA_En)를 이용하여, 상기 주파수제어신호(AFCout), 상기 제1스위치제어신호(GW1), 상기 제2스위치제어신호(GW2) 및 상기 제어신호(CON)를 생성하는 스테이트머신(264); 및
    상기 펌핑전압(Vcp)을 기준전압과 비교하여 상기 뱅크조절 인에이블신호(PSA_En)를 생성하는 펌핑전압감시회로(265)를 구비하는 것을 특징으로 하는 주파수합성기.
  6. 제5항에 있어서,
    상기 R분주기(261)의 분주 수 R2가 상기 기준 분주기(210)의 분주 수 R1에 비하여 적은 것을 특징으로 하는 주파수합성기.
  7. 제5항에 있어서,
    상기 기준전압은 현재 설정된 뱅크가 커버할 수 있는 최소전압 및 최대전압인 것을 특징으로 하는 주파수합성기.
  8. 전압제어발진기를 이용하여 주파수 합성을 하는데 제공되는 기준신호(fref)의 주파수를 1/(R2)(R은 정수)로 분주시킨 제1분주신호(
    Figure 112006075842859-PAT00026
    )를 생성키는 R분주기(261);
    상기 전압제어발진기로부터 출력되는 출력신호(fout)를 1/P(P는 정수)분주하여 생성시킨 코어스모드신호(PSO)의 주파수를 1/(N2)(N은 정수)로 분주시킨 제2분주신호(
    Figure 112006075842859-PAT00027
    )를 생성시키는 N분주기(262);
    제어신호(CON)에 응답하여 상기 R분주기(262) 및 N분주기(263)로부터 출력되는 제1분주신호(
    Figure 112006075842859-PAT00028
    ) 및 제2분주신호(
    Figure 112006075842859-PAT00029
    )의 주파수 차이에 대응되는 비교신호(COMP)를 생성하는 주파수비교기(263);
    상기 전압제어발진기로부터 출력되는 출력신호(fout)의 주파수를 결정하는 펌핑전압(Vcp)과 기준전압을 비교하여 뱅크조절 인에이블신호(PSA_En)를 생성하는 펌핑전압감시회로(265); 및
    상기 비교신호(COMP) 및 상기 뱅크조절 인에이블신호(PSA_En)를 이용하여, 상기 주파수제어신호(AFCout) 및 상기 제어신호(CON)를 생성하는 스테이트머신(264)을 구비하는 것을 특징으로 하는 자동 주파수조절회로.
  9. 제8항에 있어서,
    상기 기준전압은 현재 설정된 뱅크가 커버할 수 있는 최소전압 및 최대전압인 것을 특징으로 하는 주파수합성기.
  10. 제5항에 기재된 주파수합성기에서 수행하는 주파수조절방법에 있어서,
    상기 전압제어발진기에 내장된 복수개의 뱅크 중 임의의 한 뱅크를 초기뱅크로 결정하고, 반복변수(M) 및 N-타겟 값(Ntarget)을 결정하는 초기화단계;
    상기 반복변수(M)에 따라, 상기 초기뱅크를 이용하여 생성시킨 상기 발진 신호(fout)를 분주하여 생성시킨 코어스모드신호(PSO) 및 상기 기준신호를 이용하여 N-제너레이션 값(Ngen)을 계산하고, 상기 N-타겟 값(Ntarget) 및 상기 N-제너레이션 값(Ngen)의 차이를 이용하여 뱅크의 번호(Nbank)를 변경시키는 N-타겟 알고리즘 수행단계;
    상기 N-타겟 알고리즘을 수행하여 결정된 뱅크가 최적이 아니라고 판단된 경우, 최적의 뱅크를 추가로 탐색하는 보조 탐색 알고리즘 수행단계; 및
    상기의 N-타겟 알고리즘 및/또는 상기 보조 탐색 알고리즘 수행단계를 거쳐 최적의 뱅크가 결정된 후 일정한 시간이 경과한 다음, 이미 결정된 뱅크가 최적이 아니라고 판단된 경우 상기 N-타겟 알고리즘에서부터 주파수 조절을 다시 수행하도록 지시하는 사후 탐색 알고리즘 수행단계를 구비하는 것을 특징으로 하는 주파수조절방법.
  11. 제10항에 있어서,
    상기 임의의 한 뱅크의 번호는 상기 복수 개의 뱅크번호 중 중앙의 번호(Ncenter)이고,
    상기 반복변수(M)는 상기 N-타겟 알고리즘에서 수행될 주파수조절의 루프 회수를 결정하며,
    상기 N-타겟 값(Ntarget)은 아래의 수학식
    Figure 112006075842859-PAT00030
    을 만족하며,
    여기서 fref는 상기 기준신호의 주파수, fout는 상기 발진 신호의 주파수, R2는 R분주기(261)에서의 분주 수, N2는 N분주기(262)에서의 분주 수, P는 상기 출력신호(fout)의 주파수를 분주한 수로 상기 코어스모드신호(PSO)를 생성하는데 사용하는 분주 수인 것을 특징으로 하는 주파수조절방법.
  12. 제11항에 있어서, 상기 N-타겟 알고리즘 수행단계는,
    상기 초기뱅크를 이용하여 생성시킨 상기 발진 신호(fout)를 P(P는 정수)분 주하여 생성시킨 코어스모드신호(PSO) 및 상기 기준신호를 이용하여 N-제너레이션 값(Ngen)을 계산하고, 상기 N-제너레이션 값과 상기 N-타겟 값의 차이를 이용하여 계산한 이동시켜야 할 뱅크번호(Ndiff) 만큼 뱅크의 번호를 1차적으로 변경하는 코어스모드; 및
    상기 코어스모드 후 변경된 뱅크를 이용하여 보다 최적의 뱅크를 탐색하는 파인모드를 구비하며,
    상기 코어스모드는 일 회의 탐색 사이클로 뱅크를 이동시키며, 상기 파인모드는 상기 반복변수(M)의 수만큼 탐색 사이클을 반복 수행하면서 뱅크를 이동시키는 것을 특징으로 하는 주파수조절방법.
  13. 제12항에 있어서,
    상기 N-제너레이션 값(Ngen)은 상기 기준신호를 R2 분주한 신호의 한 주기에 대응되는 상기 코어스모드신호(PSO)를 N2 분주한 신호의 주기이고,
    상기 이동시켜야 할 뱅크번호는(Bdiff) 아래의 수학식
    Figure 112006075842859-PAT00031
    을 만족하며,
    Fres는 N2, R2에 의해 결정되는 주파수 해상도이고, Fstep은 상기 전압제어발진기에 입력되는 조절전압(VC)의 값에 대하여 각 뱅크들이 나타내는 주파수 차이를 의미하고,
    상기 1차적으로 변경된 뱅크의 번호(Nbank)는 아래의 수학식
    Nbank = Ncenter + Ndiff을 만족하는 것을 특징으로 하는 주파수조절방법.
  14. 제13항에 있어서,
    상기 파인모드에서는 선형탐색방식으로 주파수를 조절하는 것을 특징으로 하는 주파수조절방법.
  15. 제14항에 있어서, 상기 보조 탐색 알고리즘은,
    상기 펌핑전압(Vcp)을 기준전압(Vrange)과 비교하여, 상기 펌핑전압(Vcp)이상기 기준전압(Vrange)의 범위 내에 포함되지 않을 경우에는 선형탐색방법 또는 이진탐색방법으로 최적의 뱅크를 탐색하는 것을 특징으로 하는 주파수조절방법.
  16. 제15항에 있어서, 최적의 뱅크를 탐색하는 방법은,
    상기 선형탐색방법 또는 상기 이진탐색방법을 통하여 얻은 정보를 이용하여 뱅크의 번호를 1씩 증가 또는 감소시키도록 하는 것을 특징으로 하는 주파수조절방법.
  17. 제15항에 있어서, 상기 기준전압(Vrange)은,
    현재 설정된 뱅크가 커버할 수 있는 펌핑전압(Vcp)의 최대전압 및 최소전압이며,
    상기 펌핑전압(Vcp)이, 상기 최대전압을 초과하는 경우에는 뱅크의 번호를 1 증가시키고, 상기 최소전압보다 적을 경우에는 뱅크의 번호를 1 감소시키는 것을 특징으로 하는 주파수조절방법.
  18. 제15항에 있어서, 사후 탐색 알고리즘 수행단계는,
    상기 펌핑전압(Vcp)이 상기 기준전압(Vrange)의 범위 내에 포함될 경우에 수행되는 것을 특징으로 하는 주파수조절방법.
KR1020060102283A 2006-10-20 2006-10-20 주파수합성기 및 주파수조절방법 KR100847687B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060102283A KR100847687B1 (ko) 2006-10-20 2006-10-20 주파수합성기 및 주파수조절방법
US11/872,779 US7804367B2 (en) 2006-10-20 2007-10-16 Frequency synthesizer and frequency calibration method
CN2007101823966A CN101227189B (zh) 2006-10-20 2007-10-19 频率合成器、自动频率校正电路及频率校正方法
TW096139253A TWI357217B (en) 2006-10-20 2007-10-19 Frequency synthesizer, automatic frequency calibra

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060102283A KR100847687B1 (ko) 2006-10-20 2006-10-20 주파수합성기 및 주파수조절방법

Publications (2)

Publication Number Publication Date
KR20080035786A true KR20080035786A (ko) 2008-04-24
KR100847687B1 KR100847687B1 (ko) 2008-07-23

Family

ID=39359232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060102283A KR100847687B1 (ko) 2006-10-20 2006-10-20 주파수합성기 및 주파수조절방법

Country Status (4)

Country Link
US (1) US7804367B2 (ko)
KR (1) KR100847687B1 (ko)
CN (1) CN101227189B (ko)
TW (1) TWI357217B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101483855B1 (ko) * 2013-04-22 2015-01-16 삼성전기주식회사 Pll 다이렉트 모듈레이터 및 그 모듈레이터에서의 주파수 이득 부정합 보상 방법
KR102182281B1 (ko) 2019-10-01 2020-11-24 (주)큐니온 Qm급 주파수 합성기 시험치구
CN113014254A (zh) * 2021-03-10 2021-06-22 苏州芯捷联电子有限公司 锁相环电路

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101316890B1 (ko) 2007-11-08 2013-10-11 삼성전자주식회사 주파수 합성기의 주파수 보정장치 및 그 방법
CN101471577B (zh) * 2007-12-29 2011-06-15 比亚迪股份有限公司 双节可充电电池电压平衡电路
CN101677236B (zh) * 2008-09-19 2013-02-13 阿尔特拉公司 用于调整反馈时钟信号的数字环路滤波器和方法
KR101018092B1 (ko) 2008-12-04 2011-02-25 한국과학기술원 저전력 주파수 합성기
US8258830B2 (en) * 2009-01-20 2012-09-04 Mediatek Inc. Methods for calibrating gated oscillator and oscillator circuit utilizing the same
US8259890B2 (en) * 2009-02-18 2012-09-04 Mediatek Inc. Phase-locked loop circuit and related phase locking method
KR101097646B1 (ko) * 2009-08-10 2011-12-22 삼성전기주식회사 자동주파수조절기, 자동주파수 조절방법 및 이를 사용하는 주파수합성기
US7994829B2 (en) * 2009-10-16 2011-08-09 Realtek Semiconductor Corp. Fast lock-in all-digital phase-locked loop with extended tracking range
JP5697376B2 (ja) * 2009-11-16 2015-04-08 キヤノン株式会社 信号処理装置
TWI362835B (en) * 2010-03-11 2012-04-21 Ind Tech Res Inst Automatic frequency calibration circuit and method for frequency synthesizer
TWI417702B (zh) * 2010-04-13 2013-12-01 Weltrend Semiconductor Inc 自動校正頻率之頻率校正電路及其方法
US8559582B2 (en) * 2010-09-13 2013-10-15 Altera Corporation Techniques for varying a periodic signal based on changes in a data rate
US9281828B2 (en) * 2011-06-10 2016-03-08 Broadcom Corporation Reference-less voltage controlled oscillator (VCO) calibration
US8502609B2 (en) 2011-06-10 2013-08-06 Broadcom Corporation Reference-less frequency detector
US8666012B2 (en) * 2011-10-20 2014-03-04 Broadcom Corporation Operating a frequency synthesizer
US8598924B2 (en) 2012-02-13 2013-12-03 Rf Monolithics, Inc. Frequency-locked synthesizer with low power consumption and related system and method
US8953730B2 (en) 2012-04-20 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Auto frequency calibration for a phase locked loop and method of use
WO2013185308A1 (zh) * 2012-06-13 2013-12-19 海能达通信股份有限公司 一种对频率锁定的方法、一种压控振荡器以及频率产生单元
CN102868395B (zh) * 2012-10-11 2015-12-16 广州润芯信息技术有限公司 锁相环频率综合器及开环频率粗调方法
CN103095295B (zh) * 2012-12-28 2015-09-23 重庆西南集成电路设计有限责任公司 锁相频率合成器及自适应频率校准电路和校准方法
KR101462799B1 (ko) * 2013-07-22 2014-11-20 삼성전기주식회사 주파수 합성기 및 그 제어 방법
EP3069447A1 (en) * 2013-11-14 2016-09-21 Marvell World Trade Ltd. Method and apparatus to calibrate frequency synthesizer
US8942315B1 (en) * 2014-05-29 2015-01-27 Cypress Semiconductor Corporation Systems, methods, and devices for frequency calibration of transmitters
CN104052474B (zh) * 2014-06-03 2017-03-15 华为技术有限公司 一种锁相环频率校正方法及系统
CN104038215B (zh) * 2014-06-13 2017-06-09 南京邮电大学 一种∑‑△分数频率综合器用自动频率校准电路
CN104360318A (zh) * 2014-10-14 2015-02-18 奇瑞汽车股份有限公司 一种雷达前端模块及雷达系统
KR102375949B1 (ko) * 2015-01-02 2022-03-17 삼성전자주식회사 주파수 합성기의 출력을 제어하기 위한 장치 및 방법
US10623008B2 (en) * 2015-04-30 2020-04-14 Xilinx, Inc. Reconfigurable fractional-N frequency generation for a phase-locked loop
CN104849547B (zh) * 2015-05-08 2018-12-04 中国电子科技集团公司第四十一研究所 一种提高yto预置准确度的校准方法及校准系统
CN105207669A (zh) * 2015-08-19 2015-12-30 深圳市海能达通信有限公司 一种减小频率源锁定时间的方法及电路
US20180267159A1 (en) * 2015-10-01 2018-09-20 Mitsubishi Electric Corporation Signal generator
EP3190704B1 (en) 2016-01-06 2018-08-01 Nxp B.V. Digital phase locked loops
US9793902B2 (en) * 2016-02-19 2017-10-17 Cisco Technology, Inc. Reference-less clock and data recovery circuit
CN105790757B (zh) * 2016-04-18 2019-04-02 杭州中科微电子有限公司 自动频率校正电路及频率校正方法
TWI619351B (zh) * 2016-05-06 2018-03-21 瑞鼎科技股份有限公司 頻率合成裝置及使用其之自動校正方法
US10615803B2 (en) * 2018-07-23 2020-04-07 The Trustees Of Columbia University In The City Of New York Compact phase-locked loop with low jitter and reference spurs
US11018680B1 (en) * 2020-07-15 2021-05-25 Keysight Technologies, Inc. Phase lock loops (PLLS) and methods of initializing PLLS
CN112710899B (zh) * 2021-03-29 2021-07-13 国网江西省电力有限公司供电服务管理中心 一种改进增益有限脉冲响应滤波的电网信号频率检测方法
CN113541683B (zh) * 2021-06-08 2022-11-25 西安电子科技大学 一种基于可编程三分频器的锁相环自动频率校准器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4955075A (en) * 1988-10-17 1990-09-04 Motorola, Inc. Battery saver circuit for a frequency synthesizer
US5603109A (en) * 1994-03-29 1997-02-11 P-Com, Inc. Automatic frequency control which monitors the frequency of a voltage controlled oscillator in a PLL demodulator
KR100510119B1 (ko) * 1997-05-21 2005-11-25 삼성전자주식회사 디지털 pll 회로와 그 방법
US5942949A (en) * 1997-10-14 1999-08-24 Lucent Technologies Inc. Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve
US6552618B2 (en) * 2000-12-13 2003-04-22 Agere Systems Inc. VCO gain self-calibration for low voltage phase lock-loop applications
US6710664B2 (en) * 2002-04-22 2004-03-23 Rf Micro Devices, Inc. Coarse tuning for fractional-N synthesizers
CN100362743C (zh) * 2002-10-25 2008-01-16 Gct半导体公司 用于抑制锁相环电路中的噪声的系统和方法
JP4282998B2 (ja) * 2003-01-08 2009-06-24 パナソニック株式会社 変調器及びその補正方法
KR100532476B1 (ko) * 2003-10-18 2005-12-01 삼성전자주식회사 광-대역 전압 제어발진기 및 빠른 적응 주파수 보정기법을이용한 주파수 합성기
US7042253B2 (en) * 2004-05-24 2006-05-09 Industrial Technology Research Institute (Itri) Self-calibrating, fast-locking frequency synthesizer
US20060145776A1 (en) * 2005-01-05 2006-07-06 Qian Shi High-speed VCO calibration technique for frequency synthesizers
US7375595B2 (en) * 2006-09-29 2008-05-20 Broadcom Corporation Method and apparatus for calibrating a phase locked loop in open-loop
US7495517B1 (en) * 2006-12-14 2009-02-24 Altera Corporation Techniques for dynamically adjusting the frequency range of phase-locked loops

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101483855B1 (ko) * 2013-04-22 2015-01-16 삼성전기주식회사 Pll 다이렉트 모듈레이터 및 그 모듈레이터에서의 주파수 이득 부정합 보상 방법
KR102182281B1 (ko) 2019-10-01 2020-11-24 (주)큐니온 Qm급 주파수 합성기 시험치구
CN113014254A (zh) * 2021-03-10 2021-06-22 苏州芯捷联电子有限公司 锁相环电路
CN113014254B (zh) * 2021-03-10 2023-12-05 苏州芯捷联电子有限公司 锁相环电路

Also Published As

Publication number Publication date
US20080106340A1 (en) 2008-05-08
KR100847687B1 (ko) 2008-07-23
US7804367B2 (en) 2010-09-28
CN101227189B (zh) 2011-05-25
TW200830721A (en) 2008-07-16
TWI357217B (en) 2012-01-21
CN101227189A (zh) 2008-07-23

Similar Documents

Publication Publication Date Title
KR100847687B1 (ko) 주파수합성기 및 주파수조절방법
US6147561A (en) Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain
US7605662B2 (en) Oscillator controller incorporating a voltage-controlled oscillator that outputs an oscillation signal at a desired oscillation frequency
US7982552B2 (en) Automatic frequency calibration apparatus and method for a phase-locked loop based frequency synthesizer
US6704383B2 (en) Sample and hold type fractional-N frequency synthesizer
US9042854B2 (en) Apparatus and methods for tuning a voltage controlled oscillator
US7791415B2 (en) Fractional-N synthesized chirp generator
US7274229B1 (en) Coarse tuning for fractional-N synthesizers
US8487707B2 (en) Frequency synthesizer
US7750696B2 (en) Phase-locked loop
US7443254B2 (en) Relaxation oscillator with propagation delay compensation for improving the linearity and maximum frequency
US20090153252A1 (en) Multi-band voltage controlled oscillator controlling module, phase locked loop utilizing which and related method thereof
EP2115871B1 (en) Methods and apparatus for dynamic frequency scaling of phase locked loops for microprocessors
US10116315B1 (en) System-on-a-chip clock phase management using fractional-N PLLs
JP4216075B2 (ja) フラクショナル補償法(fractionalcompensationmethod)を使用するフラクショナルn周波数シンセサイザ(fractional−nfrequencysynthesizer)
US8264258B1 (en) Phase lock loop circuit
US7436264B2 (en) Charge supply apparatus and method in frequency synthesizer
US8509372B1 (en) Multi-band clock generator with adaptive frequency calibration and enhanced frequency locking
US6693987B1 (en) Digital-to-analog DAC-driven phase-locked loop PLL with slave PLL's driving DAC reference voltages
US7023282B1 (en) Coarse tuning for fractional-N synthesizers having reduced period comparison error
US20080036544A1 (en) Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
JP2004080624A (ja) 周波数シンセサイザ
KR101327100B1 (ko) 주파수 분주기, 이를 포함하는 위상 동기 루프 회로 및 그 제어 방법
KR20080024896A (ko) 전압 제어 발진기의 이득 측정 방법 및 이를 이용하는주파수 합성기
KR20060024395A (ko) 튜닝가능 발진기 및 전파 지연 보상 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120716

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130715

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170717

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190703

Year of fee payment: 12