CN105790757B - 自动频率校正电路及频率校正方法 - Google Patents

Abstract

本发明提供一种应用于频率综合器的高精度超高速自动频率校正电路，该自动频率校正电路能够适应极低频率增益值KVCO的压控振荡器(VCO)、该自动频率校正电路具有极短的自动频率校正时间、该自动频率校正电路能根据外部配置的分频比迅速的改变频率综合器的输出频率并自动地应对环境温度的变化。按照本发明提供的技术方案，所述全CMOS技术实现的高精度超高速自动频率校正电路，包括一锁定检测器、一初始化模块电路以及一个最优子波段搜索电路。本发明所设计的高精度超高速自动频率校正电路结构简单，性能良好，可以很好地应用于无线通信系统中，为无线通信系统提供高质量的频率源。

Description

自动频率校正电路及频率校正方法

技术领域

本发明涉及一种全CMOS技术实现的高精度超高速自动频率校正电路，该电路应用于频率综合器中，特别是需要跳频技术的无线通信领域中的频率综合器集成电路。

背景技术

频率综合器是现代通信系统中一个不可或缺的重要组成部分，随着半导体工艺发展，电源电压降低，为补偿工艺偏差带来的频率变化，以及降低压控振荡器VCO的高频率增益KVCO带来的高相位噪声，或者是一个跳频系统中，常常需要将频率综合器的输出频率范围划分为很多子波段，并且引入一个快速的自动频率校正电路来配置频率综合器中VCO的子波段码。

自动频率校正电路有闭环和开环两种方式。闭环校正是指频率校正的过程中频率综合器的环路保持闭环状态，校正电路对VCO的控制电压进行监控，当检测到控制电压稳定在预先设定的一个范围之内时即认为当前设定的子波段码正确并结束校正；否则更新子波段码再次监控VCO的控制电压。闭环校正电路每次监控都需要等待VCO的控制电压稳定，该稳定时间通常比较长，因此采用闭环方式的自动频率校正电路的校正时间通常比较长，可能长达几毫秒。

开环校正是指频率综合器在频率校正的过程中环路处于开环状态。VCO的控制电压会被设置为一固定值，通过比较当前波段码下VCO的输出信号频率与预设定频率之间的大小，决定下一搜索码的增加与减小。由于没有环路稳定过程，开环校正相比闭环校正所需的时间要少得多，通常只需要几十微秒。

开环校正技术存在的一个问题是由于采用频率比较方式，对频率比较的分辨率有较高的要求，若VCO的频率增益为K0，则频率比较能分辨的最小频率差要小于1/2×K0×VDD。可看到开环校正中的频率比较能分辨的最小频率差与VCO的频率增益成正比，即采用越小频率增益的VCO需要更高的频率分辨率。

虽然开环校正技术已经将自动频率校正时间减少到几十微秒，但由于频率比较大多采用计数的方式，因此分辨率提高将使得计数的周期变长，从而使得频率校正的时间变长，校正时间与频率比较的分辨率成正比。随后提出的基于周期比较的开环校正技术虽然没有改变校正时间与校正的频率分辨率之间的正比关系，但是它大幅降低了校正时间与校正的频率分辨率之间的正比例比值。因此在相同的校正频率分辨率情况下，基于周期比较的开环校正时间要比基于频率比较的开环校正时间缩短50％甚至更多。

随着无线通信对数据传输速度的要求越来越高，无线通信系统对频率综合器的相位噪声性能的要求也越来越高，因此大多数频率综合器都采用极低频率增益KVCO的压控振荡器来实现较高的相位噪声性能。极低的频率增益也意味着开环校正的校正频率分辨率要很高，这会使得频率校正时间变长。而传输速度的提高又要求频率综合器的输出频率转变速度加快，即频率校正时间要短，这使得基于周期比较技术的开环校正技术也逐渐不能适应新的无线通信标准。

发明内容

为克服现有技术中存在的不足，本发明提出一种全CMOS技术实现的应用于频率综合器的高精度超高速自动频率校正电路，其能够使用一具有极低频率增益KVCO的压控振荡器、快速的根据输入分频比的变化校正频率综合器的输出频率并可以自动适应环境温度的变化。

本发明提供一种自动频率校正电路，其特征在于，包括一初始化模块电路和一最优子波段搜索电路，所述初始化模块电路在接受到初始化使能信号之后开始初始化过程，并在初始化过程结束后传递一初始化结束信号至最优子波段搜索电路；所述最优子波段搜索电路在接受到初始化结束信号和自动频率校正使能信号后开始根据外部输入的分频比找到一最优子波段码并将之传递至传统频率综合器中的压控振荡器并输出一搜索完成信号。

所述初始化模块电路包括定时器、计数器、写入控制单元以及寄存器组，其中所述定时器根据计数周期K及参考分频信号在定时器使能信号到达之后K个参考分频信号周期时输出一定时信号；所述计数器在计数使能信号到达之时开始对传统频率综合器中的反馈预分频信号的上升沿进行计数，并在所述定时信号到达之时停止计数并输出一计数周期与一计数完成信号；所述写入控制单元根据外部输入参考分频信号与所述计数完成信号输出一写入使能信号和一写入地址信号；所述寄存器组将根据所述写入使能信号及写入地址信号对寄存器组中对应地址的寄存器写入所述计数周期或者根据所述读取使能信号及读取地址信号对寄存器组中对应地址的寄存器读取存储在其中所述计数周期。

所述最优子波段搜索电路包括比较器、有限状态机、读取控制单元以及时钟控制单元，其中所述比较器对所述寄存器组中读取出的计数周期与外部输入分频比的大小进行比较并输出一比较信号；所述有限状态机根据所述比较信号与自动频率校正使能信号产生所述读取子波段码中心频率信号以及子波段码信号；所述读取控制单元根据所述读取子波段码中心频率信号与子波段码信号产生所述读取使能信号和读取地址信号，所述时钟控制单元根据传统频率综合器中的反馈预分频信号与自动频率校正使能信号传递一时钟控制信号至有限状态机。

所述的最优子波段搜索电路只有在接受到初始化结束信号和自动频率校正使能信号之后才会开始最优子波段搜索过程，而且每次输入分频比发生变化时都将重新进行一次最优子波段搜索过程。

所述写入使能信号和读取使能信号不能同时为有效。

一种所述的自动频率校正电路的频率校正方法，其包括初始化步骤、最小误差搜索算法步骤以及环境变化检测算法步骤，所述初始化步骤将确定频率综合器中的压控振荡器在各个子波段码下控制电压为电源电压一半时输出信号的频率数值，简称子波段码的中心频率值，并将各子波段码的中心频率值存入寄存器组与子波段码对应的寄存器中；所述最小误差搜索算法步骤在最开始使用子波段码中最中间的子波段码的中心频率值和根据外部输入的分频比N.x得到的目标输出频率N.x×f_参考进行比较，根据比较结果来改变子波段码，经过多次迭代之后找到目标输出频率处于某两个子波段码的中心频率之间再去计算目标输出频率与两个子波段码的中心频率之间的差值，比较所述的两个频率差值大小，取与目标输出频率差值小的子波段码为最优子波段码输出给所述频率综合器中的压控振荡器，若目标输出频率在与子波段码中心频率迭代比较时发现，当小于最小子波段码的中心频率时，则直接取最小子波段码，当大于最大子波段码的中心频率时，则直接取最大子波段码，其所述环境变化检测算法步骤将在使用最小误差搜索算法确定一最优子波段码之后，经过一预定时间后再去检测锁定检测信号，若锁定检测信号表明频率综合是锁定的，则说明环境没有变化或者说变化不影响频率综合器的正常工作，若锁定检测信号表明频率综合器未锁定，则说明环境变化已经使得频率综合器不正常工作了，则重新开始初始化步骤和最小误差搜索算法步骤，再重新确定最优子波段码。

可将本发明归纳如下：

VCO输出具有一预定频率的振荡信号，该预定频率对应于控制电压。为了能够使VCO的输出频率范围较大的同时具有一个极低的频率增益KVCO，对该VCO提供多条频率调谐曲线，每条频率调谐曲线对应一个子波段码，每一条频率调谐曲线均设计成在一预定范围内恰当的应对控制电压的变化。该频率综合器确定在给定条件下的最优子波段码，并使用该最优子波段码产生具有该预订频率的振荡信号。

本发明是根据如下事实构思而成：位于VCO频率调谐曲线中心处的频率通常具有较好的相位噪声，因此在初始化步骤中，VCO每条频率调谐曲线的中心频率被采样存储在寄存器组中。接着，在最小误差搜索算法步骤中，首先取最中间的子波段码对应的中心频率与预定频率进行比较，再逐渐缩小预订频率所在的范围，最终确定预定频率处于哪两个子波段码对应的中心频率之间。之后再根据预定频率与两个子波段码对应的中心频率之间的差值确定最优的子波段码。在本发明中最小误差搜索算法步骤中使用的时钟是反馈预分频信号，因此可以大大减小自动频率校正(AFC)锁定时间。此处，AFC锁定时间表述在使用一参考信号及一分频比产生最优子波段码所用的时间。

此外，根据本发明，在确定出最优子波段码之后，可以连续检测该频率综合器的锁定情况(环境变化检测算法)，若由于外部环境变化导致该频率综合器不锁定，则会再次进行初始化步骤和最小误差搜索算法步骤重新确定一个最优子波段码。

附图说明

图1为一传统小数分频器的结构框图；

图2为单一频率调谐曲线与多频率调谐曲线的对比图；

图3为本发明提供的全CMOS技术实现的带有高精度超高速自动频率校正电路的频率综合器的结构框图；

图4为本发明提供的自动频率校正方法的信号流程图。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

图3为根据本发明实施应用的频率综合器的框图：

参见图3，频率综合器包括一参考分频器、一相位检测器、一电荷泵、一环路滤波器、一开环开关S1、一闭环开关S2、一压控振荡器(Voltage Control Oscillator，以下简称VCO)、一反馈分频器、以及一自动频率校正电路。

参考分频器以一分频比R对一参考信号f_参考进行分频，并输出一参考分频信号XREF。此处，R是一整数，其根据使用频率综合器的系统的特性加以确定。

反馈分频器使用参考分频器的输出信号、VCO的输出信号f_输出以及一外部输入的分频比N.x输出一反馈分频信号BDS和一反馈预分频信号BPS。反馈分频器包括一预分频器、一可控分频器以及一积分-微分(sigma-delta modulator,∑-Δ)调制器。

预分频器使用一分频比M对输出信号f_输出进行分频，以产生上述反馈预分频信号BPS，可控分频器则因应一分频控制信号FRC而使用一分频比P(P为一整数)对预分频器输出的反馈预分频信号BPS进行分频，以产生上述反馈分频信号BDS。这里，P的值随分频控制信号FRC的变化而变化。积分-微分调制器对外部输入的分频比N.x进行调制，此处N.x为一小数，N为整数部分，x为小数部分，以产生上述分频控制信号FRC。此处，积分-微分调制器为一三阶多级式噪声整形结构，该结构具有很好的调制稳定性、良好的噪声整形效果以及21位元的分辨率。

相位检测器将参考分频器的输出信号XREF的相位与反馈分频器输出的反馈分频信号BDS的相位进行比较，并输出一对应于这两个信号的相位差的脉冲信号。电荷泵将根据相位检测器输出的脉冲信号的宽度及符号相应的增加或减少传输到环路滤波器的电流，环路滤波器中的电容通过对电荷泵输出电流进行充电和放电而产生VCO的控制电压Vctrl。环路滤波器同时可以移除部分频率综合器在反馈迭代过程中产生的噪声分量以及部分电荷泵输出电流中所包括的噪声。

开环开关S1在开环开关控制信号SW1的电压电平为高电平时将连接至其一端上的固定参考电压传递至连接至其另一端上的环路滤波器，闭环开关S2在闭环开关控制信号SW2的电压电平为高电平时将连接至其一端上的电荷泵输出电压传递至连接至其另一端上的环路滤波器。这两个开关控制信号SW1和SW2的电平一直保持相反，即闭环开关和开环开关两者之中总有一个开关接通而另一个开关断开。

自动频率校正电路将根据参考分频信号XREF、反馈预分频信号BPS、外部输入分频比N.x、自动频率校正使能信号等产生一最优子波段码AFC_输出以及开关控制信号SW1和SW2。

自动频率校正电路包括定时器、计数器、寄存器组、写入控制单元，读取控制单元、比较器、时钟控制单元、有限状态机。

定时器根据计数周期K及参考分频信号XREF在定时器使能信号到达之后对参考分频信号XREF的周期进行计数，在参考分频信号XREF的第一个周期时给计数器一个开始计数信号并在参考分频信号XREF的第K个周期时给计数器一个停止计数信号。

计数器在接受到定时器输出的开始计数信号之时开始对反馈预分频信号BPS的周期进行计数，并在接受到定时器输出的停止计数信号之时停止计数并输出在该段时间里BPS的周期数与一计数完成信号。

定时器与计数器两者结合在一起相当于一个频率检测器，它能根据参考分频信号XREF的频率来计算反馈预分频信号的频率，再根据预分频器的分频比M我们就能得到VCO的输出信号频率f_输出。

写入控制单元根据参考分频信号XREF与计数器输出的计数完成信号产生一写入使能信号和一写入地址信号。

读取控制单元根据有限状态机输出的读取子波段码中心频率信号与子波段码信号产生一读取使能信号和一读取地址信号。

寄存器组根据写入使能信号及写入地址信号对寄存器组中对应地址的寄存器写入当时计数器输出的周期数或者根据读取使能信号及读取地址信号对寄存器组中对应地址的寄存器读取存储在其中的周期数。

比较器对寄存器组中读取出的周期数与外部输入分频比的大小进行比较并输出一比较信号

有限状态机根据比较器输出的比较信号与自动频率校正使能信号产生读取子波段码中心频率信号以及子波段码信号；

时钟控制单元根据反馈预分频信号BPS与自动频率校正使能信号对有限状态机的时序进行控制。

VCO因应自动频率校正电路给出的最优子波段码AFC_输出和通过两个开关S1与S2其中之一所传递的电压经过环路滤波器传递至VCO而产生输出信号f_输出。

其中，上述自动频率校正电路可归纳为包括一初始化模块电路和一最优子波段搜索电路，所述初始化模块电路在接受到初始化使能信号之后开始初始化过程，并在初始化过程结束后传递一初始化结束信号至最优子波段搜索电路；所述最优子波段搜索电路在接受到初始化结束信号和自动频率校正使能信号后开始根据外部输入的分频比找到一最优子波段码并将之传递至传统频率综合器中的压控振荡器并输出一搜索完成信号。

其中所述初始化模块电路包括定时器、计数器、寄存器组、写入控制单元。简要地说，其中所述定时器根据计数周期K及参考分频信号在定时器使能信号到达之后K个参考分频信号周期时输出一定时信号；所述计数器在计数使能信号到达之时开始对传统频率综合器中的反馈预分频信号的上升沿进行计数，并在所述定时信号到达之时停止计数并输出一计数周期与一计数完成信号；所述写入控制单元根据外部输入参考分频信号与所述计数完成信号输出一写入使能信号和一写入地址信号；所述寄存器组将根据所述写入使能信号及写入地址信号对寄存器组中对应地址的寄存器写入所述计数周期或者根据所述读取使能信号及读取地址信号对寄存器组中对应地址的寄存器读取存储在其中所述计数周期。

所述最优子波段搜索电路包括读取控制单元、比较器、时钟控制单元、有限状态机。简要地说，其中所述比较器对所述寄存器组中读取出的计数周期与外部输入分频比的大小进行比较并输出一比较信号；所述有限状态机根据所述比较信号与自动频率校正使能信号产生所述读取子波段码中心频率信号以及子波段码信号；所述读取控制单元根据所述读取子波段码中心频率信号与子波段码信号产生所述读取使能信号和读取地址信号，所述时钟控制单元根据传统频率综合器中的反馈预分频信号与自动频率校正使能信号传递一时钟控制信号至有限状态机。

所述的自动频率校正电路中，所述的最优子波段搜索电路只有在接受到初始化结束信号和自动频率校正使能信号之后才会开始最优子波段搜索过程，而且每次输入分频比发生变化时都将重新进行一次最优子波段搜索过程。

所述的自动频率校正电路中，所述写入使能信号和读取使能信号不能同时为有效。

图4为一图解说明根据本发明的所述的自动频率校正电路实施的频率校正方法的信号流程图。

参见图4，根据本发明的频率校正方法包括一初始化步骤、一最小误差搜索算法步骤以及一环境变化检测算法步骤。所述初始化步骤将确定频率综合器中的压控振荡器在各个子波段码下控制电压为电源电压一半时输出信号的频率数值，简称子波段码的中心频率值，并将各子波段码的中心频率值存入寄存器组与子波段码对应的寄存器中；所述最小误差搜索算法步骤在最开始使用子波段码中最中间的子波段码的中心频率值和根据外部输入的分频比N.x得到的目标输出频率N.x×f_参考进行比较，根据比较结果来改变子波段码，经过多次迭代之后找到目标输出频率处于某两个子波段码的中心频率之间再去计算目标输出频率与两个子波段码的中心频率之间的差值，比较所述的两个频率差值大小，取与目标输出频率差值小的子波段码为最优子波段码输出给所述频率综合器中的压控振荡器，若目标输出频率在与子波段码中心频率迭代比较时发现，当小于最小子波段码的中心频率时，则直接取最小子波段码，当大于最大子波段码的中心频率时，则直接取最大子波段码，其所述环境变化检测算法步骤将在使用最小误差搜索算法确定一最优子波段码之后，经过一预定时间后再去检测锁定检测信号，若锁定检测信号表明频率综合是锁定的，则说明环境没有变化或者说变化不影响频率综合器的正常工作，若锁定检测信号表明频率综合器未锁定，则说明环境变化已经使得频率综合器不正常工作了，则重新开始初始化步骤和最小误差搜索算法步骤，再重新确定最优子波段码。

在下文中，将结合具体实施方式详细说明频率综合器的操作以及图4所示的频率校正方法。

频率分辨率与执行自动频率校正所用的AFC锁定时间是带有自动频率校正电路的频率综合器设计中最为重要的电气特性。频率分辨率是指自动频率校正电路中所述频率检测器的最小单位，且其单位是Hz。在本发明中，假设K为100，参考分频信号XREF的频率为10MHz，计数器在100个参考分频信号XREF周期内计得反馈预分频信号X个周期，X为一整数。则有反馈预分频信号的频率值应该为：

由于X为一整数，故所述频率检测器计算得到的最小频率单位为100KHz，即其频率分辨率为100KHz。由此可以得到本发明中的频率分辨率为：

自动频率校正电路的频率分辨率还决定了频率综合器中具有多频率调谐曲线的VCO的频率增益KVCO范围。由于自动频率校正电路能检测的最小频率单元为频率分辨率，因此具有多频率调谐曲线的VCO的频率调谐曲线之间的频率间隔要大于两倍的频率分辨率。而通过图2我们可以知道频率调谐曲线之间的频率间隔与VCO的频率增益KVCO是成正比的，也就是说自动频率校正电路的频率分辨率与VCO的频率增益KVCO是成正比的，又已知KVCO越大VCO的相噪越差，也就意味着自动频率校正电路的频率分辨率越大频率综合器的相噪越差。为了能够使用一个具有低频率增益KVCO的VCO来获取更好的相位噪声性能，我们就需要一个具有较小的频率分辨率的自动频率校正电路。

而自动频率校正所用的AFC锁定时间则是指自动频率校正电路从开始校正到最后VCO的最优子波段码确定之间所需要的时间。对于其他的自动频率校正电路而言，频率分辨率与AFC锁定时间是相互冲突的，亦即，如果将频率分辨率设置的很小，则AFC锁定时间会变长。而如果将AFC锁定时间调低，则频率分辨率会变的很大。这可以从我们之前得到的频率分辨率表达式中得到验证。频率分辨率等于频率检测时间的倒数，这意味着想获得较小的频率分辨率就需要一个较长的频率检测时间，在其他的自动频率校正电路中，一次AFC锁定通常需要进行多次的频率检测过程，因此较长的频率检测时间通常也意味着较长的AFC锁定时间。而使用本发明所述的自动频率校正电路和自动频率校正方法可以在获得一个很小的频率分辨率的同时保持一个极短的AFC锁定时间。下文将详细说明本发明所述的自动频率校正电路和自动频率校正方法是如何在保持一个很小的频率分辨率的同时获得一个极短的AFC锁定时间。

首先，对于一个正常工作的传统小数频率综合器来说，如图1或者图3中开环开关S1打开，闭环开环S2闭合的时候来说，参考分频器的分频比为R，反馈分频器的分频比为外部输入的分频比N.x。则有当VCO的输出稳定时，VCO的输出信号也就是频率综合器的输出信号的频率应当为：

这是基于锁相环计数的频率综合器的基本原理。

在本发明所述的自动频率校正方法中，最小误差搜索算法步骤中没有频率检测的过程，因此AFC锁定时间与频率检测所需要的时间没有关系，AFC的锁定时间只与最小误差搜索算法所使用的时钟周期有关。正是因为这个原因才使得本发明所述的自动频率校正电路能在具有很小的频率分辨率(高精度)的同时具有极短的AFC锁定时间(超高速)。下面详细说明整个自动频率校正过程：

在进行自动频率校正之前，首先要进行一个初始化过程，本发明所述的初始化模块电路就是用来完成这一过程的，初始化模块电路只有在所述自动频率校正电路接受到一初始化使能信号才会开始进行初始化过程。当自动频率校正电路接受到初始化使能信号后会产生一具有高电压电平的开环开关控制信号SW1和一具有低电压电平的闭环开关控制信号SW2，这使得频率综合器的环路断开，一固定参考电压经过环路滤波器传递至VCO来控制VCO输出信号的频率。假定该VCO具有32条频率调谐曲线，对应的子波段码为0～31，子波段码越大则该子波段码对应子波段中心频率越大。则自动频率校正接受到初始化使能信号将输出子波段码0给VCO，在接受到初始化使能信号一预定时间之后定时器与计数器组成的频率检测器开始工作，频率检测器检测此时子波段码为0时，VCO控制电压为固定参考电压时反馈预分频信号BPS的频率，由于反馈预分频信号BPS是VCO输出信号经过除M分频之后得到的，因此频率检测器的输出再乘上M就能得到子波段码为0时，VCO控制电压为固定参考电压时VCO的输出信号频率。在频率检测器检测完成时，计数器会输出一计数完成信号，而写入控制单元在收到计数完成单元就会根据此时AFC输出的子波段码产生一写入使能信号和写入地址信号，该写入地址信号即为此时的子波段码0。寄存器组在接受到写入使能信号和此时的写入地址信号0时将按一定的时序要求将频率检测器的输出乘上M(也就是此时VCO输出信号的频率)写入寄存器组中地址为0的寄存器中，并在写入完成后给出一个写入完成信号。自动频率校正电路在接受到该写入完成信号后检查此时写入的地址是否为最后一个寄存器地址，若不是则将子波段码加一输出给VCO，并在一预订时间之后使定时器与计数器组成的频率检测器开始工作，之后再重复上述过程。直到VCO在所有子波段码下控制电压为固定参考电压时的输出信号频率被写入寄存器组中时。此时自动频率校正电路将会接受到一写入完成信号并检查到此时写入的地址为最后一个寄存器地址，之后自动频率校正电路将输出一初始化完成信号，输出一默认子波段码给VCO(通常该默认子波段码由外部输入)，输出一具有高电压电平的闭环开关控制信号SW2和一具有低电压电平的开环开关控制信号SW1，这使得频率综合器的环路闭合，电荷泵的输出电压经过环路滤波器传递至VCO来控制VCO输出信号的频率，此时由于频率综合器的环路已经闭合了，因此频率综合器的稳定输出信号频率为：

在本发明的自动频率校正电路的初始化过程中，我们可以计算所述定时器与计数器组成的频率检测器的频率分辨率。已知参考分频器的分频比为R，定时器的计数周期为K，假定计数器输出的计数周期为X。此处R、K以及X均为整数。由于我们最终需要的频率是VCO输出信号的频率，因此所述定时器和计数器组成的频率检测器检测到的频率值还要乘上预分频器的分频比M。最终得到VCO的输出信号频率为：

因此我们得到了本发明的自动频率校正电路的频率分辨率为：

通常参考信号和参考分频器的分频比都是由频率综合器所应用的系统决定，而M和K则可以自由确定，为了获得一个很低的频率分辨率可以取一个很大的K值，在本发明的自动频率校正电路中，最小误差搜索算法步骤中没有进行频率检测过程，因此无论K取多大都不会影响最小误差搜索算法的搜索时间也就是AFC锁定时间。因此我们可以取一个很大的K值来获得很小的频率分辨率(高精度)。例如：当f_参考＝40MHz，R＝10，M＝2且K＝8000时：

至此，自动频率校正电路的初始化过程就完成了，接下来将详细说明最小误差搜索算法步骤：最小误差搜索算法步骤只有在初始化过程结束后才能开始，因此当自动频率校正电路接受到自动频率校正使能信号时需要检测是否也接受到初始化完成信号，如未接受到初始化完成信号则不会开始最小误差搜索算法步骤，若接受到初始化完成信号则将开始最小误差搜索算法步骤。首先有限状态机将给读取控制单元发送一读取子波段中心频率信号并将子波段码中最小的子波段码0给读取控制单元，接着读取控制单元根据读取子波段中心频率信号以及有限状态机传递过来的子波段码给寄存器组发送一读取使能信号和读取地址信号，该读取地址信号即为从有限状态机传递给读取控制单元的子波段码。寄存器组读取了该子波段码对应寄存器中的数值后传递至比较器的一端。此处比较器希望比较的是根据外部输入分频比得到的目标输出频率f_输出和某一子波段码的中心频率值。但是由于寄存器组中存储的实际是计数器的输出计数周期X，VCO的子波段码中心频率表达式为：

因此我们只要将目标输出频率f_输出转化为：

那么利用X和Y进行比较就相当于目标输出频率f_输出和某一子波段码的中心频率值进行比较。又已知

因此将输入分频比N.x做一定的数值变化(乘上K/M)就能得到相应的Y，故在电路上我们也对输入分频比N.x做一个数值变换再将变换之后的数Y传递至比较器的另一端。X和Y通过比较器比较之后得到一比较值并传递给有限状态机。此时，首先比较的是最小子波段码的中心频率与目标输出频率的大小，依照之前的假定我们有，VCO有32个子波段码0～31，子波段码越大则该子波段码对应的子波段中心频率越大。因此，若该目标输出频率比最小子波段码的中心频率小，则有限状态机直接输出搜索结束信号并将最小的子波段码0做为最优子波段码输出给VCO。若该目标输出频率比最小子波段码的中心频率大，则有限状态机再次输出一读取子波段中心频率信号并将子波段码中最大的子波段码31给读取控制单元，接着重复上述读取过程，比较器将对最大的子波段码对应的子波段中心频率和目标输出频率进行比较。若该目标输出频率比最大子波段码的中心频率大，则有限状态机直接输出搜索结束信号并将最大的子波段码31做为最优子波段码输出给VCO。若该目标输出频率比最大子波段码的中心频率小，则有限状态机再次输出一读取子波段中心频率信号并将子波段码中中心处的子波段码16给读取控制单元，接着重复上述读取过程，比较器将对子波段码16对应的子波段中心频率和目标输出频率进行比较，若该目标输出频率比子波段码16对应的子波段中心频率大，则有限状态机再次输出一读取子波段中心频率信号并将子波段码24＝16+8给读取控制单元，接着重复上述读取及比较过程，若该目标输出频率比子波段码16对应的子波段中心频率小，则有限状态机再次输出一读取子波段中心频率信号并将子波段码8＝16-8给读取控制单元，接着重复上述读取及比较过程。该过程会一直重复直到找到目标输出频率是处于哪两个子波段码对应的子波段中心频率之间，其实这一过程就是一二分法搜索算法步骤，对于有32＝2⁵根子波段的VCO来说，这种读取比较过程最多需要重复7＝1+1+5次，以此类推，对于有2^N根子波段的VCO来说，这种读取比较过程最多需要重复N+2次。在确定了目标输出频率处了哪两根子波段之间后，我们需要得到目标输出频率与两子波段中心频率之间的误差值：

f_差值1＝f_{子波段：S+1}-f_目标输出

f_差值2＝f_目标输出-f_{子波段：S}

再比较f_差值1和f_差值2的大小，若f_差值1更大则有限状态机输出搜索结束信号并将子波段码S做为最优子波段码输出给VCO，若f_差值2更大则有限状态机输出搜索结束信号并将子波段码S+1做为最优子波段码输出给VCO，至此最小误差搜索算法步骤完成。最小误差搜索算法步骤在搜索完成之后会自动检测输入分频比N.x是否有变化，若N.x发生变化且自动频率搜索使能信号有效的情况下将重新进行一次最小误差搜索算法步骤。

从上述最小误差搜索算法步骤中可以知道，假定每次读取比较过程的时间为T₀且最后的最小误差确定过程时间为T₁。则对于一具有2^N根子波段的VCO的频率综合器来说，使用本发明中的自动频率校正电路所需的AFC锁定时间为：

T_MAX＝7×T₀+T₁(目标输出频率在某两子波段中心频率之间)

T_MIN1＝2×T₀(目标输出频率比最大的子波段中心频率还大)

T_MIN2＝T₀(目标输出频率比最小的子波段中心频率还小)

又已知有限状态机的时序信息由时钟控制单元确定，而时钟控制单元的输入时钟信号为反馈预分频信号BPS，通常预分频器的分频比M不超过10，寄存器组的读取过程不超过10个时钟周期，再加上比较过程，读取比较时间T₀不会超过20个时钟周期，最后的误差比较过程也不会超过30个时钟周期。若假设目标输出频率为2GHz，M为2，则有T₀<20*2/2GHz＝20ns,T₁<30*2/2GHz＝30ns。则有AFC锁定时间最多为：

T_MAX＝7×T₀+T₁＝7×20ns+30ns＝170ns

这是一个很短的AFC锁定时间，相比于频率综合器环路的us级锁定时间几乎可以忽略不计。即采用本发明的自动频率校正电路可以获得一个很短的AFC锁定时间(超高速)。

最后是环境变化检测算法步骤：在使用了自动频率校正电路的前提下，也就是初始化过程结束且自动频率校正使能信号有效时，自动频率校正电路在每次最小误差搜索算法步骤结束之后还会去检测锁定检测器输出的锁定检测信号，如果在有限状态机已经输出搜索结束信号后，在经过一预订时间后自动频率校正电路监测到锁定检测信号指示频率综合器不锁定，那就说明由于环境的变化，寄存器组中所存储的各子波段中心频率与那时实际的VCO各子波段中心频率不相符。因此环境检测算法会再给初始化模块电路一个重新初始的使能信号，初始化模块电路将重新进行一次初始化过程并将此时VCO各子波段中心频率再写入寄存器组中相应的寄存器中并接着再进行一次最小误差搜索算法步骤得到一个正确的最优子波段码。

尽管上文是参照本发明的实例性实施例具体显示及说明本发明，然而所属领域的技术人员将了解，可在形式及细节上对其作出各种改动，此并不背离由随附权利要求书所界定的本发明的精神及范围。

Claims (2)

1.一种自动频率校正电路，其特征在于，包括一初始化模块电路和一最优子波段搜索电路，所述初始化模块电路在接受到初始化使能信号之后开始初始化过程，并在初始化过程结束后传递一初始化结束信号至最优子波段搜索电路；所述最优子波段搜索电路在接受到初始化结束信号和自动频率校正使能信号后开始根据外部输入的分频比找到一最优子波段码并将之传递至传统频率综合器中的压控振荡器并输出一搜索完成信号；

所述初始化模块电路包括定时器、计数器、写入控制单元以及寄存器组，其中所述定时器根据计数周期K及参考分频信号在定时器使能信号到达之后K个参考分频信号周期时输出一定时信号；所述计数器在计数使能信号到达之时开始对传统频率综合器中的反馈预分频信号的上升沿进行计数，并在所述定时信号到达之时停止计数并输出一计数周期与一计数完成信号；所述写入控制单元根据外部输入参考分频信号与所述计数完成信号输出一写入使能信号和一写入地址信号；所述寄存器组将根据所述写入使能信号及写入地址信号对寄存器组中对应地址的寄存器写入所述计数周期或者根据读取使能信号及读取地址信号对寄存器组中对应地址的寄存器读取存储在其中所述计数周期；其所述写入使能信号和所述读取使能信号不能同时为有效；

所述最优子波段搜索电路包括比较器、有限状态机、读取控制单元以及时钟控制单元，其中所述比较器对所述寄存器组中读取出的计数周期与外部输入分频比的大小进行比较并输出一比较信号；所述有限状态机根据所述比较信号与自动频率校正使能信号产生读取子波段码中心频率信号以及子波段码信号；所述读取控制单元根据所述读取子波段码中心频率信号与子波段码信号产生所述读取使能信号和读取地址信号，所述时钟控制单元根据传统频率综合器中的反馈预分频信号与自动频率校正使能信号传递一时钟控制信号至有限状态机；

所述的最优子波段搜索电路只有在接受到初始化结束信号和自动频率校正使能信号之后才会开始最优子波段搜索过程，而且每次输入分频比发生变化时都将重新进行一次最优子波段搜索过程。

2.一种如权利要求1所述的自动频率校正电路的频率校正方法，其特征在于，包括初始化步骤、最小误差搜索算法步骤以及环境变化检测算法步骤，所述初始化步骤将确定频率综合器中的压控振荡器在各个子波段码下控制电压为电源电压一半时输出信号的频率数值，简称子波段码的中心频率值，并将各子波段码的中心频率值存入寄存器组与子波段码对应的寄存器中；所述最小误差搜索算法步骤在最开始使用子波段码中最中间的子波段码的中心频率值和根据外部输入的分频比N.x得到的目标输出频率N.x×f_参考进行比较，根据比较结果来改变子波段码，经过多次迭代之后找到目标输出频率处于某两个子波段码的中心频率之间再去计算目标输出频率与两个子波段码的中心频率之间的差值，比较所述差值大小，取与目标输出频率差值小的子波段码为最优子波段码输出给所述频率综合器中的压控振荡器，若目标输出频率在与子波段码中心频率迭代比较时发现，当小于最小子波段码的中心频率时，则直接取最小子波段码，当大于最大子波段码的中心频率时，则直接取最大子波段码，其所述环境变化检测算法步骤将在使用最小误差搜索算法确定一最优子波段码之后，经过一预定时间后再去检测锁定检测信号，若锁定检测信号表明频率综合是锁定的，则说明环境没有变化或者说变化不影响频率综合器的正常工作，若锁定检测信号表明频率综合器未锁定，则说明环境变化已经使得频率综合器不正常工作了，则重新开始初始化步骤和最小误差搜索算法步骤，再重新确定最优子波段码；

所述初始化步骤计算得到所述自动频率校正电路的频率分辨率为：

所述最小误差搜索算法步骤中使用的时钟是反馈预分频信号，所述最小误差搜索算法步骤中没有频率检测的过程，其中，参数f_参考是指参考信号，M是指预分频器分频比，R是参考分频器分频比，K是定时器的计数周期。