JP2005109618A - 通信用半導体集積回路および携帯端末システム - Google Patents

Abstract

【課題】 消費電力を増加させたりチップサイズを増加させたりすることなくループフィルタを含めてＰＬＬを半導体チップに内蔵させることができる高周波ＩＣを提供する。
【解決手段】 発振周波数帯を切り替え可能なＶＣＯ（１１）と可変分周回路（１２）と位相比較回路（１５）とループフィルタ（１７）を含むＰＬＬループにおいて、開ループ状態で所定の固定電圧を印加可能にする切替えスイッチ（１８）と、基準信号に対する可変分周回路の出力の位相の進みまたは遅れを判別する判別回路（２２）と、該判別回路の出力に基づいてＶＣＯの周波数帯を切り替える信号を生成する自動バンド切り替え回路（２３）と、信号の遅延に基づく位相判別におけるずれを補償するようなオフセットを与えるオフセット付与回路（２５）と、該オフセット付与回路に対する情報を設定するレジスタ（２４）を設け、２分探査方式でＶＣＯの周波数帯を切り替えながら最適な周波数帯を見つけそれに上記オフセットを加えて使用周波数帯を決定するようにした。
【選択図】 図１

Description

本発明は、ＰＬＬ（フェーズ・ロックド・ループ）を内蔵した半導体集積回路に適用して有効な技術に関し、例えば無線通信の受信信号や送信信号と合成される所定の周波数の発振信号を発生するＰＬＬ回路を内蔵した高周波用半導体集積回路およびそれを備えた携帯端末システムに利用して有効な技術に関する。

携帯電話機のような無線通信システムにおいては、受信信号や送信信号と合成される所定の周波数の局部発振信号を発生する発振器を含むＰＬＬ回路を備え、送信信号の変調や受信信号の復調を行う高周波用半導体集積回路（以下、高周波ＩＣと称する）が用いられている。従来、携帯電話機においては、例えば８８０〜９１５ＭＨｚ帯のＧＳＭ（Global System for Mobile Communication）と１７１０〜１７８５ＭＨｚ帯のＤＣＳ（Digital Cellular System）のような２つの周波数帯の信号を扱えるデュアルバンド方式の携帯電話機がある。また、かかるデュアルバンド方式の携帯電話機においては、ＰＬＬ回路の周波数を切り替えることにより一つのＰＬＬ回路で２つのバンドに対応することができるようにしたものがある。

ところが、近年においては、ＧＳＭやＤＣＳの他に例えば１８５０〜１９１５ＭＨｚ帯のＰＣＳ（Personal Communication System）の信号を扱えるトリプルバンド方式の携帯電話機に対する要求がある。また、携帯電話機は今後さらに多くの方式に対応できるものが要求されると予想さる。このような複数の方式に対応できる携帯電話機に使用される電圧制御発振回路（ＶＣＯ）は発振周波数範囲が広いことが必要である。ここで、一つのＶＣＯで全ての周波数に対応しようとすると、ＶＣＯの制御電圧に対する発振周波数の感度（以下、制御感度と称する）が高くなり外来ノイズや電源電圧変動に弱くなるという不具合がある。

そこで、ＶＣＯを複数（例えば１６個）の周波数帯に切り替えて使用できるようにすることによって、所望の発振周波数範囲を保持しつつＶＣＯの制御感度を低減できるようにした発明が提案されている（特許文献１）。なお、この先願発明においては、動作開始前に予めＶＣＯのすべての周波数帯について実際の周波数を測定してメモリに記憶しておいて、発振周波数情報が与えられたときにその周波数情報とメモリ内の周波数測定値とを比較して使用する最適な周波数帯を決定する方式を採用している。

ところで、近年、携帯電話機においては、部品点数を減らして装置の小型化および低コスト化を図るため、できるだけ多くの回路を１つあるいは数個の半導体集積回路内に取り込む努力がなされている。その一つに、高周波ＩＣ内のＰＬＬのループ上に設けられているループフィルタを、半導体チップに内蔵させる試みがある。
特開２００３−１５２５３５号

ＰＬＬのループフィルタは容量素子と抵抗素子で構成される。従来、かかるループフィルタは外付け素子で構成されることが多かった。その理由は、所望の特性を得るのに必要な容量値を有する容量素子をオンチップ化しようとすると、素子面積が非常に大きくなってしまうためである。ここで、容量値を小さくするには、抵抗素子の抵抗値を大きくすればよい。しかし、抵抗値を大きくすると抵抗素子の熱雑音が大きくなる。ＰＬＬでは、ループフィルタの電圧がＶＣＯの制御端子に直接印加されるため、ループフィルタを構成する抵抗素子の熱雑音が大きくかつＶＣＯの制御感度が高いと、抵抗素子で発生した熱雑音がＶＣＯの出力に現われてしまうという不具合がある。

そこで、本発明者等は、ＶＣＯの発振周波数帯をさらに多くして１つ１つの周波数帯における制御電圧の変化に対する発振周波数の変化の割合を小さくすることでＶＣＯの制御感度を下げ、ループフィルタを構成する抵抗素子を大きくしても熱雑音の影響がＶＣＯの出力に現われにくくすることを検討した。

その結果、前記先願発明のように、発振周波数帯を切替え可能なＶＣＯにおいて使用する発振周波数帯を決定するために予めすべての周波数帯について実際の周波数を測定してメモリに記憶しておく方式にあっては、ＶＣＯの周波数帯が多くなるほど測定時間が長くなって消費電力が増加してしまうとともに、測定結果を記憶するメモリの容量を大きくしなければならないためチップサイズの増大を招くという不具合がある。そのため、ＶＣＯの周波数帯が非常に多い場合には、前記先願発明で提案されているような使用周波数帯決定方式は適切でないとの結論に達した。

この発明の目的は、広い周波数範囲に亘って高精度で発振動作することができるとともに、ＶＣＯの制御感度が低くＰＬＬループがノイズの影響を受けにくい通信用半導体集積回路（高周波ＩＣ）を提供することにある。 この発明の他の目的は、消費電力を増加させたりチップサイズを増加させたりすることなくループフィルタを含めてＰＬＬを半導体チップに内蔵させることができる通信用半導体集積回路（高周波ＩＣ）を提供することにある。
この発明のさらに他の目的は、部品点数が少なく小型化が可能であるとともに、最大通話可能時間や最大待ち受け時間を長くすることができる携帯電話機その他の無線通信システムを提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、発振周波数帯を切り替え可能なＶＣＯと可変分周回路とループフィルタと位相比較回路を含むＰＬＬループにおいて、開ループ状態で所定の固定電圧をＶＣＯへ印加可能にする切替えスイッチと、所定の周波数の基準信号に対する上記可変分周回路の出力の位相の進みまたは遅れを判別する判別回路と、該判別回路の出力に基づいてＶＣＯの周波数帯を切り替える信号を生成する自動バンド切り替え回路と、信号の遅延に基づく位相判別におけるずれを補償するようなオフセットを与えるオフセット付与回路と、該オフセット付与回路におけるオフセット量を示す情報を設定するレジスタを設け、２分探査方式でＶＣＯの周波数帯を切り替えながら最適な周波数帯を見つけそれに上記オフセットを加えて使用周波数帯を決定するようにしたものである。

上記した手段によれば、ＶＣＯの周波数帯の数を多くして制御感度を低くしても比較的短い時間内に使用周波数帯を決定することができるとともに、信号経路の相違等に起因して位相進み遅れ判別回路へ入力され比較される信号にタイミングのずれがあったとしてもそれを補償するようなオフセットが与えられるため、最適な使用周波数帯が選択され、それによって精度の高い発振制御を可能にすることができる。

また、上記した手段によれば、ループフィルタを半導体チップに内蔵させることが容易となる。従来、容量値が大きいため外付け素子を用いていたループフィルタの容量素子を、フィルタの特性を変えずに容量値を小さくしてオンチップ化するには、ループフィルタを構成する抵抗素子の抵抗値を大きくすればよいが、抵抗値を大きくすると抵抗素子の熱雑音が大きくなってしまうおれがあった。しかるに、上記手段によれば、ＶＣＯの制御感度を小さくできるため、多少熱雑音があってもＶＣＯの出力にノイズが現われるのを抑制することができるので、ループフィルタを構成する抵抗素子の抵抗値を高くすることができ、その分容量素子の容量値を小さくすることができるため、オンチップ化が可能になる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、ＶＣＯを多バンド構成にしたことにより広い周波数範囲に亘って高精度で発振動作することができるとともに、多バンド化によりＶＣＯの制御感度を下げることができるためＰＬＬループがノイズの影響を受けにくくなるとともに、抵抗値を大きくして容量値を小さくしても抵抗素子で発生する熱雑音の影響を受けにくいためループフィルタを含めてＰＬＬを半導体チップに内蔵させることが容易になる。

また、２分探査方式でＶＣＯの周波数帯を切り替えながら最適な周波数帯を見つけるようにしているため、予めすべての周波数帯の発振周波数を測定してメモリに記憶しておく必要がないので、ＶＣＯを１００以上の多バンドにしたとしても使用周波数帯を決定するまでに要する時間が長くならない。その結果、回路の消費電力が増加したりチップサイズが増加したりすることがない。

さらに、ループフィルタをオンチップ化することにより部品点数が少なく小型化が可能であるとともに、消費電力が少ないため最大通話可能時間や最大待ち受け時間を長くすることができる携帯電話機その他の無線通信システムを実現することができる。

次に、本発明の実施例について図面を用いて説明する。
図１には、外部からの設定周波数情報に基づいてＶＣＯの使用バンドを自動的に選択する機能を備えた本発明に係るＰＬＬ回路の一実施例が示されている。
この実施例のＰＬＬ回路は、電圧制御発振回路（ＶＣＯ）１１と、該ＶＣＯ１１の発振信号φ０を１／Ｎに分周する可変分周回路１２と、２６ＭＨｚのような基準発振信号φｒを生成する基準発振回路１３からの発振信号φｒを分周する固定分周回路１４と、前記可変分周回路１２と固定分周回路１４で分周された信号φ１，φｒ'の位相差を検出する位相比較回路１５と、検出された位相差に応じた充電電流または放電電流を生成するチャージポンプ１６と、該チャージポンプ１６の出力電流に応じた電圧を生成するループフィルタ１７とを備え、該ループフィルタ１７で平滑された電圧が発振制御電圧Ｖｔとして前記ＶＣＯ１１にフィードバックされるように構成されている。

上記ＶＣＯ１１は、特に制限されるものでないが、本実施例では、２５６個の周波数帯（以下、バンドと称する）を有するように構成されている。固定分周回路１４は１／６５の分周比を有し、２６ＭＨｚの基準発振信号φrefを分周して４００ｋＨｚの信号を生成するように構成されている。ループフィルタ１７は、容量Ｃ０と、該容量Ｃ０と並列に設けられた抵抗Ｒ１および容量Ｃ１とから２次のフィルタとして構成されている。抵抗Ｒ１および容量Ｃ０，Ｃ１は半導体チップに形成された素子が用いられる。

また、この実施例のＰＬＬ回路は、上記チャージポンプ１６とループフィルタ１７との間に、チャージポンプの電流の代わりに制御電圧Ｖｔのほぼ中間の固定電圧ＶDCを供給可能な切替スイッチ１８と、可変分周回路１２の出力と固定分周回路１４の出力を比較してＶＣＯ１１の使用バンドを切り替える信号を生成する自動バンド切り替え回路２０が設けられている。なお、この実施例では、位相比較回路１５とチャージポンプ１６とが別個の回路として示されているが、回路形式によっては位相比較回路１５の出力段がチャージポンプの電流源として動作するような回路もあるので、その場合にはチャージポンプは不要とされる。

自動バンド切り替え回路２０は、基準発振回路１３からの基準発振信号φｒを計数して計時を行なうタイマとしての周波数カウンタ２１と、可変分周回路１２の出力φ１と固定分周回路１４の出力φｒ'を比較して可変分周回路１２の出力φ１の位相が固定分周回路１４の出力φｒ'の位相よりも進んでいるか遅れているか判別する判別回路２２と、該判別回路２２の判別結果に応じてＶＣＯ１１のバンドを切り替えるバンド切替え制御信号ＶＢ０〜ＶＢ７を生成するバンド切り替え回路２３と、外部から設定されるオフセットを保持するレジスタ２４と、前記バンド切り替え回路２３から出力されたバンド切替え制御信号ＶＢ０〜ＶＢ７に前記レジスタ２４に設定されているオフセットを加算してＶＣＯ１１に供給するオフセット付与回路としての加算回路２５と、上記切替えスイッチ１８、周波数カウンタ２１、判別回路２２、バンド切り替え回路２３、レジスタ２４、加算回路２５を所定の順序で動作させて使用バンドを決定させる制御回路２６などから構成されている。

また、この制御回路２６は前記周波数カウンタ２１をリセットするリセット信号ＲＴや可変分周回路１２および固定分周回路１４をリセットするリセット信号ＲＥＳを生成する機能を有するように構成されるとともに、制御回路２６と可変分周回路１２との間にはこのリセット信号ＲＥＳのレベルを変換するレベル変換回路１９が設けられている。

図２には、本実施例において使用する電圧制御発振回路（ＶＣＯ）１１の構成例が示されている。
この実施例のＶＣＯはＬＣ共振型発振回路であり、ソースが共通接続されかつ互いにゲートとドレインとが交差結合された一対のＮチャネルＭＯＳトランジスタＭ１，Ｍ２と、該トランジスタＭ１，Ｍ２の共通ソースと接地点ＧＮＤとの間に接続された定電流源Ｉ０と、各トランジスタＭ１，Ｍ２のドレインと電源電圧端子Ｖｃｃとの間にそれぞれ接続されたインダクタＬ１，Ｌ２と、上記トランジスタＭ１，Ｍ２のドレイン端子間に直列に接続されたバラクタ・ダイオードなどからなる可変容量素子Ｃｖ１，Ｃｖ２と、トランジスタＭ１，Ｍ１２のドレイン端子間に直列に接続された容量Ｃ１１−スイッチＳＷ１−容量Ｃ１２と、これらと並列に接続されたＣ２１−ＳＷ２−Ｃ２２，Ｃ３１―ＳＷ３−Ｃ３２，……Ｃ８１−ＳＷ８−Ｃ８２とから構成されている。

そして、この実施例のＶＣＯにおいては、可変容量素子Ｃｖ１，Ｃｖ２の接続ノードＮ０に図１のループフィルタ１７からの制御電圧Ｖｔが印加されて発振周波数が連続的に変化される一方、スイッチＳＷ１〜ＳＷ８には、自動バンド切り替え回路２０からのバンド切替え制御信号ＶＢ０〜ＶＢ７が供給され、ＶＢ０〜ＶＢ７がそれぞれハイレベルかロウレベルのいずれかにされることによって発振周波数が段階的（２５６段階）に変化されるように構成されている。

また、容量Ｃ１１とＣ１２は同一容量値、Ｃ２１とＣ２２、Ｃ３１とＣ３２、Ｃ４１とＣ４２、Ｃ５１とＣ５２、Ｃ６１とＣ６２、Ｃ７１とＣ７２、Ｃ８１とＣ８２もそれぞれ同一容量値である。ただし、容量Ｃ１１，Ｃ２１，Ｃ３１，Ｃ４１，Ｃ５１，Ｃ６１，Ｃ７１，Ｃ８１の容量値はそれぞれ２のｍ乗（ｍは０，１，２，３，……７）の重みを有するように設定されており、バンド切替え制御信号ＶＢ０〜ＶＢ７の組合せに応じて合成容量値Ｃが２５６段階で変化され、ＶＣＯ１１は図３に示す２５６個のバンド＃０〜＃２５５の周波数特性のいずれかで動作するようにされる。

ＶＣＯがカバーすべき周波数範囲を広くしたい場合、制御電圧Ｖｔによるバラクタ・ダイオードの容量値の変化のみで行なおうとすると、図３に一点鎖線Ａで示すように、Ｖｔ−ｆvco特性が急峻になり、ＶＣＯの感度すなわち周波数変化量と制御電圧変化量との比（Δｆ／ΔＶｔ）が大きくなってノイズに弱くなる。つまり、制御電圧Ｖｔに僅かなノイズがのっただけでＶＣＯの発振周波数が大きく変化してしまう。

この問題を解決するために、この実施例のＶＣＯは、ＬＣ共振回路を構成する容量素子を複数個並列に設けて、バンド切替制御信号ＶＢ０〜ＶＢ７で接続する容量素子を２５６段階に切り替えてＣの値を変化させることで、図３に実線で示すように、２５６本のＶｔ−ｆvco特性線に従った発振制御を行なえるように構成され、使用するバンドに応じていずれかの特性を選択して動作させるようにされている。

なお、この実施例のＬＣ共振型発振回路においては、容量Ｃ１１〜Ｃ８２は半導体基板上に形成された金属膜−絶縁膜−金属膜のサンドイッチ構造の容量で構成されている。容量Ｃ１１〜Ｃ８２を構成する電極の面積比を適宜設定することにより所望の容量比（２のｍ乗）を得ることができる。以下、容量Ｃ１１〜Ｃ８２をバンド切替え容量と称する。容量Ｃ１１〜Ｃ８２として、ＭＯＳトランジスタのゲート電極と基板間の容量を用いても良い。インダクタＬ１，Ｌ２は、半導体基板上に形成されたアルミニウム層からなるオンチップの素子として形成することができるが、外付け素子を使用してもよい。

次に、図１のＰＬＬ回路における自動バンド選択回路２０による選択バンドの決定の手順を、図４のタイミングチャートを用いて説明する。
外部より制御回路２６に対して発振周波数の切替えを指示する信号ＯＦＣが供給されると、制御回路２６から、ＰＬＬループ上の切替えスイッチ１８を固定電圧ＶDC側に切り替えるスイッチ切替え信号ＳＣと周波数カウンタ２１をリセットさせる信号ＲＴが出力されるとともに、外部から供給された可変分周回路１２の分周比「Ｎ」が可変分周回路１２に設定される（タイミングｔ１）。この分周比が発振周波数情報に相当する。切替えスイッチ１８が固定電圧ＶDC側に切り替えられると、この固定電圧ＶDCが制御電圧ＶｔとしてＶＣＯ１１に供給され、ＶＣＯはその固定電圧ＶDCに応じた周波数で発振を開始する。

また、周波数カウンタ２１は、リセット信号ＲＴの入力後、水晶発振回路１３からの正確な基準発振信号φｒにより計数動作を開始し、５μｓ（マイクロ秒）経過すると制御回路２６に経過信号が送られる。この５μｓの時間は、ループフィルタ１７の電圧が固定電圧VDCで安定するのに要する時間である。５μｓが経過すると、制御回路２６は、ＶＣＯバンド切替え回路２３に対してＶＣＯ１１へバンド切替え制御信号ＶＢ０〜ＶＢ７を送るよう指令する信号を与える。これにより、ＶＣＯ１１において選択的に接続される容量素子すなわち選択バンドが指定される（タイミングｔ２）。ここで最初の指定バンドは２５６個のバンド＃０〜＃２５５のうち中央のバンド＃１２７である。

次に、制御回路２６は、ＶＣＯ１１のバンド切替えに要する短い時間（例えば０．５μｓ）を待ってから、可変分周回路１２および固定分周回路１４に対してパルス状のリセット信号ＲＥＳを送る。可変分周回路１２と固定分周回路１４はカウンタ回路であり、リセット信号ＲＥＳにより可変分周回路１２と固定分周回路１４は、一旦「０」にリセットされてからリセットが解除されて計数を開始する。そして、それぞれ設定された分周比「Ｎ」と「６５」を計数するとそれぞれパルスφ１，φｒ'を出力する。固定分周回路１４は水晶発振回路１３からの正確な基準発振信号φｒ（２６ＭＨｚ）により動作するので、出力パルスφｒ'の周波数は４００ｋＨｚで周期は２．５μｓである。これらの出力パルスφ１，φｒ'は位相進み遅れ判別回路２２に供給されており、進み遅れ判別回路２２は可変分周回路１２の出力パルスφ１の立ち上がりが固定分周回路１４の出力パルスφｒ'の立ち上がりよりも進んでいるか遅れているかを判別する。

そして、位相進み遅れ判別回路２２は、可変分周回路１２の出力パルスφ１が遅れていると判別すると、ＶＣＯバンド切替え回路２３に対して、ＶＣＯ１１へ現在よりも高い周波数のバンドを指定するバンド切替え制御信号ＶＢ０〜ＶＢ７を送るよう指令する信号を与える（タイミングｔ３）。一方、可変分周回路１２の出力パルスφ１が進んでいると判別すると、位相進み遅れ判別回路２２はＶＣＯバンド切替え回路２３に対して、ＶＣＯ１１へ現在よりも低い周波数のバンドを指定するバンド切替え制御信号ＶＢ０〜ＶＢ７を送るよう指令する信号を与える。２回目のバンド切替え制御信号ＶＢ０〜ＶＢ７により指定されるバンドは、φ１が遅れているときは＃１２７と＃２５５の真ん中の＃１９１、φ１が進んでいるときは＃１２７と＃０の真ん中の＃６３である。

バンドの切替え指令が行なわれると、制御回路２６はＶＣＯ１１のバンド切替えに要する短い時間（例えば０．５μｓ）を待ってから、可変分周回路１２および固定分周回路１４に対して再びリセット信号ＲＥＳを送る。すると、可変分周回路１２と固定分周回路１４は、一旦「０」にリセットされてから計数を再開する。そして、それぞれ設定された分周比Ｎと「６５」を計数するとそれぞれパルスφ１，φｒ'を出力し、進み遅れ判別回路２２により可変分周回路１２の出力パルスφ１の立ち上がりが固定分周回路１４の出力パルスφｒ'の立ち上がりよりも進んでいるか遅れているか判別される。

そして、可変分周回路１２の出力パルスφ１が遅れていると判別すると、進み遅れ判別回路２２はＶＣＯバンド切替え回路２３に対して、ＶＣＯ１１へ現在よりも高い周波数のバンドを指定するバンド切替え制御信号ＶＢ０〜ＶＢ７を送るよう指令する信号を与える（タイミングｔ４）。一方、可変分周回路１２の出力パルスφ１が進んでいると判別すると、進み遅れ判別回路２２はＶＣＯバンド切替え回路２３に対して、ＶＣＯ１１へ現在よりも低い周波数のバンドを指定するバンド切替え制御信号ＶＢ０〜ＶＢ７を送るよう指令する信号を与える。３回目のバンド切替え制御信号ＶＢ０〜ＶＢ７により指定されるバンドは、＃１２７と＃１９１の真ん中の＃１５９、＃１９１と＃２５５の真ん中の＃１２３、＃１２７と＃６３の真ん中の＃９５または＃６３と＃０の真ん中の＃３１である。

上記動作を８回繰り返すことで、２５６バンドの中から指定発振周波数（設定分周比Ｎに対応した周波数）に適したバンドが選択される（タイミングｔ５）。８回目の判定では７回目の判定で選択されたバンドもしくはそれよりも１つだけ上のバンド（または１つ下のバンドでも可）が選択される。この実施例の自動バンド選択回路２０においては、８回目の判定で選択されたバンドにさらにオフセットを加えて最終選択バンドを決定するように構成されている。このオフセットは、リセット信号ＲＥＳによる可変分周回路１２と固定分周回路１４の実際のリセット動作のずれに起因する判別誤差を補償するためのものである。

可変分周回路１２と固定分周回路１４のリセット動作のずれには、本実施例においては２つの要素がある。１つは、制御回路２６から出力されるリセット信号ＲＥＳを、可変分周回路１２に対してはＣＭＯＳレベルからＥＣＬレベルに変換するレベルシフト回路１９を介して供給しているのに対し、固定分周回路１４へはレベル変換せずに供給していることから生じる。

ここで、可変分周回路１２に対してはリセット信号ＲＥＳをレベル変換して供給し、固定分周回路１４に対してはリセット信号ＲＥＳをレベル変換せずに供給しているのは、可変分周回路１２が分周するＶＣＯ１１の発振信号の周波数はＧＨｚ（ギガヘルツ）のオーダーであり、固定分周回路１４が分周する２６ＭＨｚの水晶発振信号よりもずっと高いため、ＭＯＳＦＥＴよりも高速動作可能なバイポーラ・トランジスタからなるＥＣＬ回路によって可変分周回路１２が構成されているのに対して、固定分周回路１４は消費電力低減のためＣＭＯＳ回路で構成されているためである。可変分周回路１２の構成については、後に図７を用いて説明する。

可変分周回路１２と固定分周回路１４のリセット動作にずれが生じる２つ目の要素は、リセット信号ＲＥＳの供給経路が、制御回路２６から固定分周回路１４までよりも、制御回路２６から可変分周回路１２までの方が長いことから生じる遅延時間差である。ここで、リセット信号ＲＥＳの供給経路に差異が生じる理由は、一般的にはレイアウトでいずれかの分周回路の方が制御回路に近いことであるが、本実施例においては、周波数カウンタ２１と固定分周回路１４とで回路の一部を共用ないしは兼用しているため、必然的に固定分周回路１４の方が可変分周回路１２よりも制御回路２６に近い位置に配置されることになる。これを、図６を用いて具体的に説明する。

図６は本実施例において用いられている周波数カウンタ２１の基本的な構成を示す。図に示されているように、周波数カウンタ２１は、各々クロック（φｒ）によってラッチ動作する縦続接続された複数のＤ型フリップフロップＦ／Ｆ１，Ｆ／Ｆ２……Ｆ／Ｆｎと、これらのフリップフロップの出力Ｑ１，Ｑ２，……Ｑｎをデコードしてタイミング信号φｔ１，φｔ２，φｔ３……を生成するデコーダＤＥＣとから構成されている。

このカウンタにおいては、フリップフロップＦ／Ｆ１の出力Ｑ１はクロック（φｒ）の２倍の周期で変化し、Ｆ／Ｆ２の出力Ｑ２はＦ／Ｆ１の出力Ｑ１の２倍の周期、Ｆ／Ｆ３の出力Ｑ３はＦ／Ｆ２の出力Ｑ２の２倍の周期でそれぞれ変化する。従って、フリップフロップＦ／Ｆ１〜Ｆ／Ｆｎの出力Ｑ１〜Ｑｎがある組み合わせになったときにデコーダＤＥＣのいずれかの出力がロウレベルからハイレベルに変化するようにデコーダＤＥＣを構成することにより、２．５μｓや５μｓなど任意のタイミングでデコーダＤＥＣからハイレベルの信号φｔ１，φｔ２，φｔ３……を出力させることができる。このタイミング信号φｔ１，φｔ２，φｔ３……が図１の制御回路２６に供給されることにより、制御回路２６は判別回路２２における判別タイミングやバンド切替え回路２３におけるＶＣＯのバンド切替えタイミングを知ることができる。なお、図６のデコーダＤＥＣは、図１に示されている制御回路２６もしくはその一部とみなすことができる。

さらに、図６のフリップフロップＦ／Ｆ１〜Ｆ／Ｆ３の部分に着目すると、分周回路と同一の構成であることが分かる。図１の実施例においては、固定分周回路１４は２６ＭＨｚのクロックφｒを１／６５分周（時間にして２．５μｓ）すれば良いのに対し、周波数カウンタ２１はもっと長い時間（少なくとも２０μｓを計時する必要がある。従って、周波数カウンタ２１を例えば２０μｓを計時可能な構成にしておけば、周波数カウンタ２１の一部のフリップフロップを使用して１／６５分周を行なわせることができる。これが、周波数カウンタ２１と固定分周回路１４とで回路の一部を共用ないしは兼用していると説明した理由である。そして、このように回路の一部を共用ないしは兼用しているため、必然的に固定分周回路１４の方が可変分周回路１２よりも制御回路２６（デコーダＤＥＣ）に近い位置に配置されることになる。

次に、可変分周回路１２と固定分周回路１４のリセット動作のずれに起因する判別誤差を補償するためにオフセットを加算して最終選択バンドを決定する必要性について説明する。
位相進み遅れ判別回路２２により可変分周回路１２の出力パルスφ１の立ち上がりが固定分周回路１４の出力パルスφｒ'の立ち上がりよりも進んでいるか遅れているか判別する実施例の自動バンド選択回路においては、可変分周回路１２と固定分周回路１４のリセット動作にずれがない場合には、図５（Ａ）に示すように、リセット信号ＲＥＳによるリセット時に固定分周回路１４の出力パルスφｒ'の立ち上がりと可変分周回路１２の出力パルスφ１の立ち上がりとが一致しているため、２．５μｓ後に行なわれる位相が進んでいるか遅れているかの判別を正確に行なうことができる。

これに対し、可変分周回路１２と固定分周回路１４のリセット動作にずれがあって可変分周回路１２のリセットが遅れてなされると、図５（Ｂ）に示すように、リセット時に既に可変分周回路１２の出力パルスφ１の立ち上がりが固定分周回路１４の出力パルスφｒ'の立ち上がりよりも遅れているため、位相が進んでいるか遅れているかの判別を正確に行なうことができない。つまり、可変分周回路１２のリセットが遅れてなされると、可変分周回路１２の出力パルスφ１の周期と固定分周回路１４の出力パルスφｒ'の周期が同じでそのときの選択バンドに決定すべき場合であっても、φ１の立ち上がりが遅いと判別して、より周期の短い（周波数の高い）バンドを選択するようにバンド切替え回路２３に指令を与えてしまう。

そこで、この実施例の自動バンド選択回路では、リセット信号ＲＥＳによる遅延を含ませたままで判別した結果に基づいて選択したバンドを指定する信号（コード）にオフセットを加えることで、進み遅れ判別回路２２の判別結果により決定されたバンドよりも遅延Ｔｄに見合うオフセットの分だけ周波数の低いバンドが最終的に使用バンドとして選択されるようにされている。外部から設定するオフセット値については、予め検査により平均的な遅延Ｔｄを測定してそれに見合うオフセット値を求めておいて、それに個々の製品ごとのばらつきを考慮して実際に設定するオフセット値を決定するようにすれば良い。

なお、可変分周回路１２へのリセット信号ＲＥＳの伝達遅延Ｔｄを補償するため、制御回路２６から可変分周回路１２までのリセット信号ＲＥＳの供給経路上にＴｄに相当する遅延を与える遅延回路を設ける方式も考えられる。しかしながら、このような遅延回路を設ける方式にあっては、製造ばらつきによる遅延回路の遅延時間のばらつきによって正確な判別が行なえなくなるおそれがある。これに対して、本実施例においては、外部からオフセットを与えそのオフセットの分だけ選択バンドをずらすため、外部から与えるオフセット値を変更することで製造ばらつきによってリセット信号ＲＥＳの伝達遅延Ｔｄがばらついても最適なバンドの選択を行なわせることができる。

さらに、本実施例の自動バンド選択回路では、８回目の判別の後に、可変分周回路１２と固定分周回路１４にリセットをかけずに、ＶＣＯ１１の選択バンドを切り替えるとともに、切替えスイッチ１８を固定電圧ＶDC側からチャージポンプ１６の出力端子側に切り替えてＰＬＬループを閉じて、ＶＣＯ１１をフィードバック制御させる状態に移行させるように構成されている。

一般的なＰＬＬの制御方法では、使用バンドが決定してＶＣＯ１１にバンド切替え制御信号ＶＢ０〜ＶＢ７を供給してバンドを設定したときに可変分周回路１２と固定分周回路１４にリセットをかけることが行なわれるが、本実施例のＰＬＬ回路のように可変分周回路１２のリセットタイミングと固定分周回路１４のリセットタイミングに差があるシステムにおいては、ＶＣＯのバンドを設定したときに可変分周回路１２と固定分周回路１４にリセットをかけると可変分周回路１２のリセットが遅れることで位相比較回路１５からチャージアップ信号が出力されてＶＣＯの制御電圧Ｖｔが大きくずれてしまいＰＬＬの周波数引込みに要する時間が長くなるおそれがある。これに対し、本実施例では、８回目の判別の後に、可変分周回路１２と固定分周回路１４にリセットをかけずに切替えスイッチ１８を切り替えるようにしているため、バンド選択動作中のループの状態を保持したままスイッチの切替えが行なわれる。その結果、ＰＬＬの周波数引込みに要する時間が短くなるという利点がある。

図７には、可変分周回路１２の構成例が示されている。この実施例の可変分周回路１２は、モジュロカウンタと呼ばれる回路を用いて構成されている。すなわち、可変分周回路１２は、ＶＣＯ１１の発振信号φ０を入力とし１／Ｐ分周または１／（Ｐ＋１）分周が可能なプリスケーラ３２１と、モジュロカウンタを構成するＮカウンタ３２２およびＡカウンタ３２３と、プリスケーラ３２１の出力信号をレベル変換するＥＣＬ−ＣＭＯＳレベル変換回路３２４と、Ａカウンタ３２３からプリスケーラ３２１へ供給される分周比切替え信号ＭＣをレベル変換するＣＭＯＳ−ＥＣＬレベル変換回路３２５とからなる。

プリスケーラ３２１とＮカウンタ３２２およびＡカウンタ３２３からなるモジュロカウンタとによる発振信号の分周の仕方は既に公知の技術である。プリスケーラ３２１は、例えば１／１６分周と１／１７分周のように、分周比の異なる２種類の分周が可能に構成されており、Ａカウンタ３２３のカウント終了信号で一方の分周比から他方への切り替えが行なわれる。Ｎカウンタ３２２とＡカウンタ３２３はプログラマブルカウンタで、Ｎカウンタ３２２には、所望の周波数（出力として得たいＶＣＯの発振周波数ｆ０）を基準発振信号φｒの周波数ｆrとプリスケーラ３２１の第１の分周比（例えばＰ＝１７）とで割り算したときの整数部が、またＡカウンタ３２３には、その余り（ＭＯＤ）が設定され、各カウンタはその設定された値を計数するとカウント動作を終了し、再度設定値のカウントを行なう。

このような手順でプリスケーラ３２１とモジュロカウンタが動作すると、プリスケーラ３２１は先ずＶＣＯ１１の発振信号を１／１６分周し、その出力をＡカウンタ３２３が設定値まで計数すると、Ａカウンタ３２３からカウント終了信号ＭＣが出力され、この信号ＭＣによってプリスケーラ３２１の動作が切り替えられ、再びＡカウンタ３２３が設定値を計数するまでプリスケーラ３２１はＶＣＯ１１の発振信号を１／１７分周する。このような動作をすることによって、モジュロカウンタは整数比でなく、小数部を有する比で発振信号の分周を行なうことができるようになる。

本実施例においては、プリスケーラ３２１はＥＣＬ回路で構成され、Ｎカウンタ３２２およびＡカウンタ３２３はＣＭＯＳ回路で構成されている。また、周波数カウンタ２１および固定分周回路１４もＣＭＯＳ回路で構成されている。プリスケーラ３２１が分周すべきＶＣＯ１１の発振信号の周波数はＧＨｚ（ギガヘルツ）のオーダーであるため、高速なＥＣＬ回路でないと分周できない一方、Ｎカウンタ３２２およびＡカウンタ３２３が分周すべき信号はプリスケーラ３２１で分周された数１０〜数１００ＭＨｚの信号であり、固定分周回路１４が分周する基準信号φｒも２６ＭＨｚの信号に過ぎないため、ＣＭＯＳ回路で充分に分周できるためである。

次に、上記実施例のＰＬＬ回路を適用した通信用半導体集積回路（高周波ＩＣ）及びそれを用いた携帯端末装置の無線通信システムの一実施例を、図８を用いて説明する。この実施例は、いわゆるダイレクトコンバージョン方式の高周波ＩＣに適用したものである。図８において、図１に示されている回路や素子と同一の回路、素子には同一の符号を付して重複した説明は省略する。

図８に示す無線通信システムは、信号電波を送受信するアンテナ１００と、送受信を切り替えるスイッチ１１０と、受信信号から不要波を除去するＳＡＷフィルタなどからなるバンドパスフィルタ１２０と、送信信号を増幅する高周波電力増幅回路（パワーアンプ）１３０と、受信信号を復調したり送信信号を変調したりする高周波ＩＣ２００と、送信データをＩ，Ｑ信号に変換したり復調されたＩ，Ｑ信号から受信データを抽出するなどのベースバンド処理を行なったり高周波ＩＣ２００を制御したりするベースバンド回路３００とからなる。この実施例では、高周波ＩＣ２００およびベースバンド回路３００は、各々別個の半導体チップ上にそれぞれ半導体集積回路として構成されている。送受信切替えスイッチ１１０の代わりにデュプレクサ（分波器）を用いても良く、その場合、バンドパスフィルタ１２０は省略可能である。

本実施例の高周波ＩＣ２００は、大きく分けると、受信系回路と、送信系回路と、それ以外の制御回路やクロック系回路などの送受信系に共通の回路からなる制御系回路とで構成される。
受信系回路は、受信信号を増幅するロウノイズアンプ２１１と、高周波用発振回路（ＲＦＶＣＯ）で生成された発振信号φRFとロウノイズアンプ２１１で増幅された受信信号とを合成することで復調およびダウンコンバートを行なうミキサ２１２と、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンド回路３００へ出力する高利得増幅部（ＰＧＡ）２１３などからなる。

送信系回路は、ベースバンド回路３００から供給されるＩ，Ｑ信号を増幅するアンプ２３１と、増幅されたＩ，Ｑ信号とＲＦＶＣＯ２５０で生成された発振信号φRFとを合成することにより変調およびアップコンバートを行なうミキサ２３２と、変調された信号を増幅するアンプ２３３などから構成されている。

本実施例においては、ミキサ２１２や２３３で受信信号および送信信号と合成される高周波信号φRFを生成するＲＦ−ＰＬＬとして、図１に示されているＰＬＬ回路が使用されている。また、高周波ＩＣ２００には、ベースバンド回路３００からの信号に基づいてこのＲＦ−ＰＬＬおよび上記受信系回路や送信系回路を制御する信号を生成する制御回路２６０が設けられている。

制御回路２６０にはコントロールレジスタやデータレジスタなどのレジスタ２６１が設けられ、このレジスタ２６１にベースバンドＩＣ３００からの信号に基づいて前記オフセット値や発振周波数（分周比「Ｎ」）の設定が行なわれ、レジスタ２６１に設定された値がＲＦ−ＰＬＬの自動バンド選択回路２０内のオフセット設定用レジスタ２４や可変分周回路１２に供給されるとともに、ベースバンドＩＣ３００からの指令（コマンドコード等）に基づいて制御回路２６０から自動バンド選択回路２０に対して発振周波数切替え制御信号ＯＦＣが供給される。

なお、基準発振信号φrを生成する基準発振回路１３には外付けの水晶振動子が接続される。基準発振信号φrとしては、２６ＭＨｚあるいは１３ＭＨｚのような周波数が選択される。かかる周波数の水晶振動子は汎用部品であり容易に手に入れることができるためである。

制御回路２６０内のコントロールレジスタは、特に制限されるものでないが、ＲＦ−ＰＬＬ内のＲＦ−ＶＣＯ１１の使用バンド選択動作を開始させる制御ビットや、受信モード、送信モード、アイドルモードなどのモードを指定するビットフィールドなどが設けられる。ここで、アイドルモードは待受け時等ごく一部の回路のみ動作し少なくとも発振回路を含む大部分の回路が停止するスリープ状態となるモードである。ＲＦ−ＶＣＯ１１の発振周波数は、受信モードと送信モードとで異なる値に設定される。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでない。例えば前記実施例においては、ＶＣＯ１１が２５６個のいずれかのバンドに切り替えられるように構成されているが、１２８バンドあるいは５１２バンド等であっても良い。また、前記実施例の無線通信システムでは、ダイレクトコンバージョン方式のシステムであるためＲＦＶＣＯを含むＲＦ−ＰＬＬに適用したものを説明したが、それに限定されず、中間周波数の発振信号を生成するＩＦ−ＶＣＯと送信用のＴＸ−ＶＣＯを備え、中間周波数の信号で変調を行ない、ＴＸ−ＶＣＯからのフィードバック信号とＲＦ−ＶＣＯの発振信号とを合成して中間周波数の信号を生成してこの信号と変調後の信号の位相を比較してＴＸ−ＶＣＯの発振制御信号を生成して制御するいわゆるオフセットＰＬＬ方式の通信システムや送信信号を位相成分と振幅成分に分離して制御を行なういわゆるポーラーループ方式の通信システムにおけるＲＦ−ＰＬＬやＩＦ−ＰＬＬに対しても前記実施例のＰＬＬ回路を適用することができる。

上記実施例は、可変分周回路１２に比べ固定分周回路１４が、制御回路２６の近くに配置されている例である。しかしながら、例えば、制御回路２６の一部の回路が他の回路と兼用或いは共用されることもあり、その場合等では、固定分周回路１４に比べ可変分周回路１２が、制御回路２６の近くに配置されることもある。また、例えば、バッファ回路が固定分周回路と制御回路との間或いは／及び可変分周回路と制御回路との間に設けられることもある。この様な場合には、可変分周回路１２ではなく、固定分周器１４のリセットが遅れることがあり、上記バンド切り替え回路２３は、より周期の長い（周波数の低い）バンドを選択するようになってしまう。この場合には、レジスタ２４に保持されているオフセットを上記バンド切り替え回路２３の出力に加える（減算する）ことにより、上記バンド切り替え回路２３で与えられるバンドよりも周波数の高いバンドを選択するようにすれば良い。オフセット付与回路２５として、加算回路ではなく減算回路を用いれば、上記減算は達成できる。また、減算回路を使わなくても、レジスタ２４から出力されるオフセットが負の値を示す様にすれば、加算回路を用いても上記減算は達成出来る。加算にするのか減算にするのかは、例えば、上記オフセット値を求めたのと同じ様に、予め検査により、バンド切り替え回路２３によって与えられるバンドが、所望のバンドに比べ周波数が高いのか低いのかを判定することにより決定すれば良い。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機のような無線通信システムに用いられる高周波ＩＣに適用した場合について説明したが、本発明はそれに限定されるものでなく、無線ＬＡＮ用の高周波ＩＣその他、受信信号や送信信号と合成されて周波数変換や変復調を行なう高周波信号を生成するＰＬＬ回路を有する高周波ＩＣに対しても本発明を適用することができる。

本発明に係るＰＬＬ回路の一実施例を示すブロック図である。 図１の実施例のＰＬＬ回路を構成するＶＣＯ（電圧制御発振回路）の一実施例を示す回路図である。 図２のＶＣＯにおける制御電圧Ｖｔと発振周波数ｆvcoとの関係を示す特性図である。 図１のＰＬＬ回路におけるバンド選択の動作タイミングを示すタイミングチャートである。 （Ａ）は本発明に先立って検討したＰＬＬ回路のバンド選択時における可変分周回路および固定分周回路のリセットタイミング、（Ｂ）は図１のＰＬＬ回路のバンド選択時における可変分周回路および固定分周回路のリセットタイミングを示すタイミングチャートである。 周波数カウンタの具体例を示す回路構成図である。 可変分周回路の具体例を示す回路構成図である。 本発明に係るＰＬＬ回路を適用した通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの構成例を示すブロック図である。

符号の説明

１１ 発振回路（ＲＦ−ＶＣＯ）
１２ 可変分周回路
１３ 基準発振回路
１４ 固定分周回路
１５ 位相比較回路
１６ チャージポンプ
１７ ループフィルタ
１８ 切替えスイッチ
１９ レベル変換回路
２０ 自動バンド選択回路
２４ オフセット設定用レジスタ
２５ オフセット付与回路（加算回路）
１００ 送受信用アンテナ
１１０ 送受信切り替え用のスイッチ
１２０ フィルタ
１３０ 高周波電力増幅回路
２００ 高周波ＩＣ
２１１ ロウノイズアンプ
２１２ 復調&ダウンコンバート用ミキサ
２１３ 高利得増幅回路
２３２ 変調&アップコンバート用ミキサ
２６０ 制御回路
３００ ベースバンド回路

Claims (19)

1. 複数の周波数帯で発振動作可能に構成された発振回路と、該発振回路の出力信号を指定された分周比で分周する可変分周回路と、所定の周波数を有する基準信号を所定の分周比で分周する固定分周回路と、前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相とを比較して位相差を検出する位相比較回路と、該位相比較回路の出力に応じた電圧を生成するループフィルタとを含み、該ループフィルタにより生成された電圧により前記発振回路の発振周波数を制御するループを備えた通信用半導体集積回路であって、
   前記ループを開いた状態で前記発振回路に所定のレベルの固定電位を制御電圧として供給可能な切替え手段と、該切替え手段により前記固定電位を前記発振回路に供給した状態で前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相とを比較して前記発振回路の発振周波数帯を選択するバンド選択回路と、前記可変分周回路と前記固定分周回路のリセット解除のタイミングのずれにより誤った発振周波数帯が選択されるのを防止するため前記選択された発振周波数帯に対してそれとは異なる発振周波数帯を選択させるような値を設定可能なレジスタとを有することを特徴とする通信用半導体集積回路。
2. 前記バンド選択回路は、前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相とを比較することで選択された前記発振回路の発振周波数帯を示す信号に前記レジスタに設定された値を示す信号を加えて最終的な選択周波数帯を指定する信号を生成するオフセット付与回路を有することを特徴とする請求項１に記載の通信用半導体集積回路。
3. 前記バンド選択回路は、前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相との比較と、その比較結果による選択周波数の変更とを繰り返し実行して２分探査方式で最終的な選択周波数帯を選択することを特徴とする請求項１または２に記載の通信用半導体集積回路。
4. 前記ループフィルタは容量素子と抵抗素子とからなり、それらの容量素子と抵抗素子は前記発振回路と可変分周回路と固定分周回路と位相比較回路を構成する素子が形成された半導体チップと同一の半導体チップ上に形成されていることを特徴とする請求項１ないし３のいずれかに記載の通信用半導体集積回路。
5. 前記可変分周回路の少なくとも初段回路はバイポーラ・トランジスタにより、また前記固定分周回路はＣＭＯＳ回路により構成され、前記可変分周回路に供給されるリセット信号のレベルを変換するレベル変換回路を有することを特徴とする請求項１ないし４のいずれかに記載の通信用半導体集積回路。
6. 前記可変分周回路と前記固定分周回路は一部の回路を共用していることを特徴とする請求項１ないし５のいずれかに記載の通信用半導体集積回路。
7. 前記可変分周回路と前記固定分周回路はこれらをリセット状態にするリセット信号を出力する回路からの距離が異なることを特徴とする請求項１ないし４のいずれかに記載の通信用半導体集積回路。
8. 請求項１〜７のいずれかに記載の通信用半導体集積回路と、送受信データのベースバンド処理を行なうベースバンド回路とからなり、前記レジスタに設定される値が前記ベースバンド回路から前記通信用半導体集積回路に供給されるようにされていることを特徴とする携帯端末システム。
9. 前記可変分周回路の分周比を指定する値が前記ベースバンド回路から前記通信用半導体集積回路に供給されるようにされていることを特徴とする請求項８に記載の携帯端末システム。
10. 複数の周波数帯で発振動作可能に構成された発振回路と、該発振回路の出力信号を指定された分周比で分周する可変分周回路と、所定の周波数を有する基準信号を所定の分周比で分周する固定分周回路と、前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相とを比較して位相差を検出する位相比較回路と、該位相比較回路の出力に応じた電圧を生成するループフィルタとを含み、該ループフィルタにより生成された電圧により前記発振回路の発振周波数を制御するループを備えた通信用半導体集積回路における使用バンドの選択方法であって、
    前記ループを開いた状態で前記発振回路に所定レベルの電位を制御電圧として供給し、該電位を前記発振回路に供給した状態で前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相との比較とその比較結果による選択と周波数の変更とを繰り返し実行して２分探査方式で周波数帯を選択した後、前記可変分周回路と前記固定分周回路のリセット解除のタイミングのずれにより誤った発振周波数帯が選択されるのを防止するため所定の値を付与して前記選択された発振周波数帯に対してそれとは異なる発振周波数帯を使用する周波数帯として選択してから、前記ループを開状態から閉状態に移行させることを特徴とする使用バンドの選択方法。
11. 複数の周波数帯で発振動作可能に構成された発振回路と、該発振回路の出力信号を分周する第１の分周回路と、所定の信号を分周する第２の分周回路と、前記第１の分周回路の出力信号の位相と前記第２の分周回路の出力信号の位相とを比較して位相差を検出する位相比較回路と、該位相比較回路の出力に応じた電圧を生成するループフィルタと、該ループフィルタにより生成された電圧により前記発振回路の発振周波数を制御するループとを備えた通信用半導体集積回路であって、
    前記ループを開いた状態で前記発振回路に所定レベルの電位を制御電圧として供給可能な切替え手段と、前記電位が前記発振回路に供給されている状態で前記第２の分周回路の出力信号の位相と前記第１の分周回路の出力信号の位相とを比較して前記発振回路の発振周波数帯を特定するバンド特定回路と、前記バンド特定回路により特定された発振周波数帯に対してそれとは異なる発振周波数帯を、前記発信回路の発信周波数帯として選択させるような値を設定可能なレジスタとを有することを特徴とする通信用半導体集積回路。
12. 前記バンド特定回路は、前記第１の分周回路の出力信号の位相と前記第２の分周回路の出力信号の位相とを比較することで特定された前記発振回路の発振周波数帯を示す信号を出力し、前記発振回路の発振周波数帯を示す前記信号に前記レジスタに設定された値を示す信号を加えることにより、選択されるべき前記周波数帯を指定する信号を生成するオフセット付与回路を有することを特徴とする請求項１１に記載の通信用半導体集積回路。
13. 前記バンド特定回路は、前記第１の分周回路の出力信号の位相と前記第２の分周回路の出力信号の位相との比較と、その比較結果による特定と、周波数の変更とを繰り返し実行して２分探査方式で前記周波数帯の特定を行うことを特徴とする請求項１１または１２に記載の通信用半導体集積回路。
14. 前記ループフィルタは容量素子と抵抗素子とを有し、前記容量素子と前記抵抗素子は、前記発振回路と前記第１の分周回路と前記第２の分周回路と前記位相比較回路に含まれている素子が形成された半導体チップと同一の半導体チップに形成されていることを特徴とする請求項１１ないし１３のいずれかに記載の通信用半導体集積回路。
15. 前記第１の分周回路の少なくとも初段回路はバイポーラ・トランジスタにより、また前記第２の分周回路はＣＭＯＳ回路により構成され、前記第１の分周回路に供給されるリセット信号のレベルを変換するレベル変換回路を有することを特徴とする請求項１１ないし１４のいずれかに記載の通信用半導体集積回路。
16. 前記第１の分周回路と前記第２の分周回路は一部の回路を共用していることを特徴とする請求項１１ないし１５のいずれかに記載の通信用半導体集積回路。
17. 前記第１の分周回路と前記第２の分周回路は、これらをリセット状態にするリセット信号を出力する回路からの距離が異なることを特徴とする請求項１１ないし１４のいずれかに記載の通信用半導体集積回路。
18. 請求項１１〜１７のいずれかに記載の通信用半導体集積回路と、送受信データのベースバンド処理を行なうベースバンド回路とを具備し、前記レジスタに設定される値が前記ベースバンド回路から前記通信用半導体集積回路に供給されるようにされていることを特徴とする携帯端末システム。
19. 前記第１の分周回路の分周比を指定する値が前記ベースバンド回路から前記通信用半導体集積回路に供給されるようにされていることを特徴とする請求項１８に記載の携帯端末システム。

Images