CN107846216B - 一种锁相环自校准电路 - Google Patents

一种锁相环自校准电路 Download PDF

Info

Publication number
CN107846216B
CN107846216B CN201711133774.1A CN201711133774A CN107846216B CN 107846216 B CN107846216 B CN 107846216B CN 201711133774 A CN201711133774 A CN 201711133774A CN 107846216 B CN107846216 B CN 107846216B
Authority
CN
China
Prior art keywords
frequency point
circuit
frequency
output
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711133774.1A
Other languages
English (en)
Other versions
CN107846216A (zh
Inventor
周亚莉
衣晓峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Integrated Circuit Co Ltd
Beijing CEC Huada Electronic Design Co Ltd
Original Assignee
Shanghai Huahong Integrated Circuit Co Ltd
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Integrated Circuit Co Ltd, Beijing CEC Huada Electronic Design Co Ltd filed Critical Shanghai Huahong Integrated Circuit Co Ltd
Priority to CN201711133774.1A priority Critical patent/CN107846216B/zh
Publication of CN107846216A publication Critical patent/CN107846216A/zh
Application granted granted Critical
Publication of CN107846216B publication Critical patent/CN107846216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种锁相环(简称PLL)自校准电路，包括：第一计数器对晶振(简称XTAL)输出时钟进行计数；第二计数器对压控振荡器(简称VCO)的分频时钟进行计数；二分查找电路输出预设频点对应的电感电容振荡器的开关电容控制字；查找表电路输出目标频点相对于中心频点的开关电容控制字差值；精调控制电路根据二分查找电路、查找表电路和模拟比较器输出得到目标频率对应的开关电容阵列控制字。本发明通过数字电路控制电感电容振荡器中开关电容阵列的容值，将频率调谐曲线从一条扩展成多条，通过保存中心频点开关电容阵列控制字以及目标频点和中心频点的开关电容阵列控制字差值，实现在频点切换时，仅进行精调就能完成锁相环的快速锁定。

Description

一种锁相环自校准电路
技术领域
本发明涉及一种集成电路设计中的锁相环的自校准电路，主要应用于在各PVT下多条频率调谐曲线中锁相环快速自校准。
背景技术
锁相环广泛应用于频率调制系统中，其锁定时间是评判锁相环的关键性能指标之一。
目前减少锁定时间的结构有增加电荷泵初态电荷注入和动态调整环路滤波器带宽等。动态地调整带宽，当相位误差小时，通过减少带宽来提高抖动性能，当相位误差大时，通过增加带宽来加快锁定速度；但是，相位误差只表示了相位的落后或超前程度，并不代表频率误差的大小，因此在锁定过程中，相位误差和频率误差的不一致变化将会导致带宽的错误调整，进而影响锁定时间。
发明内容
本发明要解决的技术问题是提供一种加速锁定的锁相环校准电路，在每次频点切换时，都能快速的锁定到目标频点上。
为了解决上述问题，本发明的锁相环自校准电路，包括：
第一计数器，对晶振(后文称XTAL)输出时钟进行计数，计数周期为2N+1，其中N为正整数；该计数器有三个输出信号，分别为输出信号state0，输出信号state1，输出信号state2；每次粗调时，该计数器进行M次计数，其中M是正整数；
当所述计数器的计数值为0时，输出信号state0为1，输出信号state1和state2为0；当所述计数器的计数值为1时，输出信号state1为1，输出信号state0和state2为0；当所述计数器的计数值大于1小于2N+1时，输出信号state2为1，输出信号state0和state1为0；
第二计数器输入端和VCO的输出时钟pll_clk相连接，先将pll_clk进行分频，当state1为1时，该计数器清零，当state2为1时，该计数器对分频时钟进行累加计数；
二分查找电路输出粗调的VCO开关电容阵列的控制字bcurve，该控制字bcurve为M比特数据；控制字bcurve越大，对应的子带频点越低；设定好频点后，从中间控制字(bcurve[M-1]为1，bcurve[M-2:0]为0)开始粗调，当state0有效时，检测VCO输出信号的频率相对于目标频率的高低；如果高于目标频率，即第二计数器输出信号cnt2的值大于计数阈值，则会将频率调谐曲线设置为较低频率中心点，即bcurve[M-1：M-2]为2’b11，bcurve[M-3:0]为0；如果低于目标频率，则将频率调谐曲线设置在较高频率中心点，即bcurve[M-1：M-2]为2’b01，bcurve[M-3:0]为0，依此类推，通过M次二分查找完成控制字bcurve的生成；
模拟比较器6对VCO的控制电压Vc和控制电压上限进行比较，当控制电压小于控制电压上限时，所述模拟比较器的输出信号up为真，否则输出信号up为假；
模拟比较器7对VCO的控制电压和控制电压下限进行比较，当控制电压大于控制电压下限时，所述模拟比较器的输出信号down为真，否则输出信号down为假；
查找表电路，其输入是目标频点，输出是目标频点相对于中心频点的偏移量curve_delta，中心频点及其以上各频点的curve_delta是通过中心频点和最高频点对应的bcurve进行线性内插实现的，中心频点以下各频点的curve_delta是通过中心频点和最低频点对应的bcurve值进行线性内插实现的；
精调控制电路，其一个输入端与所述二分查找电路输出bcurve相连接，一个输入端和查找表电路输出curve_delta相连接，此外还有两个输入端和两个模拟比较器的输出up和down相连接，该电路首先将二分查找电路输出bcurve和查找表电路输出curve_delta进行求和，将开关电容控制字映射到目标频点的对应的bcurve上，待PLL稳定后，根据模拟电压比较器输出信号up和down进行微调，如果up为真，down为假，则表明锁定时VCO的控制电压偏低，下移一条频率调谐曲线；如果up为假，down为真，表明锁定时VCO的控制电压偏高，上移一条频率调谐曲线；如果up和down都为真，则表明时VCO的控制电压在预设范围内，不做调整，从而应对不同PVT下的偏差。
本发明的核心思想是通过保存中心频点开关电容阵列控制字以及目标频点和中心频点的开关电容阵列控制字差值，实现在切换到任何一个频点时，都能够通过数字电路预置目标频点对应的开关电容阵列控制字，通过两个模拟比较器检测锁相环锁定时输入电压是否在预设的电压范围内，如果不在预设的电压范围，则根据模拟比较器输出结果进行微调，如果在预设的电压范围内，则表明锁相环锁定，从而实现目标频点的快速锁定，同时应对不同PVT产生的偏差。
附图说明
图1锁相环自校准电路的电路示意图。
具体实施方式
图1是所述一种锁相环自校准电路一实施例原理框图，包括：
第一计数器1，对32MHz XTAL输出时钟进行计数，计数周期为2N+1，其中N为正整数；所述计数器有三个输出信号，分别为输出信号state0，输出信号state1，输出信号state2。每次粗调时，该计数器进行M次计数，其中M是正整数。
当所述计数器的计数值为0时，输出信号state0为1，输出信号state1和state2为0；当所述计数器的计数值为1时，输出信号state1为1，输出信号state0和state2为0；当所述计数器的计数值大于1小于2N+1时，输出信号state2为1，输出信号state0和state1为0。
第二计数器2，输入端输入的VCO的输出时钟pll_clk，先将pll_clk进行分频，当state1为1时，该计数器清零，当state2为1时，该计数器对分频时钟进行累加计数。
二分查找电路3，输出粗校准的VCO开关电容阵列的控制字bcurve，bcurve为M比特数据，其中M是正整数。控制字bcurve越大，对应的子带频点越低。第一条频率调谐曲线从中间控制字(bcurve[M-1]为1，bcurve[M-2:0]为0)开始，当state0有效时，检测VCO输出信号频率相对于目标频率的高低。如果高于目标频率，即第二计数器输出信号cnt2的值大于计数阈值，则会将频率调谐曲线设置在较低频率中心点(bcurve[M-1：M-2]设置为2’b11，bcurve[M-3:0]为设置为0)处。如果低于目标频率，则将频率调谐曲线设置在较高频率中心点(bcurve[M-1：M-2]设置为2’b01，bcurve[M-3:0]为设置为0)处，依此类推，通过M次二分查找完成控制字bcurve的生成。
查找表电路4，其输入是目标频点，输出是目标频点相对于中心频点的偏移量curve_delta，中心频点及其以上各频点的curve_delta是通过中心频点和最高频点对应的bcurve值进行线性内插实现的，中心频点以下各频点的curve_delta是通过中心频点和最低频点对应的bcurve值进行线性内插实现的。
精调控制电路5，其一个输入端与所述二分查找电路输出bcurve相连接，一个输入端和查找表电路输出curve_delta相连接，此外还有两个输入端分别和两个模拟比较器的输出up和down相连接，该电路首先将二分查找电路输出bcurve和查找表电路输出curve_delta进行求和，将开关电容控制字映射到目标频点的对应的bcurve上，待PLL稳定后，根据模拟电压比较器输出信号up和down进行微调，如果up为真，down为假，则表明锁定时VCO的控制电压偏低，下移一条频率调谐曲线；如果up为假，down为真，表明锁定时VCO的控制电压偏高，上移一条频率调谐曲线；如果up和down都为真，则表明锁定时VCO的控制电压在预设范围内，从而应对不同PVT下的偏差。
模拟比较器6对VCO的控制电压和控制电压上限进行比较，当VCO的控制电压大于控制电压上限时，该模拟比较器的输出信号up为假，否则输出信号up为真。
模拟比较器7对VCO的控制电压和控制电压下限进行比较，当输入电压小于控制电压下限时，所述模拟比较器的输出信号down为假，否则输出信号down为真。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (4)

1.一种锁相环自校准电路，包括第一计数器1、第二计数器2、二分查找电路3、查找表电路4、精调控制电路5、模拟比较器6和模拟比较器7，其特征在于：第一计数器1输入端和XTAL输出时钟相连，对XTAL输出时钟进行计数，计数周期为2N+1，其中N为正整数；该第一计数器1有三个输出信号，分别为输出信号state0，输出信号state1，输出信号state2；当所述第一计数器1的计数值为0时，输出信号state0为1，输出信号state1和state2为0；当所述第一计数器1的计数值为1时，输出信号state1为1，输出信号state0和state2为0；当所述第一计数器1的计数值大于1小于2N+1时，输出信号state2为1，输出信号state0和state1为0；第二计数器2输入端和VCO的输出信号pll_clk相连接，将pll_clk进行分频，该第二计数器2受第一计数器1的输出信号state1、state2控制，当state1为1时，该第二计数器2清零；当state2为1时，该第二计数器2对分频时钟进行累加计数；二分查找电路3输出粗调VCO开关电容阵列的控制字bcurve，该VCO开关电容阵列的控制字为M比特数据，其中M是正整数；控制字越大，对应的子带频点越低；该二分查找电路3受第一计数器1的输出信号state0控制，设置好频点后，从中间控制字开始粗调，当state0为1时，检测VCO输出信号频率相对于目标频率的高低,如果VCO输出信号频率高于目标频率，则会将频率调谐曲线设置为较低频率中心点；如果VCO输出信号频率低于目标频率，则将频率调谐曲线设置在较高频率中心点；依此类推，通过M次二分查找完成VCO开关电容阵列的控制字的生成；模拟比较器6对VCO的控制电压Vc和控制电压上限进行比较，如果Vc小于控制电压上限，该模拟比较器6的输出信号up为真，否则输出信号up为假；模拟比较器7对VCO的控制电压和控制电压下限进行比较，如果Vc大于控制电压下限，该模拟比较器7的输出信号down为真，否则输出信号down为假；查找表电路4，其输入是目标频点，输出是目标频点相对于中心频点的偏移量；精调控制电路5，其一个输入端与所述二分查找电路3输出bcurve相连接，一个输入端和查找表电路输出curve_delta相连接，此外还有两个输入端和两个模拟比较器的输出up和down相连接，输出为PLL目标频率对应的开关电容控制字final_curve。
2.如权利要求1所述的一种锁相环自校准电路，其特征在于，所述查找表电路4，输出目标频点相对于中心频点的偏移量curve_delta，中心频点及其以上各频点的curve_delta是通过中心频点和最高频点对应的控制字进行线性内插实现的，中心频点以下各频点的curve_delta是通过中心频点和最低频点对应的控制字进行线性内插实现的。
3.如权利要求1所述的一种锁相环自校准电路，其特征在于，所述精调控制电路5，其一个输入端与所述二分查找电路输出bcurve相连接，一个输入端和查找表电路输出curve_delta相连接，此外还有两个输入端和两个模拟比较器的输出up和down相连接；该电路首先将二分查找电路输出bcurve和查找表电路输出curve_delta进行求和，将开关电容控制字映射到目标频点的对应的bcurve上，待PLL稳定后，根据模拟电压比较器输出信号up和down进行微调；如果up为真，down为假，则表明锁定时VCO控制电压偏低，下移一条频率调谐曲线；如果up为假，down为真，表明锁定时VCO控制电压偏高，上移一条频率调谐曲线；如果up和down都为真，则表明锁定时VCO控制电压在预设范围内，不做调整，从而应对不同工艺、温度和电压（PVT）下的偏差。
4.如权利要求1所述的一种锁相环自校准电路，其特征在于：通过对锁相环三个频点，最高频点、最低频点和中心频点，进行粗调完成查找表的生成，通过保存中心频点开关电容阵列控制字以及目标频点和中心频点的开关电容阵列控制字差值，实现在频点切换时能够完成PLL的快速锁定。
CN201711133774.1A 2017-11-16 2017-11-16 一种锁相环自校准电路 Active CN107846216B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711133774.1A CN107846216B (zh) 2017-11-16 2017-11-16 一种锁相环自校准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711133774.1A CN107846216B (zh) 2017-11-16 2017-11-16 一种锁相环自校准电路

Publications (2)

Publication Number Publication Date
CN107846216A CN107846216A (zh) 2018-03-27
CN107846216B true CN107846216B (zh) 2021-04-13

Family

ID=61678960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711133774.1A Active CN107846216B (zh) 2017-11-16 2017-11-16 一种锁相环自校准电路

Country Status (1)

Country Link
CN (1) CN107846216B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114172511B (zh) * 2021-12-13 2024-06-18 四川九洲电器集团有限责任公司 一种基于fpga的频率预置控制方法、装置、介质、电子设备
CN114401001B (zh) * 2021-12-30 2022-11-15 北京力通通信有限公司 一种锁相环快速锁相方法
US20230387920A1 (en) * 2022-05-24 2023-11-30 Airoha Technology Corp. Phase-locked loop circuit using hybrid loop calibration scheme and adaptively updated lookup tables and associated clock generating method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597249B2 (en) * 2001-09-04 2003-07-22 Prominenet Communications, Inc. Fast coarse tuning control for PLL frequency synthesizer
CN102868395A (zh) * 2012-10-11 2013-01-09 广州润芯信息技术有限公司 锁相环频率综合器及开环频率粗调方法
CN103312323A (zh) * 2013-05-23 2013-09-18 江苏天源电子有限公司 一种快速优化自动频率校准电路及算法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109618A (ja) * 2003-09-29 2005-04-21 Renesas Technology Corp 通信用半導体集積回路および携帯端末システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597249B2 (en) * 2001-09-04 2003-07-22 Prominenet Communications, Inc. Fast coarse tuning control for PLL frequency synthesizer
CN102868395A (zh) * 2012-10-11 2013-01-09 广州润芯信息技术有限公司 锁相环频率综合器及开环频率粗调方法
CN103312323A (zh) * 2013-05-23 2013-09-18 江苏天源电子有限公司 一种快速优化自动频率校准电路及算法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Fast Automatic Frequency Calibrator Using an Adaptive Frequency Search Algorithm;Hyuk Ryu 等;《IEEE Transactions on Very Large Scale Integration (VLSI) Systems》;20161202;1490-1496 *
实时时钟自动校准在出租车计价器上的应用;杨杰 等;《青岛大学学报》;20030930;76-78 *

Also Published As

Publication number Publication date
CN107846216A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
US8487707B2 (en) Frequency synthesizer
US8531245B2 (en) Temperature compensation in a PLL
CN106209093B (zh) 一种全数字小数分频锁相环结构
US8183950B2 (en) Auto-calibration for ring oscillator VCO
CN107431488B (zh) 锁相环(pll)架构
US7295078B2 (en) High-speed, accurate trimming for electronically trimmed VCO
EP1189351A2 (en) Method for tuning a voltage controlled oscillator
CN107846216B (zh) 一种锁相环自校准电路
US7602256B2 (en) Systems and techniques for auto-calibration and fast tuning of voltage controlled oscillators in phase-lock loops
CN113014254B (zh) 锁相环电路
US20100127739A1 (en) Spread spectrum control pll circuit and its start-up method
EP0386139A1 (en) Digital phase locked loop with bounded jitter
US10103740B2 (en) Method and apparatus for calibrating a digitally controlled oscillator
CN106817126B (zh) 一种输出频率范围宽锁频速度快的高精度数字锁频环
CN105634480B (zh) 宽带电荷泵锁相环及动态阈值自动频率调谐方法
TWI395410B (zh) 調整鎖相迴路之振盪器的方法與相關之頻率合成器
CN104242930B (zh) 一种应用于无线收发系统的频率综合器
CN107846222B (zh) 一种数字模拟转换器增益自校准电路
US9356612B2 (en) Method and apparatus to calibrate frequency synthesizer
CN102710257A (zh) 一种对频率锁定的方法、一种压控振荡器以及频率产生单元
US20080036544A1 (en) Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
CN220273667U (zh) 锁相环电路、集成电路及信号收发装置
JP2007142791A (ja) 周波数シンセサイザ
CN103973305B (zh) 一种具有频率自校正功能的低噪声锁相环
US20210044298A1 (en) Phase-Locked Loop

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CB03 Change of inventor or designer information

Inventor after: Zhou Yali

Inventor after: Xiao Feng Yi

Inventor after: Zou Weiyu

Inventor before: Zhou Yali

Inventor before: Xiao Feng Yi

CB03 Change of inventor or designer information