CN107846222B - 一种数字模拟转换器增益自校准电路 - Google Patents

一种数字模拟转换器增益自校准电路 Download PDF

Info

Publication number
CN107846222B
CN107846222B CN201711133897.5A CN201711133897A CN107846222B CN 107846222 B CN107846222 B CN 107846222B CN 201711133897 A CN201711133897 A CN 201711133897A CN 107846222 B CN107846222 B CN 107846222B
Authority
CN
China
Prior art keywords
dac
circuit
counter
frequency point
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711133897.5A
Other languages
English (en)
Other versions
CN107846222A (zh
Inventor
周亚莉
衣晓峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Integrated Circuit Co Ltd
Beijing CEC Huada Electronic Design Co Ltd
Original Assignee
Shanghai Huahong Integrated Circuit Co Ltd
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Integrated Circuit Co Ltd, Beijing CEC Huada Electronic Design Co Ltd filed Critical Shanghai Huahong Integrated Circuit Co Ltd
Priority to CN201711133897.5A priority Critical patent/CN107846222B/zh
Publication of CN107846222A publication Critical patent/CN107846222A/zh
Application granted granted Critical
Publication of CN107846222B publication Critical patent/CN107846222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种数字模拟转换器(简称DAC)增益自校准电路，包括：第一计数器对晶振(简称XTAL)输出时钟进行计数，控制DAC增益校准电路的状态跳转；DAC控制电路输出DAC的输入信号；分频电路完成对压控振荡器(简称VCO)输出时钟的分频；第二计数器完成对分频电路输出时钟的计数；第一查找表输出预设频点对应DAC增益控制字；第二查找表输出目标频点和中心频点DAC增益控制字差值；精调控制电路输出目标频点的DAC增益控制字。本发明能够通过对DAC增益进行校准来改变电感电容振荡器中变容管的容值，最终改变VCO的频率调谐曲线，得到目标频率信号，还能够根据三条频率调谐曲线的DAC增益校准结果，自动完成多条频率调谐曲线的DAC增益的快速校准。

Description

一种数字模拟转换器增益自校准电路
技术领域
本发明涉及数字模拟转换器(后文称为DAC)增益自校准电路，主要应用于FSK调制通信中直接调制系统中一条或多条频率调谐曲线中的DAC增益的快速自校准。
背景技术
直接调制方式是频移键控调制常用的调制方式，在直接调制方式中，为了得到符合要求的载波附近的调制信号，对DAC输出信号的幅度都有一定的要求。
目前DAC增益校准的方法是分别对各个频点进行校准，校准时间很长。
发明内容
本发明要解决的技术问题是提供一种DAC增益自校准电路，只需要对三个频点进行DAC增益校准，就能计算出所有频点的DAC增益控制字。
为解决上述技术问题，本发明的DAC增益自校准电路，包括：
第一计数器对XTAL输出的时钟进行计数，控制DAC增益自校准流程；所述计数器有五个输出信号，分别为输出信号HF_WAIT，输出信号HF，输出信号LF_WAIT，输出信号LF，输出信号COMP；
当VCO校准到某一固定频点后，如果DAC增益自校准使能打开，则输出信号HF_WAIT为1，输出信号HF、LF_WAIT、LF、COMP为0，该计数器开始对输入时钟进行累加计数；当计数值为第一预设值时，计数器清零，对输入时钟重新进行累加计数，输出信号HF为1，HF_WAIT、LF_WAIT、LF、COMP为0；当计数值到达第二预设值时，计数器清零，对输入时钟重新进行累加计数，输出信号LF_WAIT为1，HF_WAIT、HF、LF_WAIT、COMP为0；当计数值为第一预设值时，计数器清零，对输入时钟重新进行累加计数，输出信号LF为1，HF_WAIT、HF、LF_WAIT、COMP为0；当计数值为第二预设值时，计数器清零，对输入时钟重新进行累加计数，输出信号COMP为1，HF_WAIT、HF、LF_WAIT、LF为0；
DAC控制电路用于对DAC输入信号的控制；当第一计数器输出信号HF_WAIT为1时将DAC输入信号设为最大值；当LF_WAIT为1时将DAC输入信号切换到最小值；
分频电路完成对VCO输出信号pll_clk的分频；该分频电路的输出信号为pll_div；
第二计数器在第一计数器输出信号HF_WAIT和LF_WAIT为1时清零；在第一计数器输出信号HF和LF为1时对分频电路输出信号pll_div进行累加计数；
第一查找表电路在第一计数器输出信号LF_WAIT为1时将第二计数器的结果acc_cnt进行保存；在第一计数器输出信号COMP为1时，得到预设频点(依次为最高频点、最低频点和中心频点)的DAC增益控制字dacref；该查找表是利用两个目标频率信号计数差值除以第二计数器的两次计数差值得到的；
第二查找表电路输出目标频点相对于中心频点的DAC增益控制字差值dacref_delta；由于该锁相环的频率调谐曲线是多条的，而第一查找表只完成了对三个频点的校准，该查找表根据最高频点、中心频点和最低频点对应的增益控制字，通过内插完成各条频率调谐曲线相对于中心频点频率调谐曲线的dacref_delta值；
精调控制电路一个输入信号是第一查找表电路输出信号decref，另一个输出信号是第二查找表电路的输出信号dacref_delta,通过加法操作，输出目标频点的增益控制字final_dacref；
由于在直接调制的FSK调制通信系统中需要DAC增益能够快速校准；因此本发明的核心思想是通过对三个频点进行校准，通过内插法完成任意频点和中心频点之间的DAC增益控制字差值，然后通过保存中心频点变容管对应的DAC增益控制字以及目标频点和中心频点的DAC增益控制字差值来完成对任意频点DAC增益校准，当频点切换时，能够预置目标频点对应的DAC增益控制字，实现DAC增益的快速校准，而目前DAC增益校准的方法是各个频点进行校准，校准时间很长，但是一些通信系统中需要DAC增益快速完成校准，这种传统方法就不能满足速度需求。
附图说明
图1DAC增益自校准电路的电路示意图。
具体实施方式
图1是所述一种DAC增益自校准电路一实施例原理框图，包括：
第一计数器1对XTAL输出时钟进行计数，控制DAC增益自校准流程。所述计数器有五个输出信号，分别为输出信号HF_WAIT，输出信号HF，输出信号LF_WAIT，输出信号LF，输出信号COMP。
当VCO校准到某一固定频点后，如果DAC增益自校准使能打开，则输出信号HF_WAIT为1，输出信号HF、LF_WAIT、LF、COMP为0，该计数器开始对输入时钟进行累加计数。当计数值为第一预设值时，计数器清零，对输入时钟重新进行累加计数，输出信号HF为1，HF_WAIT、LF_WAIT、LF、COMP为0。当计数值到达第二预设值时，计数器清零，对输入时钟重新进行累加计数，输出信号LF_WAIT为1，HF_WAIT、HF、LF_WAIT、COMP为0。当计数值为第一预设值时，计数器清零，对输入时钟重新进行累加计数，输出信号LF为1，HF_WAIT、HF、LF_WAIT、COMP为0。当计数值为第二预设值时，计数器清零，对输入时钟重新进行累加计数，输出信号COMP为1，HF_WAIT、HF、LF_WAIT、LF为0。
DAC控制电路2用于对DAC输入信号的控制。当第一计数器输出信号HF_WAIT为1时将DAC输入信号dac_in设为最大值，即所有比特设置为全1。当LF_WAIT为1时将DAC输入信号dac_in切换到最小值，即所有比特设置为全0。
分频电路3完成对VCO输出信号的分频。该分频电路输出信号为pll_div。
第二计数器4在第一计数器输出信号HF_WAIT和LF_WAIT为1时对该计数器清零。在第一计数器输出信号HF和LF为1时对分频电路输出信号pll_div进行累加计数。
第一查找表电路5在第一计数器输出信号LF_WAIT为1时将第二计数器的结果进行保存。在第一计数器输出信号COMP为1时，得到预设频点对应的DAC增益控制字dacref。该增益查找表是通过理论计数差值除以第二计数器两次计数差值得到的。由于该锁相环的频率调谐曲线是多条的，而为了节省时间，该查找表电路只对最高频点、最低频点和中心频点进行校准。
第二查找表电路6输出目标频点相对于中心频点的DAC增益控制字差值dacref_delta。该查找表根据最高频点、中心频点和最低频点对应的增益控制字，通过内插完成各条频率调谐曲线相对于中心频点频率调谐曲线的dacref_delta值。
精调控制电路7的一个输入信号是第一查找表电路输出信号decref，另一个输出信号是第二查找表电路的输出信号dacref_delta,通过加法操作，输出信号是目标频点的final_dacref。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (3)

1.一种数字模拟转换器增益自校准电路，包括第一计数器、DAC控制电路、分频电路、第二计数器电路、第一查找表电路、第二查找表电路和精调控制电路，其特征在于：
所述第一计数器输入端和XTAL输出时钟相连，对XTAL输出时钟进行计数，控制DAC增益自校准流程；所述第一计数器有五个输出信号，分别为输出信号HF_WAIT，输出信号HF，输出信号LF_WAIT，输出信号LF，输出信号COMP；
所述DAC控制电路受所述第一计数器输出信号HF_WAIT、LF_WAIT控制，用于控制DAC的输入信号dac_in；当所述第一计数器输出信号HF_WAIT为1时将dac_in设置为最大值；当LF_WAIT为1时将dac_in设置为最小值；
所述分频电路，完成对VCO输出信号pll_clk的分频；
所述第二计数器受所述第一计数器的输出信号HF_WAIT、HF、LF_WAIT、LF控制，当所述第一计数器输出信号HF_WAIT和LF_WAIT为1时对计数器清零；当所述第一计数器输出信号HF和LF为1时对所述分频电路输出信号进行累加计数；
所述第一查找表电路受所述第一计数器的输出信号COMP控制，在所述第一计数器输出信号COMP为1时，输出预设频点的DAC增益控制字dacref；该第一查找表是利用两个目标频率信号计数差值除以所述第二计数器两次计数差值得到的；
所述第二查找表电路输出目标频点和中心频点的DAC增益控制字的差值dacref_delta；
所述精调控制电路通过对所述第一查找表电路输出信号dacref和所述第二查找表电路的输出信号dacref_delta做加法操作，输出目标频点的DAC增益控制字final_dacref。
2.如权利要求1所述的一种数字模拟转换器增益自校准电路，其特征在于所述第二查找表电路输出目标频点相对于中心频点的DAC增益控制字的差值；所述第一查找表电路一次完成一个频点的DAC增益自校准；利用所述第一查找表电路计算三次得到最高频点、最低频点和中心频点的增益控制字，所述第二查找表电路根据所述第一查找表电路输出的最高频点、中心频点和最低频点的增益控制字，通过内插法完成各条频率调谐曲线相对于中心频点频率调谐曲线的dacref_delta值。
3.如权利要求1所述的一种数字模拟转换器增益自校准电路，其特征在于：只对最高频点、最低频点和中心频点进行DAC增益校准，就能完成对所有频点的DAC增益校准；当频点切换时，根据保存的中心频点对应的DAC增益控制字以及目标频点和中心频点的DAC增益控制字差值预置目标频点对应的DAC增益控制字，实现DAC增益的快速校准。
CN201711133897.5A 2017-11-16 2017-11-16 一种数字模拟转换器增益自校准电路 Active CN107846222B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711133897.5A CN107846222B (zh) 2017-11-16 2017-11-16 一种数字模拟转换器增益自校准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711133897.5A CN107846222B (zh) 2017-11-16 2017-11-16 一种数字模拟转换器增益自校准电路

Publications (2)

Publication Number Publication Date
CN107846222A CN107846222A (zh) 2018-03-27
CN107846222B true CN107846222B (zh) 2021-02-12

Family

ID=61678858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711133897.5A Active CN107846222B (zh) 2017-11-16 2017-11-16 一种数字模拟转换器增益自校准电路

Country Status (1)

Country Link
CN (1) CN107846222B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690899B (zh) * 2019-09-18 2023-03-31 广州粒子微电子有限公司 一种两点调制锁相环中高通通路的增益校准方法及其模块
CN113824445B (zh) * 2021-09-29 2023-07-28 天津津航计算技术研究所 宽温环境下dac输出自适应校准方法
CN113824444B (zh) * 2021-09-29 2023-07-28 天津津航计算技术研究所 宽温环境下dac输出自适应校准装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1703831A (zh) * 2002-09-26 2005-11-30 阿纳洛格装置公司 集成的数字校准电路和数模转换器(dac)
CN201623700U (zh) * 2009-12-30 2010-11-03 上海迦美信芯通讯技术有限公司 一种可校准频率综合器
CN102025373A (zh) * 2009-09-16 2011-04-20 复旦大学 一种数字后台校准电路
CN102062618A (zh) * 2009-10-26 2011-05-18 福禄克公司 校准具有低分辨率数模转换器的高分辨率数据采集系统的系统和方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6834183B2 (en) * 2002-11-04 2004-12-21 Motorola, Inc. VCO gain tracking for modulation gain setting calibration
TWI419471B (zh) * 2010-11-19 2013-12-11 Mstar Semiconductor Inc 具有校正功能之鎖相迴路及其校正方法
GB2502557B8 (en) * 2012-05-30 2015-10-21 Cirrus Logic Int Semiconductor Ltd Analogue-to-digital converter
CN103346787A (zh) * 2013-06-14 2013-10-09 浙江大学 一种带有自动频率校正的锁相环频率综合器结构
US9762250B2 (en) * 2013-11-27 2017-09-12 Silicon Laboratories Inc. Cancellation of spurious tones within a phase-locked loop with a time-to-digital converter
US9413319B2 (en) * 2014-03-24 2016-08-09 Analog Devices, Inc. Gain calibration
CN107005244B (zh) * 2017-02-08 2020-05-05 香港应用科技研究院有限公司 通过溢出计数器的减少计数使用查找表搜索的直接调制合成器的增益校准

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1703831A (zh) * 2002-09-26 2005-11-30 阿纳洛格装置公司 集成的数字校准电路和数模转换器(dac)
CN102025373A (zh) * 2009-09-16 2011-04-20 复旦大学 一种数字后台校准电路
CN102062618A (zh) * 2009-10-26 2011-05-18 福禄克公司 校准具有低分辨率数模转换器的高分辨率数据采集系统的系统和方法
CN201623700U (zh) * 2009-12-30 2010-11-03 上海迦美信芯通讯技术有限公司 一种可校准频率综合器

Also Published As

Publication number Publication date
CN107846222A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
US8169270B2 (en) Overlapping, two-segment capacitor bank for VCO frequency tuning
US8384450B2 (en) Frequency synthesizer device and modulation frequency displacement adjustment method
EP2140549B1 (en) Oscillator signal stabilization
WO2018145326A1 (en) Gain calibration for direct modulation synthesizer using look-up table searched by reduced count from overflow counter
CN105577178B (zh) 一种宽带低相位噪声Sigma-Delta锁相环
US20150381344A1 (en) Semiconductor device
CN101090263B (zh) 频率切换方法
CN107846222B (zh) 一种数字模拟转换器增益自校准电路
US7602256B2 (en) Systems and techniques for auto-calibration and fast tuning of voltage controlled oscillators in phase-lock loops
JP4629310B2 (ja) 位相同期回路
US8004367B2 (en) VCO control and methods therefor
US9438301B2 (en) PLL circuit, calibration method, and wireless communication apparatus
US20080238495A1 (en) Frequency synthesizer and wireless communication device utilizing the same
WO2021212554A1 (en) Advanced multi-gain calibration for direct modulation synthesizer
CN105827238B (zh) 校准双端口锁相环路的系统及方法
US10236898B2 (en) Digital synthesizer, communication unit and method therefor
CN107005244B (zh) 通过溢出计数器的减少计数使用查找表搜索的直接调制合成器的增益校准
CN101465645A (zh) 一种小数/整数分频器
WO2011152881A2 (en) Dynamic voltage-controlled oscillator calibration and selection
JP4335733B2 (ja) Ｐｌｌ周波数シンセサイザ，発振器の周波数自動選択方法
CN104242930A (zh) 一种应用于无线收发系统的频率综合器
CN107846216B (zh) 一种锁相环自校准电路
CN104092459A (zh) 一种带有自动频率控制电路的快速锁定锁频环
US8222965B1 (en) Radio frequency modulator
US6859073B1 (en) Fast VCO calibration for frequency synthesizers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CB03 Change of inventor or designer information

Inventor after: Zhou Yali

Inventor after: Xiao Feng Yi

Inventor after: Shu Haijun

Inventor before: Zhou Yali

Inventor before: Xiao Feng Yi

CB03 Change of inventor or designer information