TWI419471B - 具有校正功能之鎖相迴路及其校正方法 - Google Patents

具有校正功能之鎖相迴路及其校正方法 Download PDF

Info

Publication number
TWI419471B
TWI419471B TW099140096A TW99140096A TWI419471B TW I419471 B TWI419471 B TW I419471B TW 099140096 A TW099140096 A TW 099140096A TW 99140096 A TW99140096 A TW 99140096A TW I419471 B TWI419471 B TW I419471B
Authority
TW
Taiwan
Prior art keywords
phase
reference voltage
locked loop
frequency
amount
Prior art date
Application number
TW099140096A
Other languages
English (en)
Other versions
TW201223160A (en
Inventor
Ming Yu Hsieh
Shih Chieh Yen
Original Assignee
Mstar Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mstar Semiconductor Inc filed Critical Mstar Semiconductor Inc
Priority to TW099140096A priority Critical patent/TWI419471B/zh
Priority to US13/299,638 priority patent/US8421507B2/en
Publication of TW201223160A publication Critical patent/TW201223160A/zh
Application granted granted Critical
Publication of TWI419471B publication Critical patent/TWI419471B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

具有校正功能之鎖相迴路及其校正方法
本發明係與鎖相迴路相關，並且尤其與鎖相迴路之校正方法相關。
在現今的電腦系統和通訊系統中，能提供具有準確頻率之振盪信號的鎖相迴路扮演了不可或缺的重要角色。以無線通訊系統為例，其傳送端通常係利用鎖相迴路所產生之振盪信號為發送信號的參考基準，鎖相迴路的鎖定速度、迴路頻寬和突波(spur)能量等特性都會直接影響無線信號的品質。
圖一所示為第一型(type-I)鎖相迴路的架構圖。此鎖相迴路10包含相位偵測器11、充電泵浦12、由電阻R和電容C組成的濾波器13、壓控振盪器14以及除頻器15。由於電阻R在壓控振盪器14的輸入端和接地端之間形成一漏電路徑，無論鎖相迴路10是否處於鎖定狀態，相位偵測器11仍必須輸出週期性脈波，令充電泵浦12為壓控振盪器14的輸入端充電，以補償經由電阻R流失的電荷。在鎖相迴路10穩定時，充電與放電達到平衡，上述脈波的週期等於參考信號的週期。該週期性脈波的存在，會對壓控振盪器14輸出端的振盪信號形成干擾。參考信號與回授信號的相位差愈大，該脈波愈寬，其能量愈高。以振盪信號之頻率為3.66GHz，而參考信號之頻率為26MHz的情況為例。壓控振盪器14之輸出信號的頻譜中，除了出現在3.66GHz的主成分之外，在3.66GHz±26MHz兩處也會出現所謂的突波。許多無線通訊標準都會對突波能量的上限作出規範。第一型鎖相迴路的缺點在於該充電脈波通常會造成過高的突波能量。
圖二所示為第二型(type-II)鎖相迴路的架構圖。此鎖相迴路20包含相位偵測器21、兩充電泵浦22A和22B、由電阻R、電容C1/C2/C3、運算放大器23A組成的主動式濾波器23、壓控振盪器24以及除頻器25。在鎖相迴路20由未鎖定狀態進入鎖定狀態的過程中，第二充電泵浦22B負責根據相位偵測器21所測得之相位差異對主動式濾波器23中的電容C1充電/放電，直到圖中所標示的參考電壓VREF 被逐步提升/拉低至等於鎖相迴路20鎖定時壓控振盪器24輸入端應得之控制電壓。在鎖定之前，VREF 和該控制電壓通常還會經過一段時間的減震(damping)才趨於穩定。此架構雖無第一型鎖相迴路突波能量過高的問題，但第二充電泵浦22B對電容C1充電/放電的速度會直接限制鎖相迴路20的鎖定速度。此外，該減震現象也會導致鎖相迴路20所需的鎖定時間加長。
無論是以上哪一種架構的鎖相迴路，其中的參數都可能隨著製程、溫度、電壓等環境因素變動，有相當程度的漂移，導致鎖相迴路實際運作時的許多特性(例如頻寬)不同於原本設計時希望達到的預設值。
為解決上述問題，本發明提出一種鎖相迴路校正方法，藉由提供測試電流量和測試除頻量並觀察迴路中之電壓變化，找出迴路增益的誤差量。
根據本發明之一具體實施例為一種配合鎖相迴路的校正方法。該方法首先執行之步驟為：於鎖相迴路之充電泵浦提供一預設電流量並於鎖相迴路之除頻器提供一預設除頻量後，量測與該鎖相迴路之一輸出頻率相關之一電壓，以產生一第一參考電壓值。接著，該方法執行一測試步驟：於該充電泵浦提供一測試電流量後量測該電壓，以產生一第二參考電壓值。接著，該方法執行另一測試步驟：於該除頻器提供一測試除頻量後量測該電壓，以產生一第三參考電壓值，其中該測試除頻量為一特定值。根據該預設電流量、該預設除頻量、該測試電流量、該測試除頻量、該第一參考電壓值、該第二參考電壓值、該第三參考電壓值及一參考頻率，可估計該鎖相迴路之迴路增益(loop gain)，並根據該迴路增益校正該鎖相迴路。
根據本發明之校正方法可被廣泛應用在各種不同架構的鎖相迴路。關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
根據本發明之第一具體實施例為圖三所繪示之鎖相迴路。此鎖相迴路30包含兩相位偵測器31A和31B、一充電泵浦32、由電阻R、電容C、運算放大器33A組成的主動式濾波器33、一壓控振盪器34、一除頻器35以及一數位/類比轉換器36。
如圖三所示，主動式濾波器33包含連接至充電泵浦32的第一輸入端、連接至數位/類比轉換器36的第二輸入端，以及用以提供一控制信號之輸出端。電容C與電阻R係並聯耦接於該第一輸入端及該輸出端間。壓控振盪器34的功用在於根據該控制信號產生一振盪信號。除頻器35則是負責將該振盪信號除頻，以產生一回授信號。根據輸入鎖相迴路30的參考信號及該回授信號，第一相位偵測器31A產生一相位差異信號。充電泵浦32會根據該相位差異信號提供一充電電流至主動式濾波器33之第一輸入端。
第二相位偵測器31B是用來偵測參考信號及回授信號之相位差的正負，其輸出信號為一數位參考信號。舉例而言，該數位參考信號可為八位元的二進位式信號；此信號可以是將大小各有不同之多段式數位單元值送入一數位累加器(未繪示於圖中)產生。上述相位差的正負將決定累加器之輸入信號的正負，而累加器輸出值的變化速度取決於累加器之輸入信號的大小。比方說，當參考信號的相位領先回授信號的相位，該累加器之輸入信號為正。相對地，當參考信號的相位落後回授信號的相位，該累加器之輸入信號為負。接著，數位/類比轉換器36負責將該數位參考電壓轉換為一類比參考電壓，並將該類比參考電壓提供至主動式濾波器33之第二輸入端。
與傳統第二型鎖相迴路不同的是，在鎖相迴路30尚未鎖定之前，由第二相位偵測器31B和數位/類比轉換器36組成之數位式充電路徑可被設計為直接根據相位差異的正負及大小提供特定的充電量。圖四所示為比較本實施例與先前技術之一電壓鎖定狀態範例；圖中的橫軸為時間，縱軸則是主動式濾波器33之輸出端的電壓值(亦即提供給壓控振盪器34的控制電壓)。由圖四可看出，若採用如圖二之傳統架構，該電壓在趨於穩定之前會出現一段時間的減震。相對地，若採用根據本發明的架構，數位/類比轉換器36所提供的類比參考電壓可快速的逼近某個穩定值，藉此令主動式濾波器33之輸出端的電壓快速的穩定。
舉例而言，如圖四中標示的區段O-A，第二相位偵測器31B可將累加器的輸入固定為一預設較大單元值，令主動式濾波器33之輸出端的電壓被快速地拉升。接著，如圖四中標示的區段A-B，當經過某設定好的時間，第二相位偵測器31B可將該累加器的輸入改為另一預設中等單元值，令主動式濾波器33之輸出端的電壓上升斜率減緩，且逐漸趨近鎖定狀態。如圖四所示，若採用根據本實施例中的架構，鎖相迴路30可更較先前技術快進入鎖定狀態。換句話說，藉由適當控制提供給主動式濾波器33的參考電壓，根據本發明的做法可以避免減震並有效縮短鎖相迴路30進入鎖定狀態所需之時間。實務上不限於圖四所示，上述累加器的輸出初始值可為可設定式，例如被設定為鎖相迴路之電源電壓VDD的二分之一或任何經設計選訂的預設值。若令主動式濾波器33之輸出端的電壓由VDD/2穩定達到目標電壓，因所須變化之壓差變少，鎖定速度更快。
請參閱圖五，圖五為根據本發明之第二具體實施例的方塊圖。相較於圖三所示者，本實施例中的鎖相迴路30進一步包含用以取代上述累加器之電容CP 、開關37和切換模組38。電容CP 係耦接於主動式濾波器33之該第二輸入端，開關37則是耦接於該第二輸入端及數位/類比轉換器36間。當鎖相迴路30將由擷取(acquisition)模式進入追蹤(tracking)模式，切換模組38會控制開關37以截斷數位/類比轉換器36與該第二輸入端間之連結。
在開關37係處於令數位/類比轉換器36與該第二輸入端相連的狀況下，此鎖相迴路30的運作方式與圖三所示者大致相同，亦等效於圖二所示之第二型鎖相迴路。當開關37被控制為截斷數位/類比轉換器36與該第二輸入端間之連結，相當於由電容CP 所儲存之電荷繼續供應主動式濾波器33所需之參考電壓。該連結被截斷後，此鎖相迴路30的運作模式即等效於第一型鎖相迴路。
圖五所示之鎖相迴路的優點在於：(1)相較於傳統的第一型鎖相迴路，此架構的擷取模式主要由數位式充電路徑提供濾波器所需之參考電壓，因此可避免減震並有效縮短迴路30進入鎖定狀態所需之時間；(2)將進入追蹤模式後改以第一型鎖相迴路的模式運作，即毋須採用最小位元十分精細的數位/類比轉換器36，亦可達成令壓控振盪器34之控制電壓精確鎖定的效果。
根據本發明之第三具體實施例為包含校正功能之鎖相迴路。請參閱圖六(A)。除了圖三已繪示的元件之外，本實施例中的鎖相迴路進一步包含一電壓偵測器39、一控制模組40和一校正模組41。於此實施例中，充電泵浦32被設計為可選擇性地提供一預設電流量I norm 或一測試電流量I test ，除頻器35則被設計為可選擇性地提供一預設除頻量N norm 或一特定的測試除頻量N test 。舉例而言，預設電流量I norm 和預設除頻量N norm 可以是該鎖相迴路在正常運作狀態下所採用的電流量和除頻量，但不以此為限。
在提供預設電流量I norm 和預設除頻量N norm 的情況下，此鎖相迴路的迴路增益G loop 可表示如下：
其中R 代表主動式濾波器33中的電阻值，K VCO 代表壓控振盪器34的電壓-頻率轉換係數。R 和K VCO 這兩個數值通常都會隨著製程、溫度、電壓等環境因素變動，有相當程度的漂移，導致鎖相迴路實際運作時的許多特性(例如頻寬)不同於原本設計時希望達到的預設值。本實施例所提供之校正功能的目標為找出迴路增益G loop 的漂移量，並據此修正該鎖相迴路或是其他配合該鎖相迴路的周邊電路。
首先，控制模組40令充電泵浦32提供預設電流量I norm 且令除頻器35提供預設除頻量N norm 。在該鎖相迴路鎖定之後，電壓偵測器39即量測與該振盪信號的輸出頻率相關之一電壓，以產生第一參考電壓值V 1 。於此實施例中，電壓偵測器39所量測者為第二相位偵測器31B所提供之該數位參考電壓。實務上，電壓偵測器39的量測對象亦可為數位/類比轉換器36輸出的類比參考電壓，或是主動式濾波器33提供給壓控振盪器34的控制電壓。相較於量測類比電壓，量測數位電壓具有簡便快速的好處。
接著，控制模組40改令充電泵浦32提供測試電流量I test 且令除頻器35繼續提供預設除頻量N norm 。在鎖相迴路趨於鎖定之後，電壓偵測器39再次量測該數位參考電壓，以產生第二參考電壓值V 2 。由於測試電流量I test 不同於預設電流量I norm ，第二參考電壓值V 2 也會不同於先前所測得之第一參考電壓值V 1 ，並導致壓控振盪器34輸出的振盪信號之頻率被改變。相較於該數位參考電壓為第一參考電壓值V 1 時該振盪信號的頻率，此條件造成的頻率變化量Δf 1 可表示如下：
Δf 1 =ΔV 1 ×K VC O =ΔI ×R ×K VCO ，……(式二)
其中ΔI 代表預設電流量I nor m 與測試電流量I tost 之差異，ΔV 1 代表第一參考電壓值V 1 與第二參考電壓值V 2 之差異。
接下來，控制模組40改令充電泵浦32提供預設電流量I norm 且令除頻器35提供測試除頻量N test 。在鎖相迴路趨於鎖定之後，電壓偵測器39再次量測該數位參考電壓，以產生第三參考電壓值V 3 。由於測試除頻量N test 不同於預設除頻量N norm ，第三參考電壓值V 3 也會不同於先前所測得之第一參考電壓值V 1 ，並導致壓控振盪器34輸出的振盪信號之頻率被改變。相較於該數位參考電壓等於第一參考電壓值V 1 時該振盪信號的頻率，此條件造成的頻率變化量Δf 2 可表示如下：
Δf 2 =ΔV 2 ×K VCO =ΔN ×F ref ，……(式三)
其中ΔN 代表測試除頻量N test 與預設除頻量N norm 之差異，ΔV 2 代表第一參考電壓值V 1 與第三參考電壓值V 3 之差異，F ref 則代表一參考頻率(亦即輸入此鎖相迴路之參考信號的頻率)。
將式二與式三相除，可得到：
由式四可推得：
結合式五及式一，鎖相迴路的迴路增益G loop 可被表示為：
由式六可看出，即使R 和K VCO 這兩個數值的漂移量為未知數，根據預設電流量I norm 、預設除頻量N norm 、測試電流量I test 、測試除頻量N test 、第一參考電壓值V 1 、第二參考電壓值V 2 、第三參考電壓值V 3 及參考頻率F ref ，控制模組40仍可估計該鎖相迴路之迴路增益G loop 。更進一步地，控制模組40可找出現有之迴路增益G loop 與原設計希望達成(亦即在R 和K VCO 未發生漂移的情況下)之迴路增益G loop 的差異。
校正模組41係用以根據控制模組40所估測之迴路增益G loop 校正該鎖相迴路。於此實施例中，校正模組41係根據上述迴路增益G loop 與理想值的差異校正壓控振盪器34。於實際應用中，校正模組41亦可以主動式濾波器33中的濾波元件(例如電阻R或電容C)為校正標的。
請參閱圖六(B)，圖六(B)為根據本發明之第四具體實施例中的鎖相迴路方塊圖。此實施例與前一個實施例的主要差別在於，本實施例的控制模組40和除頻器35間連接有一積分三角調變器(sigma-delta(ΣΔ) modulator) 42，用以調變該測試除頻量，藉此可達成令除頻量差異ΔN 為非整數的效果。此外，當該鎖相迴路係用於數位調變發射機，校正模組41的校正對象可為其中之預先加強電路(pre-emphasis circuit) 43。預先加強電路43的作用在於提供一高通濾波效果，以補償鎖相迴路之低通濾波特性對調變信號造成的衰減。
實務上，預先加強電路43的設計會與迴路增益G loop 相關。因此，當迴路增益G loop 發生漂移時，預先加強電路43中的參數也可能需要隨著調整。本實施例中的校正模組41即根據控制模組40所估算之該迴路增益G loop 校正預先加強電路43。以上範例係用以說明控制模組40所估測之迴路增益G loop 亦可用於校正配合該鎖相迴路的周邊電路，而非限定於該鎖相迴路本身的主要功能區塊。
須說明的是，上述校正方式可應用於各種包含充電泵浦及除頻器的電路，不以圖六(A)或圖六(B)所示者為限。
本發明之第五具體實施例為一種配合一鎖相迴路之校正方法；該鎖相迴路包含一充電泵浦及一除頻器。該校正方法包含如圖七所示之步驟。首先，步驟S71為於該充電泵浦提供一預設電流量I norm 並於該除頻器提供一預設除頻量N norm 。接著，步驟S72為待迴路鎖定後，量測與該鎖相迴路之一輸出頻率相關之一電壓，以產生一第一參考電壓值V 1 。步驟S73為於該充電泵浦改提供一測試電流量I test 並於該除頻器提供該預設除頻量N norm 。步驟S74為待迴路鎖定後，再次量測該電壓，以產生一第二參考電壓值V 2 。
接著，在步驟S75中，該充電泵浦提供該預設電流量I norm ，且該除頻器提供一特定的測試除頻量N test 。步驟S76則是待迴路鎖定後，再次量測該電壓，以產生一第三參考電壓值V 3 。步驟S77係根據預設電流量I norm 、預設除頻量N n orm 、測試電流量I test 、測試除頻量N test 、第一參考電壓值V 1 、第二參考電壓值V 2 、第三參考電壓值V 3 及一參考頻率F ref ，估計該鎖相迴路之迴路增益G loop 。步驟S78則是根據迴路增益G loop 校正該鎖相迴路。
本實施例中估計迴路增益G loop 和校正鎖相迴路的詳細方法與前一個實施例相同，因此不再贅述。需說明的是，步驟S73~步驟S74和步驟S75~步驟S76的順序可互換。此校正方法可被應用在各種不同架構的鎖相迴路，不以圖六(A)或圖六(B)所示者為限。
如上所述，本發明提出之鎖相迴路係以數位式充電路徑取代先前技術中由充電泵浦和電容組成的類比式充電路徑。根據本發明之數位式充電路徑可被設計為直接根據相位正負差異提供特定的充電量，藉此穩定拉高提供給主動式濾波器的參考電壓，進而避免減震並有效鎖相迴路進入鎖定狀態所需的時間。相較於先前技術，根據本發明之鎖相迴路具有鎖定速度快且突波能量低的優點。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
10、20．．．鎖相迴路
11、21．．．相位偵測器
12．．．充電泵浦
13．．．濾波器
14、24．．．壓控振盪器
15、25．．．除頻器
22A．．．第一充電泵浦
22B．．．第二充電泵浦
23．．．主動式濾波器
23A．．．運算放大器
30．．．鎖相迴路
31A．．．第一相位偵測器
31B．．．第二相位偵測器
32．．．充電泵浦
33．．．主動式濾波器
33A．．．運算放大器
34．．．壓控振盪器
35．．．除頻器
36．．．數位/類比轉換器
37．．．開關
38．．．切換模組
39．．．電壓偵測器
40．．．控制模組
41．．．校正模組
42．．．積分三角調變器
43．．．預先加強電路
S71~S78．．．流程步驟
圖一所示為傳統第一型鎖相迴路的架構圖。
圖二所示為傳統第二型鎖相迴路的架構圖。
圖三為根據本發明之第一具體實施例中的鎖相迴路方塊圖。
圖四為比較本實施例與先前技術之一電壓鎖定狀態範例。
圖五為根據本發明之第二具體實施例中的鎖相迴路方塊圖。
圖六(A)為根據本發明之第三具體實施例中的鎖相迴路方塊圖。
圖六(B)為根據本發明之第四具體實施例中的鎖相迴路方塊圖。
圖七為根據本發明之第五具體實施例中的鎖相迴路校正方法流程圖。
31A．．．第一相位偵測器
31B．．．第二相位偵測器
32．．．充電泵浦
33．．．主動式濾波器
33A．．．運算放大器
34．．．壓控振盪器
35．．．除頻器
36．．．數位/類比轉換器
39．．．電壓偵測器
40．．．控制模組
41．．．校正模組

Claims (12)

  1. 一種配合一鎖相迴路之校正方法，該鎖相迴路包含一充電泵浦及一除頻器，該校正方法包含下列步驟：於該充電泵浦提供一預設電流量並於該除頻器提供一預設除頻量後，量測與該鎖相迴路之一輸出頻率相關之一電壓，以產生一第一參考電壓值；於該充電泵浦提供一測試電流量並於該除頻器提供該預設除頻量後，量測該電壓，以產生一第二參考電壓值；於該充電泵浦提供該預設電流量並於該除頻器提供一測試除頻量後，量測該電壓，以產生一第三參考電壓值，其中該測試除頻量為一特定值；根據該預設電流量、該預設除頻量、該測試電流量、該測試除頻量、該第一參考電壓值、該第二參考電壓值、該第三參考電壓值及一參考頻率，估計該鎖相迴路之一迴路增益；以及根據該迴路增益校正該鎖相迴路。
  2. 如申請專利範圍第1項所述之校正方法，其中該迴路增益G loop 為： 其中I norm 表示該預設電流量，N norm 表示該預設除頻量，ΔI 表示該預設電流量與該測試電流量之差異，ΔN 表示該測試除頻量與該預設除頻量之差異，ΔV 1 表示該第一參考電壓值與該第二參考電壓值之差異，ΔV 2 表示該第一參考電壓值與該第三參考電壓值之差異，F ref 示該參考頻率。
  3. 如申請專利範圍第1項所述之校正方法，其中該鎖相迴路亦包含一主動式濾波器、一相位偵測器及一數位/類比轉換器，該相位偵測器係用以根據一參考信號及一回授信號之一相位差產生一數位參考電壓，該數位/類比轉換器係用以將該數位參考電壓轉換為供該主動式濾波器參考之一類比參考電壓，並且受量測之該電壓即為該數位參考電壓。
  4. 如申請專利範圍第1項所述之校正方法，其中該鎖相迴路亦包含一濾波元件與一壓控振盪器，並且該校正步驟係根據該迴路增益校正該濾波元件或該壓控振盪器。
  5. 如申請專利範圍第1項所述之校正方法，其中該鎖相迴路亦包含一預先加強(pre-emphasis)電路，並且該校正步驟係根據該迴路增益校正該預先加強電路。
  6. 如申請專利範圍第1項所述之校正方法，其中該測試除頻量經過一積分三角調變(sigma-delta modulation)。
  7. 一種具有校正功能之鎖相迴路，包含：一充電泵浦，用以提供一預設電流量或一測試電流量；一除頻器，用以提供一預設除頻量或一測試除頻量，其中該測試除頻量為一特定值；一電壓偵測器，當該充電泵浦提供該預設電流量且該除頻器提供該預設除頻量，該電壓偵測器量測與該鎖相迴路之一輸出頻率相關之一電壓，以產生一第一參考電壓值；當該充電泵浦提供該測試電流量且該除頻器提供該預設除頻量，該電壓偵測器量測該電壓，以產生一第二參考電壓值；當該充電泵浦提供該預設電流量且該除頻器提供該測試除頻量，該電壓偵測器量測該電壓，以產生一第三參考電壓值；一控制模組，用以根據該預設電流量、該預設除頻量、該測試電流量、該測試除頻量、該第一參考電壓值、該第二參考電壓值、該第三參考電壓值及一參考頻率，估計該鎖相迴路之一迴路增益；以及一校正模組，用以根據該迴路增益校正該鎖相迴路。
  8. 如申請專利範圍第7項所述之鎖相迴路，其中該迴路增益G loop 為： 其中I norm 表示該預設電流量，N norm 表示該預設除頻量，ΔI 表示該預設電流量與該測試電流量之差異，ΔN 表示該測試除頻量與該預設除頻量之差異，ΔV 1 表示該第一參考電壓值與該第二參考電壓值之差異，ΔV 2 表示該第一參考電壓值與該第三參考電壓值之差異，F ref 表示該參考頻率。
  9. 如申請專利範圍第7項所述之鎖相迴路，亦包含：一主動式濾波器；一相位偵測器，用以根據一參考信號及一回授信號之一相位差產生一數位參考電壓；以及一數位/類比轉換器，用以將該數位參考電壓轉換為供該主動式濾波器參考之一類比參考電壓，並且該電壓偵測器所量測之該電壓即為該數位參考電壓。
  10. 如申請專利範圍第7項所述之鎖相迴路，亦包含一濾波元件與一壓控振盪器，並且該校正模組係根據該迴路增益校正該濾波元件或該壓控振盪器。
  11. 如申請專利範圍第7項所述之鎖相迴路，亦包含一預先加強電路，並且該校正模組係根據該迴路增益校正該預先加強電路。
  12. 如申請專利範圍第7項所述之鎖相迴路，亦包含一積分三角調變器，用以調變該測試除頻量。
TW099140096A 2010-11-19 2010-11-19 具有校正功能之鎖相迴路及其校正方法 TWI419471B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099140096A TWI419471B (zh) 2010-11-19 2010-11-19 具有校正功能之鎖相迴路及其校正方法
US13/299,638 US8421507B2 (en) 2010-11-19 2011-11-18 Phase-locked loop with calibration function and associated calibration method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099140096A TWI419471B (zh) 2010-11-19 2010-11-19 具有校正功能之鎖相迴路及其校正方法

Publications (2)

Publication Number Publication Date
TW201223160A TW201223160A (en) 2012-06-01
TWI419471B true TWI419471B (zh) 2013-12-11

Family

ID=46063788

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099140096A TWI419471B (zh) 2010-11-19 2010-11-19 具有校正功能之鎖相迴路及其校正方法

Country Status (2)

Country Link
US (1) US8421507B2 (zh)
TW (1) TWI419471B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI638524B (zh) * 2016-09-20 2018-10-11 瑞昱半導體股份有限公司 自我校正分數式鎖相迴路及其方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI419471B (zh) * 2010-11-19 2013-12-11 Mstar Semiconductor Inc 具有校正功能之鎖相迴路及其校正方法
US8446193B2 (en) * 2011-05-02 2013-05-21 National Semiconductor Corporation Apparatus and method to hold PLL output frequency when input clock is lost
US8610473B2 (en) * 2011-12-14 2013-12-17 Advanced Micro Devices, Inc. Phase lock loop with adaptive loop bandwidth
US8598955B2 (en) 2012-03-30 2013-12-03 Freescale Semiconductor, Inc. Phase locked loop with adaptive loop filter
US8487677B1 (en) * 2012-03-30 2013-07-16 Freescale Semiconductor, Inc. Phase locked loop with adaptive biasing
US8773184B1 (en) * 2013-03-13 2014-07-08 Futurewei Technologies, Inc. Fully integrated differential LC PLL with switched capacitor loop filter
US8674732B1 (en) * 2013-03-14 2014-03-18 Xilinx, Inc. Edge density detection
US8841948B1 (en) 2013-03-14 2014-09-23 Xilinx, Inc. Injection-controlled-locked phase-locked loop
US8760203B1 (en) * 2013-05-01 2014-06-24 Cypress Semiconductor Corporation OTA based fast lock PLL
KR102001691B1 (ko) * 2014-03-13 2019-07-18 에스케이하이닉스 주식회사 지연 고정 루프
DE102015007080B3 (de) 2015-06-02 2016-11-24 Oliver Bartels Phasenregelschleife mit automatischer Qualitätsregelung zur Minimierung des Phasenrauschens
CN107846222B (zh) * 2017-11-16 2021-02-12 上海华虹集成电路有限责任公司 一种数字模拟转换器增益自校准电路
US10291389B1 (en) * 2018-03-16 2019-05-14 Stmicroelectronics International N.V. Two-point modulator with matching gain calibration
CN113541702B (zh) * 2020-04-17 2022-07-19 瑞昱半导体股份有限公司 具有自干扰校正能力的传输器和具有自干扰校正能力的传输方法
CN113285712B (zh) * 2021-04-25 2022-05-17 中国电子科技集团公司第二十九研究所 一种应用于锁相环的多段式vco频率校准方法
US12132490B2 (en) * 2023-03-13 2024-10-29 Apple Inc. Systems and methods for PLL gain calibration
CN117176157B (zh) * 2023-08-29 2024-03-19 河北大学 一种基于卫星共视的压频转换远程自校准装置及方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382922A (en) * 1993-12-23 1995-01-17 International Business Machines Corporation Calibration systems and methods for setting PLL gain characteristics and center frequency
US5625325A (en) * 1995-12-22 1997-04-29 Microtune, Inc. System and method for phase lock loop gain stabilization
US6114920A (en) * 1997-10-14 2000-09-05 Lucent Technologies Inc. Self-calibrating voltage-controlled oscillator for asynchronous phase applications
US6552618B2 (en) * 2000-12-13 2003-04-22 Agere Systems Inc. VCO gain self-calibration for low voltage phase lock-loop applications
US6826246B1 (en) * 1999-10-15 2004-11-30 Agere Systems, Inc. Phase locked loop with control voltage centering
US6914489B2 (en) * 2002-09-26 2005-07-05 Koninklijke Philips Electronics N.V. Voltage-controlled oscillator presetting circuit
US20050237120A1 (en) * 2004-04-26 2005-10-27 Kwang-Il Park Phase-locked loop integrated circuits having fast phase locking characteristics
TW200840228A (en) * 2007-03-23 2008-10-01 Mediatek Inc Signal generating apparatus and method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611176B1 (en) * 2000-12-21 2003-08-26 Texas Instruments Incorporated Method and apparatus for two zeros/two poles active compensation phase locked loops
US7420427B2 (en) * 2005-03-28 2008-09-02 Texas Instruments Incorporated Phase-locked loop with a digital calibration loop and an analog calibration loop
TWI312613B (en) * 2005-10-06 2009-07-21 Novatek Microelectronics Corp Calibration circuit and operation method for voltage-controlled oscillator
DE102006024210A1 (de) * 2006-05-23 2007-11-29 Deutsches Elektronen-Synchrotron Desy Selbstabgleichende driftfreie Hochfrequenz-Phasendetektor-Schaltung
US7570043B2 (en) * 2006-12-29 2009-08-04 Texas Instruments Incorporated Switches bidirectionally connecting external lead to PLL voltage tune line
US8193866B2 (en) * 2007-10-16 2012-06-05 Mediatek Inc. All-digital phase-locked loop
US7639070B2 (en) * 2008-01-28 2009-12-29 Texas Instruments Incorporated Switching circuit in a phase locked loop (PLL) to minimize current leakage in integrated circuits
WO2010035309A1 (ja) * 2008-09-24 2010-04-01 株式会社アドバンテスト 遅延回路およびそれを用いたタイミング発生器および試験装置
TWI419472B (zh) * 2010-11-16 2013-12-11 Mstar Semiconductor Inc 鎖相迴路
TWI419471B (zh) * 2010-11-19 2013-12-11 Mstar Semiconductor Inc 具有校正功能之鎖相迴路及其校正方法
US8558592B2 (en) * 2011-02-03 2013-10-15 Texas Instruments Incorporated Charge pump and active filter for a feedback circuit
US8456244B2 (en) * 2011-05-03 2013-06-04 Skyworks Solutions, Inc. Apparatus and methods for adjusting voltage controlled oscillator gain

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382922A (en) * 1993-12-23 1995-01-17 International Business Machines Corporation Calibration systems and methods for setting PLL gain characteristics and center frequency
US5625325A (en) * 1995-12-22 1997-04-29 Microtune, Inc. System and method for phase lock loop gain stabilization
US6114920A (en) * 1997-10-14 2000-09-05 Lucent Technologies Inc. Self-calibrating voltage-controlled oscillator for asynchronous phase applications
US6826246B1 (en) * 1999-10-15 2004-11-30 Agere Systems, Inc. Phase locked loop with control voltage centering
US6552618B2 (en) * 2000-12-13 2003-04-22 Agere Systems Inc. VCO gain self-calibration for low voltage phase lock-loop applications
US6914489B2 (en) * 2002-09-26 2005-07-05 Koninklijke Philips Electronics N.V. Voltage-controlled oscillator presetting circuit
US20050237120A1 (en) * 2004-04-26 2005-10-27 Kwang-Il Park Phase-locked loop integrated circuits having fast phase locking characteristics
TW200840228A (en) * 2007-03-23 2008-10-01 Mediatek Inc Signal generating apparatus and method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Wilson, W.B.; Un-Ku Moon; Lakshmikumar, K.R.; Liang Dai, "A CMOS self-calibrating frequency synthesizer," Solid-State Circuits, IEEE Journal of , vol.35, no.10, pp.1437,1444, Oct. 2000. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI638524B (zh) * 2016-09-20 2018-10-11 瑞昱半導體股份有限公司 自我校正分數式鎖相迴路及其方法

Also Published As

Publication number Publication date
US8421507B2 (en) 2013-04-16
TW201223160A (en) 2012-06-01
US20120126866A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
TWI419471B (zh) 具有校正功能之鎖相迴路及其校正方法
TWI419472B (zh) 鎖相迴路
US8188778B2 (en) Calibration for phase-locked loop
KR100947529B1 (ko) 전압 제어 발진기의 중심 주파수의 튜닝 및 이득 변화의제한
CN101783677B (zh) 一种锁相环的锁定方法及锁定电路
US7800452B2 (en) Phase locked loop circuit
KR101228393B1 (ko) 분수의 입력 및 출력 위상에 기초하여 동작하는 디지털 위상 록킹 루프
US9007109B2 (en) Automatic loop-bandwidth calibration for a digital phased-locked loop
US7522690B2 (en) Jitter self test
US7772931B2 (en) Oscillator and a tuning method of a loop bandwidth of a phase-locked-loop
KR20170007116A (ko) 다중-대역 발진기를 갖는 위상-고정 루프, 및 이를 교정하기 위한 방법
US11095297B2 (en) Phase locked loop (PLL) circuit with voltage controlled oscillator (VCO) having reduced gain
US9350296B1 (en) Systems and methods for calibrating a dual port phase locked loop
CN110324038B (zh) 使用锁相环来快速建立斜坡生成
US12119831B2 (en) Ultra-low power instant lock phase lock loop (PLL)
CN107911114A (zh) 一种恒定环路带宽的宽带锁相环
JPH11251928A (ja) アンテナ自動整合回路及び方法
US8537955B1 (en) System and method for compensating for loop filter delay
US8884709B2 (en) Double-point modulator with accurate and fast gain calibration
US11190236B2 (en) NFC device emulated in card mode comprising a digital phase locked loop, and corresponding communication method
TW200525895A (en) Auto loop gain calibration of a synthesizer
JP2012512587A (ja) スイッチング電力増幅器のための混合信号送信回路
JP3365389B2 (ja) Ｐｌｌ回路の評価回路及びその評価方法
KR101225990B1 (ko) 루프필터 및 이를 이용한 주파수 합성기