JP2006033488A - 通信用半導体集積回路 - Google Patents

通信用半導体集積回路 Download PDF

Info

Publication number
JP2006033488A
JP2006033488A JP2004210289A JP2004210289A JP2006033488A JP 2006033488 A JP2006033488 A JP 2006033488A JP 2004210289 A JP2004210289 A JP 2004210289A JP 2004210289 A JP2004210289 A JP 2004210289A JP 2006033488 A JP2006033488 A JP 2006033488A
Authority
JP
Japan
Prior art keywords
circuit
signal
frequency
oscillation
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004210289A
Other languages
English (en)
Inventor
Satoru Yamamoto
覚 山本
Kazuhisa Okada
和久 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004210289A priority Critical patent/JP2006033488A/ja
Priority to US11/178,511 priority patent/US7301416B2/en
Publication of JP2006033488A publication Critical patent/JP2006033488A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
    • H03J1/005—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】 使用周波数帯を決定するまでに要する時間が長くならないとともに回路の占有面積を小さくすることができ、また、リセット信号等の遅延により誤った周波数帯が選択されない自動バンド選択回路を備えたＰＬＬ回路を内蔵した高周波ＩＣを提供する。
【解決手段】 ＶＣＯ１１の発振周波数を制御するＰＬＬループにおいて、所定の周波数の基準信号に対する可変分周回路１２の出力の位相の進みまたは遅れを判別する判別回路２２と、該判別回路の出力に基づいてＶＣＯの周波数帯を切り替える信号を生成する自動バンド選択回路２０と、信号の遅延に基づく位相判別におけるずれを測定しそれを補償するような遅延を固定分周回路１４で分周された信号に与える遅延補償回路２５とを設け、２分探査方式でＶＣＯの周波数帯を切り替えながら最適な周波数帯を見つけて使用周波数帯を決定するようにした。
【選択図】 図１

Description

本発明は、ＰＬＬ（フェーズ・ロックド・ループ）を内蔵した半導体集積回路に適用して有効な技術に関し、例えば無線通信の受信信号や送信信号と合成される所定の周波数の発振信号を発生するＰＬＬ回路を内蔵した通信用半導体集積回路に利用して有効な技術に関する。
携帯電話機のような無線通信システムにおいては、受信信号や送信信号と合成される所定の周波数の局部発振信号を発生する発振器を含むＰＬＬ回路を備え、送信信号の変調や受信信号の復調を行う高周波用半導体集積回路（以下、高周波ＩＣと称する）が用いられている。従来、携帯電話機においては、例えば８８０〜９１５ＭＨｚ帯のＧＳＭ（Global System for Mobile Communication）と１７１０〜１７８５ＭＨｚ帯のＤＣＳ（Digital Cellular System）のような２つの周波数帯の信号を扱えるデュアルバンド方式の携帯電話機がある。また、かかるデュアルバンド方式の携帯電話機においては、ＰＬＬ回路の周波数を切り替えることにより一つのＰＬＬ回路で２つのバンドに対応することができるようにしたものがある。
ところが、近年においては、ＧＳＭやＤＣＳの他に例えば１８５０〜１９１５ＭＨｚ帯のＰＣＳ（Personal Communication System）の信号を扱えるトリプルバンド方式の携帯電話機に対する要求がある。また、携帯電話機は今後さらに多くの方式に対応できるものが要求されると予想さる。このような複数の方式に対応できる携帯電話機に使用される電圧制御発振回路（ＶＣＯ）は発振周波数範囲が広いことが必要である。ここで、一つのＶＣＯで全ての周波数に対応しようとすると、ＶＣＯの制御電圧に対する発振周波数の感度（以下、制御感度と称する）が高くなり外来ノイズや電源電圧変動に弱くなるという不具合がある。
そこで、ＶＣＯを複数（例えば１６個）の周波数帯に切り替えて使用できるようにすることによって、所望の発振周波数範囲を保持しつつＶＣＯの制御感度を低減できるようにした発明が提案されている（特許文献１）。なお、この先願発明においては、動作開始前に予めＶＣＯのすべての周波数帯について実際の周波数を測定してメモリに記憶しておいて、発振周波数情報が与えられたときにその周波数情報とメモリ内の周波数測定値とを比較して使用する最適な周波数帯を決定する方式を採用している。
ところで、近年、携帯電話機においては、部品点数を減らして装置の小型化および低コスト化を図るため、できるだけ多くの回路を１つあるいは数個の半導体集積回路内に取り込む努力がなされている。その一つに、高周波ＩＣ内のＰＬＬのループ上に設けられているループフィルタを、半導体チップに内蔵させる試みがある。
特開２００３−１５２５３５号
ＰＬＬのループフィルタは容量素子と抵抗素子で構成される。従来、かかるループフィルタは外付け素子で構成されることが多かった。その理由は、所望の特性を得るのに必要な容量値を有する容量素子をオンチップ化しようとすると、素子面積が非常に大きくなってしまうためである。ここで、容量値を小さくするには、抵抗素子の抵抗値を大きくすればよい。しかし、抵抗値を大きくすると抵抗素子の熱雑音が大きくなる。ＰＬＬでは、ループフィルタの電圧がＶＣＯの制御端子に直接印加されるため、ループフィルタを構成する抵抗素子の熱雑音が大きくかつＶＣＯの制御感度が高いと、抵抗素子で発生した熱雑音がＶＣＯの出力に現われてしまうという不具合がある。
そこで、本発明者等は、ＶＣＯの発振周波数帯をさらに多くして１つ１つの周波数帯における制御電圧の変化に対する発振周波数の変化の割合を小さくすることでＶＣＯの制御感度を下げ、ループフィルタを構成する抵抗素子を大きくしても熱雑音の影響がＶＣＯの出力に現われにくくすることを検討した。
しかしながら、ＶＣＯの発振周波数帯の数を多くした場合、前記先願発明のように、使用する発振周波数帯を決定するために予めすべての周波数帯について実際の周波数を測定してメモリに記憶しておく方式を適用すると、ＶＣＯの周波数の測定時間が長くなって消費電力が増加してしまうとともに、測定結果を記憶するメモリの容量を大きくしなければならないためチップサイズの増大を招くという不具合があることが分かった。
そのため、ＶＣＯの発振周波数帯の数が非常に多い場合には、前記先願発明で提案されているような使用周波数帯決定方式は適切でないとの結論に達した。そこで、ＶＣＯの使用周波数帯の決定方式として、２分探査法で順次ＶＣＯの周波数帯を切替えながら基準発振信号と位相比較して最適な周波数帯を決定する方式を検討した。
その結果、ＶＣＯの発振信号と基準発振信号とを位相比較する場合、ＶＣＯの発振信号を分周した信号と基準発振信号とを位相比較する必要があるとともに、正確かつ迅速な位相比較のためには、基準発振信号に基づいて生成したリセット信号によりＶＣＯの発振信号を分周する分周回路をリセットしてから位相比較する必要があるが、リセット信号の遅延によって分周した信号の位相がずれてしまい正確な周波数帯の決定が行なえなくなるという不具合があることが明らかになった。
なお、リセット信号の遅延の原因としては、リセット信号生成回路から分周回路までの距離が長いことや、分周回路は高速動作の必要性からバイポーラ・トランジスタ回路で構成し、リセット信号生成回路は低消費電力化のためＣＭＯＳ回路で構成した場合にリセット信号の供給経路にレベルシフト回路を設けなくてはならないことなどがある。
この発明の目的は、広い周波数範囲に亘って高精度で発振動作することができるとともに、ＶＣＯの制御感度が低くＰＬＬループがノイズの影響を受けにくい通信用半導体集積回路（高周波ＩＣ）を提供することにある。
この発明の他の目的は、最適な使用周波数帯の決定方式として順次ＶＣＯの周波数帯を切替えながら基準発振信号と位相比較して決定する２分探査法を採用した場合に、リセット信号の遅延により誤った周波数帯が選択されないようにすることができるＰＬＬを内蔵した通信用半導体集積回路（高周波ＩＣ）を提供することにある。
この発明のさらに他の目的は、製造ばらつきにより周波数帯の決定の精度に固体ばらつきが生じるのを防止して歩留まりを向上させることができるＰＬＬを内蔵した通信用半導体集積回路（高周波ＩＣ）を提供することにある。
この発明のさらに他の目的は、回路面積およびチップサイズの増大を抑制しつつ正確な周波数帯を決定することができるＰＬＬを内蔵した通信用半導体集積回路（高周波ＩＣ）を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、発振周波数帯を切り替え可能なＶＣＯと可変分周回路とループフィルタと位相比較回路を含みＶＣＯの出力を分周した信号と基準となる信号とを上記位相比較回路で比較して位相差に応じて上記ＶＣＯの発振周波数を制御するＰＬＬループにおいて、所定の周波数の基準信号に対する上記可変分周回路の出力の位相の進みまたは遅れを判別する判別回路と、該判別回路の出力に基づいてＶＣＯの周波数帯を切り替える信号を生成する自動バンド選択回路と、信号の遅延に基づく位相判別におけるずれを測定しそれを補償するような遅延を可変分周回路で分周された信号に与える遅延補償回路とを設け、２分探査方式でＶＣＯの周波数帯を切り替えながら最適な周波数帯を見つけて使用周波数帯を決定するようにしたものである。
上記した手段によれば、ＶＣＯの周波数帯の数を多くして制御感度を低くしても比較的短い時間内に使用周波数帯を決定することができるとともに、可変分周回路をリセットするリセット信号の遅延等に起因して位相進み遅れ判別回路へ入力され比較される信号にタイミングのずれがあったとしてもそれを補償するような遅延が可変分周回路で分周された信号に与えられるため、最適な使用周波数帯が選択され、それによって精度の高い発振制御を可能にすることができる。
さらに、上記した手段によれば、ループフィルタを半導体チップに内蔵させることが容易となる。従来、容量値が大きいため外付け素子を用いていたループフィルタの容量素子を、フィルタの特性を変えずに容量値を小さくしてオンチップ化するには、ループフィルタを構成する抵抗素子の抵抗値を大きくすればよいが、抵抗値を大きくすると抵抗素子の熱雑音が大きくなってしまうおれがあった。しかるに、上記手段によれば、ＶＣＯの制御感度を小さくできるため、多少熱雑音があってもＶＣＯの出力にノイズが現われるのを抑制することができるので、ループフィルタを構成する抵抗素子の抵抗値を高くすることができ、その分容量素子の容量値を小さくすることができるため、オンチップ化が容易になる。
また、望ましくは、上記遅延補償回路を用いてリセット信号の遅延もしくは位相進み遅れ判別回路へ入力され比較される信号のタイミングのずれを検出するとともに、上記遅延補償回路を用いて可変分周回路で分周された信号に検出結果に応じた遅延を与えるようにする。これにより、回路の占有面積をそれほど増大させずにＶＣＯの正確な使用周波数帯を決定することができる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、予めすべての周波数帯の発振周波数を測定してメモリに記憶しておく必要がないので、使用周波数帯を決定するまでに要する時間が長くならないとともに回路の占有面積を小さくすることができる。また、可変分周回路で分周された信号に遅延を与える遅延補償回路を設けているため、リセット信号等の遅延により誤った周波数帯が選択されないようにすることができる。
さらに、本発明に従うと、製造ばらつきにより周波数帯の決定の精度に固体ばらつきが生じるのを防止して歩留まりを向上させることができるとともに、遅延補償回路を用いて信号のタイミングのずれを検出するとともに検出結果に応じて可変分周回路で分周された信号に遅延を与えるため、回路面積およびチップサイズの増大を抑制しつつ正確な周波数帯を決定することができる。
次に、本発明の実施例について図面を用いて説明する。
図１には、外部からの設定周波数情報に基づいてＶＣＯの使用バンドを自動的に選択する機能を備えた本発明に係るＰＬＬ回路の一実施例が示されている。
この実施例のＰＬＬ回路は、電圧制御発振回路（ＶＣＯ）１１と、該ＶＣＯ１１の発振信号φ０を１／Ｎに分周する可変分周回路１２と、２６ＭＨｚのような基準発振信号φｒを生成する基準発振回路（ＤＣＸＯ）１３からの発振信号φｒを分周する固定分周回路１４と、前記可変分周回路１２と固定分周回路１４でそれぞれ分周された信号φ１とφｒ’の位相差を検出する位相比較回路１５と、検出された位相差に応じた充電電流または放電電流を生成するチャージポンプ１６と、該チャージポンプ１６の出力を平滑するループフィルタ１７とを備え、該ループフィルタ１７で平滑された電圧が前記ＶＣＯ１１へ制御電圧ＶｔとしてフィードバックされてＶＣＯ１１の発振周波数が制御されるように構成されている。
上記ＶＣＯ１１は、特に制限されるものでないが、本実施例では、２５６個の周波数帯（以下、バンドと称する）を有するように構成されている。固定分周回路１４は例えば１／６５の分周比を有し、２６ＭＨｚの基準発振信号φｒを分周して４００ｋＨｚの信号を生成するように構成されている。ループフィルタ１７は、容量Ｃ０と、該容量Ｃ０と並列に設けられた抵抗Ｒ１および容量Ｃ１とから２次のフィルタとして構成されている。抵抗Ｒ１および容量Ｃ０，Ｃ１は半導体チップに形成された素子が用いられる。
また、この実施例のＰＬＬ回路は、上記チャージポンプ１６とループフィルタ１７との間に、チャージポンプの出力電流の代わりに制御電圧Ｖｔのほぼ中間の固定電圧ＶDCを供給可能な切替スイッチ１８と、可変分周回路１２の出力と固定分周回路１４の出力を比較してＶＣＯ１１の使用バンドを切り替える信号を生成する自動バンド選択回路２０が設けられている。なお、この実施例では、位相比較回路１５とチャージポンプ１６とが別個の回路として示されているが、回路形式によっては位相比較回路１５の出力段がチャージポンプの電流源として動作するような回路もあるので、その場合にはチャージポンプは不要とされる。
自動バンド選択回路２０は、基準発振回路１３からの基準発振信号φｒを計数して計時を行なうタイマとしての周波数カウンタ２１と、可変分周回路１２の出力φ１と固定分周回路１４の出力φｒ’を比較して可変分周回路１２の出力φ１の位相が固定分周回路１４の出力φｒ’の位相よりも進んでいるか遅れているか判別する判別回路２２と、該判別回路２２の判別結果に応じてＶＣＯ１１のバンドを切り替えるバンド切替え制御信号ＶＢ０〜ＶＢ７を生成するバンド切り替え回路２３と、生成されたバンド切替え制御信号ＶＢ０〜ＶＢ７を保持するレジスタ２４と、信号の遅延を測定したり信号に遅延を与えたりするタイミング制御手段としての遅延補償回路２５と、上記切替えスイッチ１８、周波数カウンタ２１、判別回路２２、バンド切り替え回路２３、レジスタ２４、遅延補償回路２５を所定の順序で動作させて使用バンドを決定させる制御回路２６などから構成されている。
また、この制御回路２６は前記周波数カウンタ２１をリセットするリセット信号ＲＴや可変分周回路１２をリセットするリセット信号ＲＥＳを生成する機能を有するように構成されるとともに、制御回路２６と可変分周回路１２との間には、このリセット信号ＲＥＳをＣＭＯＳレベルからＥＣＬレベルの信号に変換するレベル変換回路１９が設けられている。
レベル変換回路１９を設けているのは、本実施例では、図４に示すように、可変分周回路１２はプリスケーラ３２１とカウンタ３２２，３２３とからなり、プリスケーラ３２１は高速化のためバイポーラ・トランジスタを用いたＥＣＬ回路で構成されているためである。また、遅延補償回路２５を設けているのは、制御回路２６から可変分周回路１２に供給されるリセット信号ＲＥＳが信号経路の伝播遅延やレベル変換回路１９のゲート遅延によって遅延して、可変分周回路１２の出力φ１の位相がその分ずれることによって正しい判別が行なえなくなるのを回避するためである。
なお、図４に示す可変分周回路１２は、プリスケーラ３２１の後段のＮカウンタ３２２およびＡカウンタ３２３はＣＭＯＳ回路で構成されている。また、周波数カウンタ２１および固定分周回路１４もＣＭＯＳ回路で構成されている。プリスケーラ３２１が分周すべきＶＣＯ１１の発振信号の周波数はＧＨｚ（ギガヘルツ）のオーダーであるため、高速なＥＣＬ回路でないと分周できない一方、Ｎカウンタ３２２およびＡカウンタ３２３が分周すべき信号はプリスケーラ３２１で分周された数１０〜数１００ＭＨｚの信号であり、固定分周回路１４が分周する基準信号φｒも２６ＭＨｚの信号に過ぎないため、ＣＭＯＳ回路で充分に分周できるためである。
図２には、本実施例において使用する電圧制御発振回路（ＶＣＯ）１１の構成例が示されている。
この実施例のＶＣＯはＬＣ共振型発振回路であり、ソースが共通接続されかつ互いにゲートとドレインとが交差結合された一対のＮチャネルＭＯＳトランジスタＭ１，Ｍ２と、該トランジスタＭ１，Ｍ２の共通ソースと接地点ＧＮＤとの間に接続された定電流源Ｉ０と、各トランジスタＭ１，Ｍ２のドレインと電源電圧端子Ｖｃｃとの間にそれぞれ接続されたインダクタＬ１，Ｌ２と、上記トランジスタＭ１，Ｍ２のドレイン端子間に直列に接続されたバラクタ・ダイオードなどからなる可変容量素子Ｃｖ１，Ｃｖ２と、トランジスタＭ１，Ｍ１２のドレイン端子間に直列に接続された容量Ｃ１１−スイッチＳＷ１−容量Ｃ１２と、これらと並列に接続されたＣ２１−ＳＷ２−Ｃ２２，Ｃ３１―ＳＷ３−Ｃ３２，……Ｃ８１−ＳＷ８−Ｃ８２とから構成されている。
そして、この実施例のＶＣＯにおいては、可変容量素子Ｃｖ１，Ｃｖ２の接続ノードＮ０に図１のループフィルタ１７からの制御電圧Ｖｔが印加されて発振周波数が連続的に変化される一方、スイッチＳＷ１〜ＳＷ８には、自動バンド選択回路２０からのバンド切替え制御信号ＶＢ０〜ＶＢ７が供給され、ＶＢ０〜ＶＢ７がそれぞれハイレベルかロウレベルのいずれかにされることによって発振周波数が段階的（２５６段階）に変化されるように構成されている。
また、容量Ｃ１１とＣ１２は同一容量値、Ｃ２１とＣ２２、Ｃ３１とＣ３２、Ｃ４１とＣ４２、Ｃ５１とＣ５２、Ｃ６１とＣ６２、Ｃ７１とＣ７２、Ｃ８１とＣ８２もそれぞれ同一容量値である。ただし、容量Ｃ１１，Ｃ２１，Ｃ３１，Ｃ４１，Ｃ５１，Ｃ６１，Ｃ７１，Ｃ８１の容量値はそれぞれ２のｍ乗（ｍは０，１，２，３，……７）の重みを有するように設定されており、バンド切替え制御信号ＶＢ０〜ＶＢ７の組合せに応じて合成容量値Ｃが２５６段階で変化され、ＶＣＯ１１は図３に示す２５６個のバンド＃０〜＃２５５の周波数特性のいずれかで動作するようにされる。
ＶＣＯがカバーすべき周波数範囲を広くしたい場合、制御電圧Ｖｔによるバラクタ・ダイオードの容量値の変化のみで行なおうとすると、図３に一点鎖線Ａで示すように、Ｖｔ−ｆvco特性が急峻になり、ＶＣＯの感度すなわち周波数変化量と制御電圧変化量との比（Δｆ／ΔＶｔ）が大きくなってノイズに弱くなる。つまり、制御電圧Ｖｔに僅かなノイズがのっただけでＶＣＯの発振周波数が大きく変化してしまう。
この問題を解決するために、この実施例のＶＣＯは、ＬＣ共振回路を構成する容量素子を複数個並列に設けて、バンド切替制御信号ＶＢ０〜ＶＢ７で接続する容量素子を２５６段階に切り替えてＣの値を変化させることで、図３に実線で示すように、２５６本のＶｔ−ｆvco特性線に従った発振制御を行なえるように構成され、使用するバンドに応じていずれかの特性を選択して動作させるようにされている。
なお、この実施例のＬＣ共振型発振回路においては、容量Ｃ１１〜Ｃ８２は半導体基板上に形成された金属膜−絶縁膜−金属膜のサンドイッチ構造の容量で構成されている。容量Ｃ１１〜Ｃ８２を構成する電極の面積比を適宜設定することにより所望の容量比（２のｍ乗）を得ることができる。以下、容量Ｃ１１〜Ｃ８２をバンド切替え容量と称する。容量Ｃ１１〜Ｃ８２として、ＭＯＳトランジスタのゲート電極と基板間の容量を用いても良い。インダクタＬ１，Ｌ２は、半導体基板上に形成されたアルミニウム層からなるオンチップの素子として形成することができるが、外付け素子を使用してもよい。
図４の可変分周回路１２は、モジュロカウンタと呼ばれる回路を用いて構成されている。すなわち、可変分周回路１２は、ＶＣＯ１１の発振信号φ０を入力とし１／Ｐ分周または１／（Ｐ＋１）分周が可能なプリスケーラ３２１と、モジュロカウンタを構成するＮカウンタ３２２およびＡカウンタ３２３と、プリスケーラ３２１の出力信号をレベル変換するＥＣＬ−ＣＭＯＳレベル変換回路３２４と、Ａカウンタ３２３からプリスケーラ３２１へ供給される分周比切替え信号ＭＣをレベル変換するＣＭＯＳ−ＥＣＬレベル変換回路３２５とからなる。
プリスケーラ３２１とＮカウンタ３２２およびＡカウンタ３２３からなるモジュロカウンタとによる発振信号の分周の仕方は既に公知の技術である。プリスケーラ３２１は、例えば１／１６分周と１／１７分周のように、分周比の異なる２種類の分周が可能に構成されており、Ａカウンタ３２３のカウント終了信号で一方の分周比から他方への切り替えが行なわれる。Ｎカウンタ３２２とＡカウンタ３２３はプログラマブルカウンタで、Ｎカウンタ３２２には、所望の周波数（出力として得たいＶＣＯの発振周波数ｆ０）を基準発振信号φｒの周波数ｆrとプリスケーラ３２１の第１の分周比（例えばＰ＝１７）とで割り算したときの整数部が、またＡカウンタ３２３には、その余り（ＭＯＤ）が設定され、各カウンタはその設定された値を計数するとカウント動作を終了し、再度設定値のカウントを行なう。
このような手順でプリスケーラ３２１とモジュロカウンタが動作すると、プリスケーラ３２１は先ずＶＣＯ１１の発振信号を１／１６分周し、その出力をＡカウンタ３２３が設定値まで計数すると、Ａカウンタ３２３からカウント終了信号ＭＣが出力され、この信号ＭＣによってプリスケーラ３２１の動作が切り替えられ、再びＡカウンタ３２３が設定値を計数するまでプリスケーラ３２１はＶＣＯ１１の発振信号を１／１７分周する。このような動作をすることによって、モジュロカウンタは整数比でなく、小数部を有する比で発振信号の分周を行なうことができるようになる。
次に、図１のＰＬＬ回路における自動バンド選択回路２０による選択バンドの決定の手順を、図５のタイミングチャートを用いて説明する。
外部より制御回路２６に対して発振周波数の切替えを指示する信号ＯＦＣが供給されると、制御回路２６から、ＰＬＬループ上の切替えスイッチ１８を固定電圧ＶDC側に切り替えるスイッチ切替え信号ＳＣと周波数カウンタ２１をリセットさせる信号ＲＴが出力されるとともに、外部から供給された可変分周回路１２の分周比「Ｎ」が可変分周回路１２に設定される（タイミングｔ１）。この分周比が発振周波数情報に相当する。切替えスイッチ１８が固定電圧ＶDC側に切り替えられると、この固定電圧ＶDCが制御電圧ＶｔとしてＶＣＯ１１に供給され、ＶＣＯはその固定電圧ＶDCに応じた周波数で発振を開始する。
また、周波数カウンタ２１は、リセット信号ＲＴの入力後、基準発振回路１３からの正確な発振信号φｒにより計数動作を開始し、５μｓ（マイクロ秒）経過すると制御回路２６に経過信号が送られる。この５μｓの時間は、ループフィルタ１７の電圧が固定電圧ＶDCで安定するのに要する時間である。５μｓが経過すると、制御回路２６は、ＶＣＯバンド切替え回路２３に対してＶＣＯ１１へバンド切替え制御信号ＶＢ０〜ＶＢ７を送るよう指令する信号を与える。これにより、ＶＣＯ１１において選択的に接続される容量素子すなわち選択バンドが指定される（タイミングｔ２）。ここで最初の指定バンドは２５６個のバンド＃０〜＃２５５のうち中央のバンド＃１２７である。
次に、制御回路２６は、ＶＣＯ１１のバンド切替えに要する短い時間（例えば０．５μｓ）を待ってから、可変分周回路１２および固定分周回路１４に対してパルス状のリセット信号ＲＥＳを送る。可変分周回路１２と固定分周回路１４はカウンタ回路であり、リセット信号ＲＥＳにより可変分周回路１２と固定分周回路１４は、一旦「０」にリセットされてからリセットが解除されて計数を開始する。そして、それぞれ設定された分周比「Ｎ」と「６５」を計数するとそれぞれパルスφ１，φｒ’を出力する。固定分周回路１４は基準発振回路１３からの正確な基準発振信号φｒ（２６ＭＨｚ）により動作するので、出力パルスφｒ’の周波数は４００ｋＨｚで周期は２．５μｓである。これらの出力パルスφ１，φｒ’は位相進み遅れ判別回路２２に供給されており、進み遅れ判別回路２２は可変分周回路１２の出力パルスφ１の立ち上がりが固定分周回路１４の出力パルスφｒ’の立ち上がりよりも進んでいるか遅れているかを判別する。
そして、位相進み遅れ判別回路２２は、可変分周回路１２の出力パルスφ１の方が遅れていると判別すると、ＶＣＯバンド切替え回路２３に対して、ＶＣＯ１１へ現在よりも高い周波数のバンドを指定するバンド切替え制御信号ＶＢ０〜ＶＢ７を送るよう指令する信号を与える（タイミングｔ３）。一方、可変分周回路１２の出力パルスφ１の方が進んでいると判別すると、位相進み遅れ判別回路２２はＶＣＯバンド切替え回路２３に対して、ＶＣＯ１１へ現在よりも低い周波数のバンドを指定するバンド切替え制御信号ＶＢ０〜ＶＢ７を送るよう指令する信号を与える。２回目のバンド切替え制御信号ＶＢ０〜ＶＢ７により指定されるバンドは、φ１が遅れているときは＃１２７と＃２５５の真ん中の＃１９１、φ１が進んでいるときは＃１２７と＃０の真ん中の＃６３である。
バンドの切替え指令が行なわれると、制御回路２６はＶＣＯ１１のバンド切替えに要する短い時間（例えば０．５μｓ）を待ってから、可変分周回路１２および固定分周回路１４に対して再びリセット信号ＲＥＳを送る。すると、可変分周回路１２と固定分周回路１４は、一旦「０」にリセットされてから計数を再開する。そして、それぞれ設定された分周比Ｎと「６５」を計数するとそれぞれパルスφ１，φｒ’を出力し、進み遅れ判別回路２２により可変分周回路１２の出力パルスφ１の立ち上がりが固定分周回路１４の出力パルスφｒ’の立ち上がりよりも進んでいるか遅れているか判別される。
そして、可変分周回路１２の出力パルスφ１の方が遅れていると判別すると、進み遅れ判別回路２２はＶＣＯバンド切替え回路２３に対して、ＶＣＯ１１へ現在よりも高い周波数のバンドを指定するバンド切替え制御信号ＶＢ０〜ＶＢ７を送るよう指令する信号を与える（タイミングｔ４）。一方、可変分周回路１２の出力パルスφ１の方が進んでいると判別すると、進み遅れ判別回路２２はＶＣＯバンド切替え回路２３に対して、ＶＣＯ１１へ現在よりも低い周波数のバンドを指定するバンド切替え制御信号ＶＢ０〜ＶＢ７を送るよう指令する信号を与える。３回目のバンド切替え制御信号ＶＢ０〜ＶＢ７により指定されるバンドは、＃１２７と＃１９１の真ん中の＃１５９、＃１９１と＃２５５の真ん中の＃１２３、＃１２７と＃６３の真ん中の＃９５または＃６３と＃０の真ん中の＃３１である。上記動作を８回繰り返すことで、２５６バンドの中から指定発振周波数（設定分周比Ｎに対応した周波数）に適したバンドが選択される（タイミングｔ５）。
そして、本実施例の自動バンド選択回路では、８回目の判別の後に、可変分周回路１２にリセットをかけずに、ＶＣＯ１１の選択バンドを切り替えるとともに、切替えスイッチ１８を固定電圧ＶDC側からチャージポンプ１６の出力端子側に切り替えてＰＬＬループを閉じて、ＶＣＯ１１をフィードバック制御させる状態に移行させるように構成されている。
一般的なＰＬＬの制御方法では、使用バンドが決定してＶＣＯ１１にバンド切替え制御信号ＶＢ０〜ＶＢ７を供給してバンドを設定したときに可変分周回路１２にリセットをかけることが行なわれるが、本実施例のＰＬＬ回路のように可変分周回路１２のリセットタイミングが遅れるシステムにおいては、ＶＣＯのバンドを設定したときに可変分周回路１２にリセットをかけると可変分周回路１２のリセットが遅れることで位相比較回路１５からチャージアップ信号が出力されてＶＣＯの制御電圧Ｖｔが大きくずれてしまいＰＬＬの周波数引込みに要する時間が長くなるおそれがある。これに対し、本実施例では、８回目の判別の後に、可変分周回路１２にリセットをかけずに切替えスイッチ１８を切り替えるようにしているため、バンド選択動作中のループの状態を保持したままスイッチの切替えが行なわれる。その結果、ＰＬＬの周波数引込みに要する時間が短くなるという利点がある。
図７には、遅延補償回路２５の第１の実施例が示されている。図７の遅延補償回路２５の構成および動作を説明する前に、遅延補償回路２５を設けた理由を図６のタイミングチャートを用いて説明する。
位相進み遅れ判別回路２２により可変分周回路１２の出力パルスφ１の立ち上がりが固定分周回路１４の出力パルスφｒ’の立ち上がりよりも進んでいるか遅れているか判別する実施例の自動バンド選択回路においては、可変分周回路１２のリセット動作に遅れがない場合には、図６（Ａ）に示すように、リセット信号ＲＥＳによるリセット時に固定分周回路１４の出力パルスφｒ’の立ち上がりと可変分周回路１２の出力パルスφ１の立ち上がりとが一致しているため、２．５μｓ後に行なわれる位相が進んでいるか遅れているかの判別を正確に行なうことができる。
これに対し、可変分周回路１２のリセット動作に遅れがあると、図６（Ｂ）に示すように、リセット時に既に可変分周回路１２の出力パルスφ１の立ち上がりが固定分周回路１４の出力パルスφｒ’の立ち上がりよりもＴｄだけ遅れるため、位相が進んでいるか遅れているかの判別を正確に行なうことができない。つまり、可変分周回路１２のリセットが遅れてなされると、可変分周回路１２の出力パルスφ１の周期と固定分周回路１４の出力パルスφｒ’の周期が同じでそのときの選択バンドに決定すべき場合であっても、判別回路２２がφ１の立ち上がりの方が遅いと判別して、より周期の短い（周波数の高い）バンドを選択するようにバンド切替え回路２３に指令を与えてしまう。
そこで、この実施例の自動バンド選択回路では、図７のような構成の遅延補償回路２５を設けて、進み遅れ判別回路２２による判別を開始する前に、可変分周回路１２の出力パルスφ１の遅延Ｔｄを測定し、進み遅れ判別回路２２における判別動作の際には、固定分周回路１４の出力パルスφｒ’を、図６（Ｃ）のように、測定によって得られた遅延Ｔｄだけ遅らせた信号φｒ"を進み遅れ判別回路２２に入力させて、位相の進み遅れを判別させるように構成されている。これによって、可変分周回路１２のリセット動作に遅れがあっても正しい判別が可能となる。
図７の遅延補償回路２５は、複数の遅延段ＤＬＹ１〜ＤＬＹｎが直列に接続された信号遅延回路２５１と、該信号遅延回路２５１へ固定分周回路１４で分周された信号φｒ’または制御回路２６からのリセット信号ＲＥＳを選択的に入力させる切替えスイッチ２５２と、信号遅延回路２５１の各遅延段ＤＬＹ１〜ＤＬＹｎから引き出された遅延信号Ｓdly1〜Ｓdlynと可変分周回路１２で分周された信号φ１の位相を比較して複数の遅延信号Ｓdly1〜Ｓdlynのうち分周信号φ１の位相に最も近い位相の遅延信号を検出しその遅延信号を特定する信号（コード）を生成して出力する遅延量検出回路２５３と、生成された信号を保持するレジスタ２５４と、該レジスタ２５４に保持されている信号に応じて前記信号遅延回路２５１の各遅延段ＤＬＹ１〜ＤＬＹｎから引き出された遅延信号Ｓdly1〜Ｓdlynのうちひとつを選択して自動バンド選択回路２０へ供給するセレクタ２５５とから構成されている。
上記信号遅延回路２５１の各遅延段ＤＬＹ１〜ＤＬＹｎは、それぞれが例えば２０個のインバータもしくはＥＣＬ回路のようなバッファ回路を直列に接続したもので構成され、ほぼ同一の遅延量を有し全体としてつまり最終段の遅延段ＤＬＹｎの出力信号Ｓdlynが入力信号の位相に対して分周信号φｒ’の１周期（例えば２．５μsec）に相当する遅延を有するように設定されている。
遅延量検出回路２５３は、例えば可変分周回路１２の分周信号φ１をイネーブル信号とし該信号がハイレベルに変化した時点での遅延段ＤＬＹ１〜ＤＬＹｎからの遅延信号Ｓdly1〜Ｓdlynをデコードするようなダイナミック型のデコーダ、あるいは遅延段ＤＬＹ１〜ＤＬＹｎからの遅延信号Ｓdly1〜Ｓdlynをそれぞれ一方の入力とし可変分周回路１２の分周信号φ１を他方の共通入力とするようなｎ個のＡＮＤゲートと隣接するＡＮＤゲートの出力同士を入力とする（ｎ−１）個のイクスクルーシブＯＲゲートなどからなるロジック回路により構成することができる。
なお、図７に示されている自動バンド選択回路２０は、図１において符号２０で囲まれた部分の回路ブロックのうちレジスタ２４と遅延補償回路２５を除いた回路ブロック（２１，２２，２３，２６）で構成される回路を１つのブロックで表わしたものである。自動バンド選択回路２０は、制御信号ＯＦＣによって自動バンド選択動作期間だけ活性化され、バンド選択が終了して決定したバンド情報ＶＢ０〜ＶＢ７がレジスタ２４に保持された後、非動作状態にされる。遅延補償回路２５は自動バンド選択動作期間が終了しても動作され、遅延補償回路２５で遅延された信号φｒ"がＰＬＬループの位相比較器１５へ供給される。
次に、図７の遅延補償回路２５の動作を図８のタイミングチャートを用いて説明する。図７の遅延補償回路２５は、実質的な自動バンド選択が開始される前に先ず切り替えスイッチ２５２を、リセット信号ＲＥＳを選択する側へ切り換えた状態で、リセット信号ＲＥＳをハイレベルからロウレベルに変化させて可変分周回路１２の分周信号φ１が入って来るまでの遅延時間Ｔdly（ｔ１−ｔ２）を測定する。ここで、リセット信号ＲＥＳは、自動バンド選択回路２０にて固定分周回路１４から出力される分周信号φｒ’に同期して生成される。そのため、遅延段ＤＬＹ１〜ＤＬＹｎから出力される遅延信号Ｓdly1〜Ｓdlynのうち可変分周回路１２の分周信号φ１がハイレベルに変化した時点でハイレベルからロウレベルに変化する遅延信号が分かれば、固定分周回路１４の分周信号φｒ’に対する可変分周回路１２の分周信号φ１の遅れ時間Ｔdlyを知ることができる。
遅延量検出回路２５３は、遅延段ＤＬＹ１〜ＤＬＹｎのうちφ１がハイレベルに変化した時点でハイレベルからロウレベルに変化する遅延信号に対応する遅延段ＤＬＹｘを検出し、後段のセレクタ２５５が当該遅延段ＤＬＹｘの信号を選択して自動バンド選択回路２０へ供給させるような制御信号を生成して出力し、その出力はレジスタ２５４によって保持される。その後、自動バンド選択回路２０によるＶＣＯ１１の自動バンド選択が開始される。
自動バンド選択では、切り替えスイッチ２５２が固定分周回路１４の分周信号φｒ’を選択する側へ切り換えられて、信号φｒ’が遅延段ＤＬＹ１〜ＤＬＹｎに入力されて遅延される。そして、このときレジスタ２５４には直前の遅延時間測定で得られた結果（Ｔdly）に対応した制御信号が保持されており、遅延段ＤＬＹ１〜ＤＬＹｎのうち測定遅れ時間Ｔdlyに対応する遅延段ＤＬＹｘの出力がセレクタ２５５で選択されて比較信号φｒ"として自動バンド選択回路２０内の位相進み遅れ判別回路２２へ供給される。その結果、リセット解除後に位相進み遅れ判別回路２２へ供給される比較信号φｒ"は、図８の期間Ｔ２に示されているように、可変分周回路１２の分周信号φ１とほぼ同期した信号となり、正確な位相進み遅れの判別が可能となる。なお、切り替えスイッチ２５２の切り替え信号は図１の制御回路２６から与えられる。
図９には、遅延補償回路２５の第２の実施例が示されている。図９において、図７の遅延補償回路２５と同一の回路には同一の符号を付して重複した説明は省略する。
図９の遅延補償回路２５においては、リセット信号ＲＥＳの代わりに可変分周回路１２で分周された信号φ１が、また固定分周回路１４で分周された信号φｒ’の代わりに分周前のＤＣＸＯ１３の発振信号φｒをインバータ２７で反転した信号／φｒがスイッチ２５２によって選択的に信号遅延回路２５１に入力可能に構成されている。また、ＤＣＸＯ１３からの発振信号φｒまたは信号遅延回路２５１で遅延された信号／φｒ’のいずれかを選択して自動バンド選択回路２０へ供給するための切り替えスイッチ２５６が設けられ、自動バンド選択回路２０は発振信号φｒまたは遅延信号／φｒ’のいずれかに基づいて可変分周回路１２のリセット信号ＲＥＳを生成するように構成されている。
さらに、この実施例の遅延補償回路２５においては、可変分周回路１２で分周された信号φ１の代わりにＤＣＸＯ１３からの発振信号φｒが遅延量検出回路２５３に供給され、遅延量検出回路２５３は発振信号φｒと信号遅延回路２５１の各遅延段ＤＬＹ１〜ＤＬＹｎから引き出された遅延信号Ｓdly1〜Ｓdlynの位相を比較して複数の遅延信号Ｓdly1〜Ｓdlynのうち発振信号φｒの立ち上がりに最も近い遅延信号を検出しその遅延信号を特定する信号（コード）を生成してレジスタ２５４へ出力するように構成されている。
次に、図９の遅延補償回路２５の動作を図１０のタイミングチャートを用いて説明する。図９の遅延補償回路２５は、実質的な自動バンド選択が開始される前に、先ず切り替えスイッチ２５６をインバータ２７からの反転信号／φｒを選択する側へ切り換えるとともに、切り替えスイッチ２５２を可変分周回路１２からの分周信号φ１を選択する側へ切り換えた状態で、遅延時間の測定を開始する。
切り替えスイッチ２５６を反転信号／φｒ側へ切り換えることにより、リセット信号ＲＥＳは反転信号／φｒのハイレベルからロウレベルへの変化に同期してロウレベルに変化されて可変分周回路１２のリセットが解除され、分周を開始する（図１０のタイミング"ｔ１"）。また、切り替えスイッチ２５２を可変分周回路１２の分周信号φ１を選択する側へ切り換えることにより、分周信号φ１を遅延段ＤＬＹ１〜ＤＬＹｎでそれぞれ遅延した信号Ｓdly1〜Ｓdlynが遅延量測定回路２５３へ供給される。
本実施例では、遅延量測定回路２５３は発振信号φｒの立ち上がり時点で遅延段ＤＬＹ１〜ＤＬＹｎの出力を判定するため、分周信号φ１の立ち上がりから発振信号φｒの立ち上がりまでの時間すなわち図１０のタイミング"ｔ２"から"ｔ３"までの時間Ｔdetを測定したのと同等の結果が得られる。そして、この遅延量測定回路２５３による測定結果に応じてタイミングｔ３に一致した遅延段を指定する信号をレジスタ２５４に保持させた後、切り替えスイッチ２５２をインバータ２５２からの反転信号／φｒを選択する側へ切り換えるとともに、切り替えスイッチ２５６を遅延補償回路２５の出力すなわち／φｒを遅延段ＤＬＹ１〜ＤＬＹｎで遅延した信号Ｓdly1〜Ｓdlyn側へ切り換える。
これにより、自動バンド選択回路２０では、リセット信号ＲＥＳが遅延補償回路２５から出力される信号／φｒ’の立ち上がりに同期して生成されるようになる。ここで、遅延段ＤＬＹ１〜ＤＬＹｎから出力される遅延信号Ｓdly1〜Ｓdlynのうちセレクタ２５５を通過して出力される信号／φｒ’は、反転信号／φｒの立ち上がり（図１１のタイミング"ｔ４"）から前記測定時間Ｔdetを経過したタイミング"ｔ５"で立ち上がる遅延信号Ｓdlyxである。そして、この遅延信号Ｓdlyxは、その立ち上がりが発振信号φｒの立ち上がり時点（図１１のタイミング"ｔ６"）よりも、リセット信号ＲＥＳの遅れによる可変分周回路１２の分周信号φ１の遅延時間Ｔdlyだけ早いタイミングとなる。
つまり、本実施例によると、リセット信号ＲＥＳのハイレベルからロウレベルに変化タイミングを、発振信号φｒの立ち上がりよりも遅延時間Ｔdlyだけ前倒しすることができるようになる。その結果、図１２に示すように、ＤＣＸＯ１３からの発振信号φｒを分周する固定分周回路１４の分周信号φｒ’の位相と、ＶＣＯ１１の発振信号を分周する可変分周回路１２の分周信号φ１の位相を一致させることができるようになる。その結果、続いて行なわれるＶＣＯ１１の自動バンド選択動作における正確な位相進み遅れの判別が可能となり、高精度のバンド選択を行なうことができる。
第１の実施例（図７）の遅延補償回路を適用した場合には、遅延段ＤＬＹ１〜ＤＬＹｎからなる遅延回路２５１を通過した分周信号が位相比較器１５に供給されるため、位相比較器１５がアナログ回路で構成されている場合、遅延段ＤＬＹ１〜ＤＬＹｎで分周信号にノイズがのって正確な位相比較が困難になる。これに対して、第２の実施例（図９）の遅延補償回路を適用した場合には、分周信号は遅延段ＤＬＹ１〜ＤＬＹｎを通過しないため、分周信号にノイズがのることがなく、第１実施例に比べて位相比較器１５における正確な位相比較が可能になるという利点がある。
次に、上記実施例の自動バンド選択機能を備えたＰＬＬ回路を適用して有効な通信用半導体集積回路装置（高周波ＩＣ）とそれを用いた無線通信システムの一構成例を、図１３を用いて説明する。
図１３に示されているように、システムは信号電波の送受信用アンテナ１００、送受信切り替え用のスイッチ１１０、受信信号から不要波を除去するＳＡＷフィルタなどからなる高周波フィルタ１２０ａ〜１２０ｄ、送信信号を増幅する高周波電力増幅回路（パワーモジュール）１３０、受信信号を復調したり送信信号を変調したりする高周波ＩＣ２００、送信すべき音声信号やデータ信号を基本波に対し同相成分のＩ信号および直交成分のＱ信号に変換したり復調された受信Ｉ，Ｑ信号を音声信号やデータ信号に変換するなどのベースバンド処理を行なったり高周波ＩＣ２００を制御する信号を送ったりするベースバンド回路３００などで構成される。高周波ＩＣ２００とベースバンド回路３００は、各々別個の半導体チップ上に半導体集積回路として構成される。
また、特に制限されるものでないが、この実施例の高周波ＩＣ２００は、ＧＳＭ８５０とＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の３つの通信方式による４つの周波数帯の信号の変復調が可能に構成されている。これに応じて、高周波フィルタは、ＰＣＳ１９００の周波数帯の受信信号を通過させるフィルタ１２０ａと、ＤＣＳ１８００の周波数帯の受信信号を通過させるフィルタ１２０ｂと、ＧＳＭ系の周波数帯の受信信号を通過させるフィルタ１２０ｃ，１２０ｄとが設けられている。
本実施例の高周波ＩＣ２００は、大きく分けると、受信系回路ＲＸＣと、送信系回路ＴＸＣと、それ以外の制御回路やクロック生成回路など送受信系に共通の回路からなる制御系回路ＣＴＣとで構成される。
受信系回路ＲＸＣは、ＰＣＳ、ＤＣＳ、ＧＳＭの各周波数帯の受信信号をそれぞれ増幅するロウノイズアンプ２１１ａ，２１１ｂ，２１１ｃ，２１１ｄと、高周波発振回路（ＲＦＶＣＯ）２６２で生成された局部発振信号φRFを分周し互いに９０°位相がずれた直交信号を生成する分周移相回路２１０と、ロウノイズアンプ２１１ａ，２１１ｂ，２１１ｃ，２１１ｄで増幅された受信信号に分周移相回路２１０で生成された直交信号をミキシングすることで復調およびダウンコンバートを行なうミキサ２１２ａ，２１２ｂと、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンド回路３００へ出力する高利得増幅部２２０Ａ，２２０Ｂと、高利得増幅部２２０Ａ，２２０Ｂ内のアンプの入力ＤＣオフセットをキャンセルするためのオフセットキャンセル回路２１３などからなる。本実施例の高周波ＩＣ２００の受信系回路ＲＸＣは、受信信号を直接ベースバンドの周波数帯の信号にダウンコンバートするダイレクトコンバージョン方式を採用している。
高利得増幅部２２０Ａは、複数のロウパスフィルタＬＰＦ１１，ＬＰＦ１２，ＬＰＦ１３，ＬＰＦ１４と利得制御アンプＰＧＡ１１，ＰＧＡ１２，ＰＧＡ１３とが交互に直列形態に接続され、最終段にアンプＡＭＰ１が接続された構成を有しており、復調されたI信号を増幅してベースバンド回路３００へ出力する。高利得増幅部２２０Ｂも同様に、複数のロウパスフィルタＬＰＦ２１，ＬＰＦ２２，ＬＰＦ２３，ＬＰＦ２４と利得制御アンプＰＧＡ２１，ＰＧＡ２２，ＰＧＡ２３とが交互に直列形態に接続され、最終段にアンプＡＭＰ２が接続された構成を有しており、復調されたＱ信号を増幅してベースバンド回路３００へ出力する。
オフセットキャンセル回路２１３は、各利得制御アンプＰＧＡ１１〜ＰＧＡ２３に対応して設けられ入力端子間を短絡した状態におけるそれらの出力電位差をディジタル信号に変換するＡＤ変換回路（ＡＤＣ）と、これらのＡＤ変換回路による変換結果に基づき対応する利得制御アンプＰＧＡ１１〜２３の出力のＤＣオフセットを「０」とするような入力オフセット電圧を生成し差動入力に対して与えるＤＡ変換回路（ＤＡＣ）と、これらのＡＤ変換回路（ＡＤＣ）とＤＡ変換回路（ＤＡＣ）を制御してオフセットキャンセル動作を行なわせる制御回路などから構成される。
制御系回路ＣＴＣには、チップ全体を制御する制御回路（コントロールロジック）２６０と、基準となる発振信号φｒ を生成する基準発振回路（ＤＣＸＯ）２６１、周波数変換用の高周波発振信号φRFを生成する局部発振回路としての高周波発振回路（ＲＦＶＣＯ）２６２、該高周波発振回路（ＲＦＶＣＯ）２６２と共にＰＬＬ回路を構成するＲＦシンセサイザ２６３、受信開始時にＲＦシンセサイザ２６３内の分周器からの分周信号を受けてバンド選択を行なう自動バンド選択回路２６４、基準発振回路（ＤＣＸＯ）２６１の発振信号φｒ を１／６５のような分周比で分周して４００ｋＨｚのような信号φｒ’を生成する固定分周回路２６５、ＲＦＶＣＯ２６２により生成された発振信号φRF を分周する分周回路ＤＶＤ１，ＤＶＤ２やモード切替えスイッチＳＷ１，ＳＷ２などが設けられている。
スイッチＳＷ１，ＳＷ２は、ＧＳＭ方式に従った送受信を行なうＧＳＭモードとＤＣＳまたはＰＣＳ方式に従った送受信を行なうＤＣＳ／ＰＣＳモードとで接続状態が切り替えられて、伝達される信号の分周比を選択するもので、これらのスイッチＳＷ１，ＳＷ２は制御回路２６０からの信号によって制御される。
制御回路２６０には、ベースバンド回路３００から同期用のクロック信号ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてのロードイネーブル信号ＬＥＮとが供給されており、制御回路２６０は、ロードイネーブル信号ＬＥＮが有効レベルにアサートされると、ベースバンド回路３００から伝送されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同期して順次取り込んで、データ信号ＳＤＡＴＡに含まれるコマンドに応じてチップ内部の制御信号を生成する。特に制限されるものでないが、データ信号ＳＤＡＴＡはシリアルで伝送される。
なお、基準発振信号φｒは周波数精度の高いことが要求されるため、基準発振回路２６1には外付けの水晶振動子が接続される。基準発振信号φｒとしては、２６ＭＨｚあるいは１３ＭＨｚのような周波数が選択される。かかる周波数の水晶振動子は、汎用部品であり容易に手に入れることができる。ＲＦシンセサイザ２６３は、分周回路や位相比較回路、チャージポンプ、ループフィルタなどで構成される。
送信系回路ＴＸＣは、例えば６４０ＭＨｚのような中間周波数の発振信号φIFを生成する発振回路ＩＦＶＣＯと、分周回路や位相比較回路、チャージポンプ、ループフィルタなどを備えＩＦＶＣＯと共にＩＦ用ＰＬＬ回路を構成するＩＦシンセサイザ２３０と、ＩＦＶＣＯで生成された発振信号φIFを１／４分周して１６０ＭＨｚのような信号を生成する分周回路２３１と、該分周回路２３１で分周された信号をさらに分周しかつ互いに９０°位相がずれた直交信号を生成する分周移相回路２３２と、生成された直交信号をベースバンド回路３００から供給されるＩ信号とＱ信号により変調をかける直交変調回路２３３ａ，２３３ｂと、変調された信号を合成する加算器２３４と、所定の周波数の送信信号φTXを発生する送信用発振回路ＴＸＶＣＯと、該送信用発振回路ＴＸＶＣＯから出力される送信信号φTXをカプラ２８０ａ，２８０ｂ等で抽出されバッファＢＵＦを介してフィードバックされた信号と周波数変換用の発振信号を生成する局部発振回路としての高周波発振回路（ＲＦＶＣＯ）２６２で生成された高周波発振信号φRFを分周した信号φRF’とをミキシングすることでそれらの周波数差に相当する周波数の信号を生成するオフセットミキサ２３５と、該オフセットミキサ２３５の出力と前記直交変調回路２３３ａ，２３３ｂで変調・周波数変換された信号TXIFとを比較して位相差を検出する位相比較回路２３６と、該位相比較回路２３６の出力に応じた電圧を生成するループフィルタ２３７送信用発振回路ＴＸＶＣＯの出力を分周してＧＳＭの送信信号とする分周回路２３８と、送信出力用バッファ回路２３９ａ，２３９ｂなどから構成されている。
この実施例では、位相比較回路２３６と、ループフィルタ２３７、送信用発振回路ＴＸＶＣＯおよびオフセットミキサ２３５とによって周波数変換を行なう送信用ＰＬＬ回路（ＴＸＰＬＬ）が構成される。本実施例では、中間周波用発振回路（ＩＦＶＣＯ）２３０の発振周波数はＧＳＭ、ＤＣＳ、ＰＣＳいずれの場合にも６４０ＭＨｚに設定され、これが分周回路２３１と分周移相回路２３２で１／８に分周されて８０ＭＨｚの搬送波（TXIF）が生成されて変調が行なわれる。
一方、高周波発振回路（ＲＦＶＣＯ）２６２の発振周波数は、受信モードと送信モードとで異なる値に設定される。送信モードでは、ＲＦＶＣＯ２６２の発振周波数ｆRFは、例えばＧＳＭ８５０の場合３６１６〜３７１６ＭＨｚに、ＧＳＭ９００の場合３８４０〜３９８０ＭＨｚに、またＤＣＳの場合３６１０〜３７３０ＭＨｚに、さらにＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、これが分周回路でＧＳＭの場合は１／４に分周され、またＤＣＳとＰＣＳの場合は１／２に分周されてφRF’としてオフセットミキサ２３５に供給される。
オフセットミキサ２３５では、ＲＦＶＣＯ２６２からの発振信号φRF’と送信用発振回路ＴＸＶＣＯからの送信用発振信号φTXの周波数の差（ｆRF’−ｆTX）に相当する信号が出力され、この差信号の周波数が加算器２３４の出力である変調信号TXIFの周波数と一致するように送信用ＰＬＬ（ＴＸＰＬＬ）が動作する。言いかえると、ＴＸＶＣＯは、ＲＦＶＣＯ２６２からの発振信号φRF’の周波数（ｆRF／４またはｆRF／２）と変調信号TXIFの周波数（ｆTX）の差（オフセット）に相当する周波数で発振するように制御される。これがオフセットＰＬＬと呼ばれる理由である。
本実施例のマルチバンド方式の無線通信システムでは、例えばベースバンド回路３００からの指令によって制御回路２６０が、受信じにＲＦシンセサイザ２６３内の可変分周回路の分周比Ｎを使用バンドおよびチャネルに応じて変更すると共に、ＧＳＭモードかＤＣＳ／ＰＣＳモードかに応じて上記スイッチＳＷ２を切り替えることで、受信系回路ＲＸＣや受信系回路ＴＸＣに供給される発振信号の周波数が変更されることによって送受信の周波数の切り替えが行なわれる。さらに、切替えスイッチＳＷ１，ＳＷ２を送受信の周波数帯に応じて切り替えるための制御信号が制御回路２６０からＳＷ１，ＳＷ２へ供給される。
受信モードでは、ＲＦＶＣＯ２６２の発振周波数ｆRFは、例えばＧＳＭ８５０の場合３４７６〜３５７６ＭＨｚに、ＧＳＭ９００の場合３７００〜３８４０ＭＨｚに、またＤＣＳの場合３６１０〜３７３０ＭＨｚに、さらにＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、ＧＳＭの場合はこれが分周回路ＤＶＤ１で１／２分周され、またＤＣＳとＰＣＳの場合はそのまま分周移相回路２１０へ供給されて分周と位相シフトがされて直交信号としてミキサ２１２ａ，２１２ｂに供給される。
さらに、本実施例の高周波ＩＣ２００の送信系回路ＴＸＣには、上記送信用発振回路ＴＸＶＣＯの使用バンドを決定する自動バンド選択回路２４０が設けられている。なお、この自動バンド選択回路２４０は、図１に示されている自動バンド選択回路２０とＴＸＶＣＯの発振信号を分周する可変分周器１２を含んだものである。この自動バンド選択回路２４０とＴＸＶＣＯとの間にはオン、オフ・スイッチＳＷ３が、またループフィルタ２３７とＴＸＶＣＯとの間にはループフィルタで平滑された電圧または直流電圧ＶDCのいずれかを選択する切替えスイッチＳＷ４が設けられている。
上記スイッチＳＷ３は制御回路２６０からの制御信号によって、送信開始直前の使用バンド選択時にオン状態にされ、バンド選択が終了するとオフ状態にされるとともに、制御回路２６０からの制御信号ＯＦＣによって、レジスタ（２４）を除く自動バンド選択回路２４０の動作が停止される。またスイッチＳＷ４はバンド選択時に直流電圧ＶDC側に切り替えられ、送信時にはループフィルタ２３７側に切り替えられる。
特に制限されるものでないが、本実施例の高周波ＩＣ２００では、送信用ＴＸＶＣＯの自動バンド選択回路２４０として図７の第１実施例の遅延補償回路２５を備えた回路が適用され、受信用ＲＸＶＣＯの自動バンド選択回路２６４として図９の第２実施例の遅延補償回路２５を有する回路が適用されている。
その理由は、図７の第１実施例の遅延補償回路２５を備えた自動バンド選択回路を受信用ＲＸＶＣＯのバンド選択に用いると、バンド決定後にＤＣＸＯの発振信号を分周した信号φｒ’を遅延補償回路２５で遅延した信号φｒ"を位相比較器１５に供給しなくてはならず、そのようにするとノイズがのってしまうので、正確な位相比較ができなくなるとともに、バンド決定後にも少なくとも遅延補償回路２５を動作させなくてはならず消費電流が増加するためである。
これに対し、送信用ＴＸＶＣＯの自動バンド選択回路２４０は、使用バンドが決定した後は自動バンド選択回路２４０をＴＸＶＣＯから切り離して停止状態にでき、遅延補償回路２５は不要になるため、図７の第１実施例の自動バンド選択回路を用いることができる。一方、図９の第２実施例の遅延補償回路２５を備えた自動バンド選択回路は、分周信号φｒ’を遅延補償回路２５で遅延する必要がないため、ＲＸＶＣＯの自動バンド選択回路２６４および送信用ＴＸＶＣＯの自動バンド選択回路２４０のいずれにも適用することができる。
ただし、図９の第２実施例の場合には、基準発振信号φｒの半周期だけリセット信号を早く立ち下げるようにして分周信号φ１の遅延量を測定するようにしていることから、基準発振信号φｒの半周期以上の遅延に対応することができない。これに対し、図７の第１実施例の自動バンド選択回路では、リセット信号が遅延したとしても基準発振信号φｒを分周した信号φｒ’を遅延させることで対応することができ、そのときの分周信号φｒ’の遅延量は信号φｒ’の１周期まで許容される。
つまり、図９の第２実施例の自動バンド選択回路を使用する場合には、可変分周回路１２のリセット信号に対する遅延の条件が図７の第１実施例の自動バンド選択回路を使用する場合よりも厳しくなる。従って、図７の第１実施例の自動バンド選択回路を使用する方が可変分周回路の設計をラフに行なうことができ、またリセット信号の遅延時間のばらつきの許容度も大きくなるので、設計上は有利である。
次に、図１３のオフセットＰＬＬ方式の送信系回路を有する高周波ＩＣにおける制御回路２６０によるモード制御および各ＶＣＯの立ち上げの手順を、図１４のタイミングチャートを用いて説明する。なお、図１４において、（Ａ）はＶＣＯの周波数測定とその測定値に基づくバンド選択を行なう従来の高周波ＩＣにおけるＲＦＶＣＯ，ＩＦＶＣＯおよびＴＸＶＣＯの動作を示すタイミングチャート、（Ｂ）は本実施例の高周波ＩＣにおけるＲＦＶＣＯ，ＩＦＶＣＯおよびＴＸＶＣＯの動作を示すタイミングチャートである。
システムの電源が投入されると、高周波ＩＣ２００に対して電源の供給が開始される。また、電源の立上がり後にベースバンドＩＣ３００から高周波ＩＣ２００に対して例えば "Ｗｏｒｄ４"なるコマンドが供給される。すると、制御回路２６０によって高周波ＩＣ２００内部のレジスタなどの回路がリセット状態にされ、高周波ＩＣ２００はアイドルモード（コマンド待ちのスリープ状態）に入る（図１４タイミングｔ１）。この状態では、各ＶＣＯの発振動作は停止されている。従来の高周波ＩＣでは、アイドルモード中に、ベースバンドＩＣ３００からＶＣＯの周波数の測定を指示する所定のビットコードからなるコマンド（Ｗｏｒｄ７）が供給されると、高周波ＩＣ２００内のＲＦＶＣＯとＩＦＶＣＯの周波数測定処理（測定と記憶）が行なわれるが、本実施例の高周波ＩＣ２００においては何もなされない（図１４タイミングｔ２）。
従来の高周波ＩＣにおいては、ＲＦＶＣＯとＩＦＶＣＯの各バンドの周波数測定は並行して行なわれる。その後、ＩＦＶＣＯの周波数測定に使用したカウンタを用いた送信用ＴＸＶＣＯの周波数測定を行なう。そのため、ＲＦＶＣＯの周波数測定の方が早く終わる。ベースバンドＩＣ３００は 測定開始コマンド"Ｗｏｒｄ７"の送信後、適当な時間が経過すると初期設定を指令する"Ｗｏｒｄ５，６"を送って来る（図１４タイミングｔ３）。送信用ＴＸＶＣＯの周波数測定が終了すると、終了が制御回路２６０に通知されるように構成されており、制御回路２６０は測定終了後に高周波ＩＣ２００内部を送受信動作のために初期設定する。
この初期設定が終了すると、ベースバンドＩＣ３００から高周波ＩＣ２００に対して、可変分周器の分周比Ｎ（使用チャネルの周波数情報）等を含むコマンド"Ｗｏｒｄ１"が供給され、制御回路２６０はＶＣＯを起動するウォームアップモードに入る（図１４タイミングｔ４）。このコマンドには送信または受信を指示するビットも含まれており、そのビットに応じて受信の時はベースバンドからの周波数情報に基づいてＲＦＶＣＯ２５０の使用バンドの選択動作を行なう。そして、ＲＦＶＣＯ２５０を発振動作させ、ＲＦ−ＰＬＬループをロック状態にさせる。
その後、ベースバンドＩＣ３００から受信動作を指令するコマンド"Ｗｏｒｄ２"が送られて来ると、受信モードに入り、受信系回路ＲＸＣを動作させて受信信号の増幅、復調を行なわせる（図１４タイミングｔ５）。従来の高周波ＩＣにおいては、"Ｗｏｒｄ１"が供給されるとＲＦＶＣＯの周波数測定を行なってから、ＲＦシンセサイザをロックさせるようになっており、この周波数測定はすべてのバンドについて行なうため、２分探査方式で使用バンドを決定する本実施例の高周波ＩＣに比べて使用バンドが決定されるまでの時間が長くかかる。ＲＦＶＣＯのバンド数が例えば１６個のような場合にはそれでも時間的に間に合っていたが、バンド数が増加して例えば２５６個のような数になると、ＲＦシンセサイザのロックアップが受信開始に間に合わないおそれがある。これに対し、本実施例の高周波ＩＣでは２分探査方式で使用バンドを決定するため、バンド数が多くても受信開始前にＲＦシンセサイザのロックアップを確実に終了させることができるようになる。
次に、受信が終了するとベースバンドＩＣ３００から周波数情報を含むコマンド"Ｗｏｒｄ１"が供給され、再び制御回路２６０はＶＣＯを起動するウォームアップモードに入る（図１４タイミングｔ６）。このコマンド内の送信または受信を指示するビットが送信を示しているときは、ＩＦＶＣＯ２３０を起動させてＩＦシンセサイザ２６２のロッキングを開始するとともに、ベースバンドＩＣ３００からの周波数情報に基づいてＲＦＶＣＯ２５０とＴＸＶＣＯ２４０の使用バンドの選択動作を行なう。そして、バンド決定後にＲＦシンセサイザ２６２およびＴＸ−ＰＬＬループをロック状態にさせる。さらに、このウォームアップモードでは制御回路２６０は、オフセットキャンセル回路２１３を起動させて高利得増幅部２２０Ａ，２２０Ｂ内のアンプの入力ＤＣオフセットキャンセルを行なわせる。本実施例におけるＴＸＶＣＯ２４０の使用バンドの選択に要する時間は４０〜５０μ秒で済む。
その後、ベースバンドＩＣ３００から高周波ＩＣ２００に対して送信動作を指令する"Ｗｏｒｄ３"が送られ、"Ｗｏｒｄ３"を受信すると、制御回路２６０は送信モードに入り、送信信号の変調、増幅を行なわせる（図１４タイミングｔ７）。また、制御回路２６０は、ＧＳＭかＤＣＳ／ＰＣＳかに応じてスイッチＳＷ１，ＳＷ２などの切替え制御も行なう。なお、上記受信モードおよび送信モードは、それぞれタイムスロットと呼ばれる時間単位（例えば５７７μ秒）で実行される。
従来方式の高周波ＩＣにおいては、送信モードに入る際にも"Ｗｏｒｄ１"が供給されるとＲＦＶＣＯの周波数測定とＴＸＶＣＯの周波数測定を行なってから、ＲＦシンセサイザとＩＲシンセサイザをロックさせるようになっており、使用バンドが決定されるまでの時間が長くかかる（８ｍ秒）が、本実施例の高周波ＩＣでは２分探査方式で使用バンドを決定するため、バンド数が多くても受信開始前にＲＦシンセサイザのロックアップを確実に終了させることができるようになる。また、自動バンド選択回路２４０と２６４はそれぞれ使用バンドを決定した後で動作が停止され、無駄な電流が流されるのが防止される。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでない。例えば前記実施例においては、遅延補償回路２５によってＶＣＯの発振出力を分周した信号の遅延量を測定し、その測定結果に応じて基準発振信号φｒを分周した信号φｒ’のタイミングを遅らせるようにしているが、遅延補償回路２５は分周信号φｒ’の遅れを測定する機能は持たずタイミングのみ調整できる構成とし、別途測定した遅延量に応じてタイミングを調整するようにしても良い。
図９の第２実施例の遅延補償回路２５を備えた自動バンド選択回路を図１３のような高周波ＩＣ２００に適用する場合には、自動バンド選択回路を時分割動作させることで、ＲＦ−ＰＬＬとＴＸ−ＰＬＬのバンド選択に共用させることができる。この場合、ＲＦ−ＰＬＬの方が早く使用バンドを決定する必要があるので、ＲＦ−ＰＬＬの方のバンド選択を先に行なった後、ＴＸ−ＰＬＬのバンド選択を行なうようにすれば良い。
また、前記実施例では、ＶＣＯ１１が２５６個のいずれかのバンドに切り替えられるように構成されているが、１２８バンドあるいは５１２バンド等であっても良い。さらに、前記実施例では、ループフィルタが高周波ＩＣに内蔵されている場合を説明したが、ループフィルタは外付け素子で構成されている場合にも適用することができる。また、前記実施例の無線通信システムでは、受信系回路がダイレクトコンバージョン方式で送信系回路がオフセットＰＬＬ方式の高周波ＩＣに適用したものを説明したが、それに限定されず、受信系回路と送信系回路が共にダイレクトコンバージョン方式の高周波ＩＣに適用することができる。
また、前記実施例ではＲＦＶＣＯを有するＲＦ−ＰＬＬと中間周波数の発振信号を生成するＩＦＶＣＯを有するＩＦ−ＰＬＬと送信用のＴＸＶＣＯを有するＴＸ−ＰＬＬに適用した場合を説明したが、ＩＦ−ＰＬＬを持たずＲＦＶＣＯからの発振信号を分周して中間周波数の信号を生成する高周波ＩＣに対しても適用することができる。さらに、送信信号を位相成分と振幅成分に分離して制御を行なういわゆるポーラーループ方式の通信システムにおけるＲＦ−ＰＬＬやＩＦ−ＰＬＬに対しても前記実施例のバンド選択回路を適用することができる。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機のような無線通信システムに用いられる高周波ＩＣに適用した場合について説明したが、本発明はそれに限定されるものでなく、無線ＬＡＮ用の高周波ＩＣその他、受信信号や送信信号と合成されて周波数変換や変復調を行なう高周波信号を生成するＰＬＬ回路を有する高周波ＩＣに利用することができる。
本発明に係るＰＬＬ回路の一実施例を示すブロック図である。 図１の実施例のＰＬＬ回路を構成するＶＣＯ（電圧制御発振回路）の一実施例を示す回路図である。 図２のＶＣＯにおける制御電圧Ｖｔと発振周波数ｆvcoとの関係を示す特性図である。 可変分周回路の具体例を示す回路構成図である。 図１のＰＬＬ回路におけるバンド選択の動作タイミングを示すタイミングチャートである。 （Ａ）は本発明に先立って検討したＰＬＬ回路のバンド選択時におけるリセット信号と理想的な可変分周回路および固定分周回路の出力タイミング、（Ｂ）は対策前のＰＬＬ回路のバンド選択時におけるリセット信号と可変分周回路および固定分周回路の出力タイミング、（Ｂ）は対策後の実施例のＰＬＬ回路のバンド選択時におけるリセット信号と可変分周回路および固定分周回路の出力タイミングを示すタイミングチャートである。 遅延補償回路の具体例を示す回路構成図である。 図７の遅延補償回路における遅延量測定時とバンド選択時の信号のタイミングを示すタイミングチャートである。 遅延補償回路の他の具体例を示す回路構成図である。 図９の遅延補償回路における遅延量測定時の信号のタイミングを示すタイミングチャートである。 図９の遅延補償回路におけるバンド選択時の基準クロック信号とリセット信号のタイミングを示すタイミングチャートである。 図９の遅延補償回路におけるバンド選択時の信号のタイミングを示すタイミングチャートである。 本発明に係るＰＬＬ回路を適用した通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの構成例を示すブロック図である。 （Ａ）は従来の高周波ＩＣにおけるＲＦＶＣＯ，ＩＦＶＣＯ，ＴＸＶＣＯの立ち上げのタイミングを示すタイミングチャート、（Ｂ）は本発明に係る高周波ＩＣにおけるＲＦＶＣＯ，ＩＦＶＣＯ，ＴＸＶＣＯの立ち上げのタイミングを示すタイミングチャートである。
符号の説明
１１ 発振回路（ＲＦ−ＶＣＯ）
１２ 可変分周回路
１３ 基準発振回路
１４ 固定分周回路
１５ 位相比較回路
１６ チャージポンプ
１７ ループフィルタ
１８ 切替えスイッチ
１９ レベル変換回路
２０ 自動バンド選択回路
２２ 位相進み遅れ判別回路
２４ バンド指定情報保持用レジスタ
２５ 遅延補償回路
１００ 送受信用アンテナ
１１０ 送受信切り替え用のスイッチ
１２０ フィルタ
１３０ 高周波電力増幅回路
２００ 高周波ＩＣ
２１１ ロウノイズアンプ
２１２ 復調&ダウンコンバート用ミキサ
２１３ 高利得増幅回路
２３２ 変調&アップコンバート用ミキサ
２４０ 自動バンド選択回路
２６０ 制御回路
２６４ 自動バンド選択回路
３００ ベースバンド回路

Claims (15)

  1. 複数の周波数帯で発振動作可能に構成された第１発振回路と、該第１発振回路の出力信号の周波数と第２発振回路の出力信号の周波数との差に応じた中間周波数の信号を出力する周波数変換回路と、該周波数変換回路で変換された信号と位相変調された中間周波数の送信信号の位相を比較して位相差を検出する位相比較回路とを含み、該位相比較回路の出力に応じた電圧を生成するループフィルタにより生成された電圧により前記第１発振回路の発振周波数を制御するループを有する送信系回路と、
    前記ループを開いた状態で前記第１発振回路に所定レベルの電位を制御電圧として供給可能な切替え手段と、前記第１発振回路の出力信号を指定された分周比で分周する可変分周回路と、所定の周波数を有する基準信号を所定の分周比で分周する固定分周回路と、前記切替え手段により前記電位を前記第１発振回路に供給した状態で前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相とを比較して前記第１発振回路の発振周波数帯を選択するバンド選択回路と、を備えた通信用半導体集積回路であって、
    前記可変分周回路の出力信号に基づいて形成され、前記バンド選択に使用される第１信号に対して前記固定分周回路の出力であって前記バンド選択に使用される第２信号の位相が合致するように、前記基準信号のタイミングを制御するタイミング制御手段を備えた通信用半導体集積回路。
  2. 前記タイミング制御手段は、前記可変分周回路のリセット解除から信号が出力されるまでの遅延時間に相当する時間だけ前記基準信号のタイミングを遅らせることを特徴とする請求項１に記載の通信用半導体集積回路。
  3. 前記可変分周回路のリセット解除から信号が出力されるまでの遅延時間を測定する測定回路を備えることを特徴とする請求項２に記載の通信用半導体集積回路。
  4. 前記タイミング制御手段と前記測定回路は、複数の遅延段からなる信号遅延回路を共有していることを特徴とする請求項３に記載の通信用半導体集積回路。
  5. 前記可変分周回路は、分周比が切り替え可能なプリスケーラと、該プリスケーラで分周された信号を計数する第１カウンタおよび第２カウンタとを有し、第１または第２カウンタの出力によって前記プリスケーラの分周比の切り替えが行なわれることを特徴とする請求項１ないし４のいずれかに記載の通信用半導体集積回路。
  6. 複数の周波数帯で発振動作可能に構成された第１発振回路と、該第１発振回路の出力信号を指定された分周比で分周する可変分周回路と、所定の周波数を有する基準信号を所定の分周比で分周する固定分周回路と、前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相とを比較して位相差を検出する位相比較回路と、該位相比較回路の出力に応じた電圧を生成するループフィルタにより生成された電圧により前記第１発振回路の発振周波数を制御するループを備えた通信用半導体集積回路であって、
    前記ループを開いた状態で前記第１発振回路に所定レベルの電位を制御電圧として供給可能な切替え手段と、該切替え手段により前記電位を前記第１発振回路に供給した状態で前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相とを比較して前記第１発振回路の発振周波数帯を選択するバンド選択回路と、前記可変分周回路の出力信号に基づいて形成され前記バンド選択に使用される第１信号に対して前記固定分周回路の出力であって前記バンド選択に使用される第２信号の位相が合致するように前記可変分周回路のリセット信号のタイミングを変更するタイミング制御手段を備えた通信用半導体集積回路。
  7. 前記タイミング制御手段は、前記リセット信号を前記基準信号の位相に対して時間的に早いタイミングで変化するように変更することを特徴とする請求項６に記載の通信用半導体集積回路。
  8. 前記タイミング制御手段は、前記可変分周回路の出力信号の前記基準信号に対する時間差を測定する測定回路を備えることを特徴とする請求項７に記載の通信用半導体集積回路。
  9. 前記タイミング制御手段と前記測定回路は、複数の遅延段からなる信号遅延回路を共有していることを特徴とする請求項８に記載の通信用半導体集積回路。
  10. 前記可変分周回路は、分周比が切り替え可能なプリスケーラと、該プリスケーラで分周された信号を計数する第１カウンタおよび第２カウンタとを有し、第１または第２カウンタの出力によって前記プリスケーラの分周比の切り替えが行なわれることを特徴とする請求項６ないし９のいずれかに記載の通信用半導体集積回路。
  11. 複数の周波数帯で発振動作可能に構成された第１発振回路と、該第１発振回路の出力信号を指定された分周比で分周する第１可変分周回路と、所定の周波数を有する基準信号を所定の分周比で分周する第１固定分周回路と、前記第１可変分周回路の出力信号の位相と前記第１固定分周回路の出力信号の位相とを比較して位相差を検出する第１位相比較回路と、該第１位相比較回路の出力に応じた電圧を生成する第１ループフィルタにより生成された電圧により前記第１発振回路の発振周波数を制御するループを有する送信系回路と、
    前記ループを開いた状態で前記第１発振回路に所定レベルの電位を制御電圧として供給可能な第１切替え手段と、該第１切替え手段により前記電位を前記発振回路に供給した状態で前記可変分周回路の出力信号の位相と前記固定分周回路の出力信号の位相とを比較して前記第１発振回路の発振周波数帯を選択する第１バンド選択回路と、
    複数の周波数帯で発振動作可能に構成された第２発振回路と、該第２発振回路の出力信号を指定された分周比で分周する第２可変分周回路と、所定の周波数を有する基準信号を所定の分周比で分周する第２固定分周回路と、前記第２可変分周回路の出力信号の位相と前記第２固定分周回路の出力信号の位相とを比較して位相差を検出する第２位相比較回路と、該第２位相比較回路の出力に応じた電圧を生成する第２ループフィルタにより生成された電圧により前記第２発振回路の発振周波数を制御するループを有する受信系回路と、
    前記ループを開いた状態で前記第２発振回路に所定レベルの電位を制御電圧として供給可能な第２切替え手段と、該第２切替え手段により前記電位を前記第２発振回路に供給した状態で前記第２可変分周回路の出力信号の位相と前記第２固定分周回路の出力信号の位相とを比較して前記第２発振回路の発振周波数帯を選択する第２バンド選択回路と、
    を備えた通信用半導体集積回路であって、
    前記第１バンド選択回路は、前記第１可変分周回路の解除から信号が出力されるまでの遅延時間に相当する時間だけ前記基準信号のタイミングを遅らせ、該遅延された基準信号と前記第１可変分周回路の出力信号とに基づいて前記第１発振回路の発振周波数帯を選択し、
    前記第２バンド選択回路は、前記第２可変分周回路の出力信号と前記基準信号とを比較して前記第２可変分周回路のリセットタイミングを制御し、前記基準信号と前記第２可変分周回路の出力信号とに基づいて前記第２発振回路の発振周波数帯を選択する通信用半導体集積回路。
  12. 前記第１バンド選択回路は、前記第１可変分周回路のリセット解除から信号が出力されるまでの遅延時間を測定する第１測定回路を備え、該第１測定回路の測定時間に応じて前記基準信号のタイミングを遅らせることを特徴とする請求項１１に記載の通信用半導体集積回路。
  13. 前記第２バンド選択回路は、前記第２可変分周回路の出力信号の前記基準信号に対する時間差を測定する第２測定回路を備え、該第２測定回路の測定時間に応じて前記第２可変分周回路のリセットタイミングを早くすることを特徴とする請求項１１に記載の通信用半導体集積回路。
  14. 複数の周波数帯で発振動作可能に構成された第１発振回路と、該第１発振回路の出力信号の周波数と第２発振回路の出力信号の周波数との差に応じた中間周波数の信号を出力する周波数変換回路と、該周波数変換回路で変換された信号と位相変調された中間周波数の送信信号の位相を比較して位相差を検出する位相比較回路とを含み、該位相比較回路の出力に応じた電圧を生成するループフィルタにより生成された電圧により前記第１発振回路の発振周波数を制御するループを有する送信系回路と、
    前記ループを開いた状態で前記第１発振回路に所定レベルの電位を制御電圧として供給可能な切替え手段と、前記切替え手段により前記電位を前記第１発振回路に供給した状態で前記第１発振回路の出力に応じた出力信号の位相と所定の周波数を有する基準信号に応じた信号の位相とを比較して前記第１発振回路の発振周波数帯を選択するバンド選択回路と、を備えた通信用半導体集積回路であって、
    前記第１発振回路の出力に基づいて形成され、前記バンド選択に使用される第１信号に対して前記基準信号に同期した信号であって前記バンド選択に使用される第２信号の位相が合致するように、前記基準信号のタイミングを制御するタイミング制御手段を備えた通信用半導体集積回路。
  15. 複数の周波数帯で発振動作可能に構成された第１発振回路と、該第１発振回路の出力信号を指定された分周比で分周する可変分周回路と、所定の周波数を有する基準信号を所定の分周比で分周する固定分周回路と、前記可変分周回路の出力信号の位相と所定の周波数を有する基準信号の位相とを比較して位相差を検出する位相比較回路と、該位相比較回路の出力に応じた電圧を生成するループフィルタにより生成された電圧により前記第１発振回路の発振周波数を制御するループを備えた通信用半導体集積回路であって、
    前記ループを開いた状態で前記第１発振回路に所定レベルの電位を制御電圧として供給可能な切替え手段と、該切替え手段により前記電位を前記第１発振回路に供給した状態で前記可変分周回路の出力信号の位相と前記基準信号に応じた信号の位相とを比較して前記第１発振回路の発振周波数帯を選択するバンド選択回路と、前記可変分周回路の出力信号に基づいて形成され前記バンド選択に使用される第１信号に対して前記基準信号に同期した信号であって前記バンド選択に使用される第２信号の位相が合致するように前記可変分周回路のリセット信号のタイミングを変更するタイミング制御手段を備えた通信用半導体集積回路。
JP2004210289A 2004-07-16 2004-07-16 通信用半導体集積回路 Pending JP2006033488A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004210289A JP2006033488A (ja) 2004-07-16 2004-07-16 通信用半導体集積回路
US11/178,511 US7301416B2 (en) 2004-07-16 2005-07-12 Semiconductor integrated circuit for wireless communication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004210289A JP2006033488A (ja) 2004-07-16 2004-07-16 通信用半導体集積回路

Publications (1)

Publication Number Publication Date
JP2006033488A true JP2006033488A (ja) 2006-02-02

Family

ID=35600098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004210289A Pending JP2006033488A (ja) 2004-07-16 2004-07-16 通信用半導体集積回路

Country Status (2)

Country Link
US (1) US7301416B2 (ja)
JP (1) JP2006033488A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105651A (ja) * 2007-10-23 2009-05-14 Panasonic Corp Ｐｌｌ回路及び無線通信システム
US8472278B2 (en) 2010-04-09 2013-06-25 Qualcomm Incorporated Circuits, systems and methods for adjusting clock signals based on measured performance characteristics
US8542552B2 (en) 2011-09-22 2013-09-24 Kabushiki Kaisha Toshiba DLL circuit, frequency-multiplication circuit, and semiconductor memory device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7580495B2 (en) * 2005-06-30 2009-08-25 Slt Logic Llc Mixer-based phase control
JP4948077B2 (ja) * 2005-10-14 2012-06-06 ルネサスエレクトロニクス株式会社 送受信装置及びそれを用いた通信システム
WO2008114313A1 (ja) * 2007-03-16 2008-09-25 Fujitsu Limited Ｐｌｌ周波数シンセサイザ
US8082592B2 (en) 2008-01-12 2011-12-20 Harris Technology, Llc Read/write encrypted media and method of playing
US8014486B2 (en) * 2008-03-27 2011-09-06 NDSSI Holdings, LLC Generating a frequency switching local oscillator signal
US7990229B2 (en) * 2008-04-01 2011-08-02 Sand9, Inc. Methods and devices for compensating a signal using resonators
KR20100039003A (ko) * 2008-10-07 2010-04-15 삼성전자주식회사 위상 계산 기반의 고속 주파수 비교를 이용한 브이씨오 보정 장치 및 방법
JP5457813B2 (ja) 2009-12-16 2014-04-02 ルネサスエレクトロニクス株式会社 Ａｄｐｌｌ回路、半導体装置及び携帯情報機器
JP2012060606A (ja) * 2010-09-13 2012-03-22 Toshiba Corp 半導体集積回路および無線通信装置
JP5778047B2 (ja) * 2012-01-18 2015-09-16 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
KR101904749B1 (ko) * 2012-05-10 2018-10-08 삼성전자주식회사 위상 고정 루프의 스위칭 및 위상 잡음 향상 기법을 적용한 트랜시버
US9332547B1 (en) * 2014-03-07 2016-05-03 Sprint Spectrum L.P. Frequency band selection for wireless device communication
US10707905B2 (en) 2015-06-23 2020-07-07 Skyworks Solutions, Inc. Wideband multiplexer for radio-frequency applications
US10270348B2 (en) * 2017-02-23 2019-04-23 Avago Technologies International Sales Pte. Limited Synchronous switching regulator circuit
EP3627705A1 (en) * 2018-09-21 2020-03-25 INTEL Corporation Apparatuses for generating an oscillation signal

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6167245A (en) * 1998-05-29 2000-12-26 Silicon Laboratories, Inc. Method and apparatus for operating a PLL with a phase detector/sample hold circuit for synthesizing high-frequency signals for wireless communications
JP3488180B2 (ja) * 2000-05-30 2004-01-19 松下電器産業株式会社 周波数シンセサイザ
GB0127537D0 (en) * 2001-11-16 2002-01-09 Hitachi Ltd A communication semiconductor integrated circuit device and a wireless communication system
JP2005109618A (ja) * 2003-09-29 2005-04-21 Renesas Technology Corp 通信用半導体集積回路および携帯端末システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105651A (ja) * 2007-10-23 2009-05-14 Panasonic Corp Ｐｌｌ回路及び無線通信システム
US8472278B2 (en) 2010-04-09 2013-06-25 Qualcomm Incorporated Circuits, systems and methods for adjusting clock signals based on measured performance characteristics
US8542552B2 (en) 2011-09-22 2013-09-24 Kabushiki Kaisha Toshiba DLL circuit, frequency-multiplication circuit, and semiconductor memory device

Also Published As

Publication number Publication date
US7301416B2 (en) 2007-11-27
US20060014510A1 (en) 2006-01-19

Similar Documents

Publication Publication Date Title
US7301416B2 (en) Semiconductor integrated circuit for wireless communication
JP2005109618A (ja) 通信用半導体集積回路および携帯端末システム
US7148764B2 (en) Communication semiconductor integrated circuit device and a wireless communication system
JP3818624B2 (ja) 無線通信システム
JP5005455B2 (ja) 半導体集積回路
JP2006279392A (ja) 通信用半導体集積回路
US20060211390A1 (en) Semiconductor integrated circuit for communication and terminal device for mobile communication
US20080012650A1 (en) Semiconductor integrated circuit with PLL circuit
JP2000174616A (ja) 半導体集積回路
US7386064B2 (en) Communication semiconductor integrated circuit device and a wireless communication system
JP2005167536A (ja) 通信用半導体集積回路および無線通信システム
US6366144B2 (en) Loop filtering apparatus for reducing frequency lock-up time and phase noise of a phase locked loop for use in a mobile terminal
JP3831908B2 (ja) 通信用半導体集積回路および無線通信システム
US20080079500A1 (en) Method And System For A Local Oscillator (LO) Generator Architecture For Multi-Band Wireless Systems
JP2006041580A (ja) 通信用半導体集積回路
JP2006157983A (ja) 無線通信システム
JP2001211073A (ja) Ｐｌｌ周波数シンセサイザ及びその制御方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091110