JP3818624B2 - 無線通信システム - Google Patents
無線通信システム Download PDFInfo
- Publication number
- JP3818624B2 JP3818624B2 JP2000046200A JP2000046200A JP3818624B2 JP 3818624 B2 JP3818624 B2 JP 3818624B2 JP 2000046200 A JP2000046200 A JP 2000046200A JP 2000046200 A JP2000046200 A JP 2000046200A JP 3818624 B2 JP3818624 B2 JP 3818624B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- frequency
- oscillation
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims description 33
- 230000010355 oscillation Effects 0.000 claims description 110
- 230000005540 biological transmission Effects 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 claims description 21
- 239000013256 coordination polymer Substances 0.000 description 23
- 230000001413 cellular effect Effects 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
- H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Transmitters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数のＶＣＯ（電圧制御発振器）を備え発振周波数が切替え可能なＰＬＬ（フェーズ・ロックド・ループ）回路に適用して有効な技術に関し、例えば複数バンドの信号を送受信可能な携帯電話器などの無線通信装置において受信信号や送信信号と合成される所定の周波数の発振信号を発生する局部発振器としてのＰＬＬ回路およびそれを用いた無線通信システムに利用して有効な技術に関する。
【０００２】
【従来の技術】
携帯電話器のような移動体システムにおいては、例えば８８０〜９１５ＭＨｚ帯のＧＳＭ（Group Special Mobile）と１７１０〜１７８５ＭＨｚ帯のＤＣＳ（Digital Cellular System）のような２つの周波数帯の信号を扱えるデュアルバンド方式の携帯電話器がある。携帯電話器においては、受信信号や送信信号と合成される所定の周波数の発振信号を発生する局部発振器としてＰＬＬ回路が用いられているが、上記のように大きく異なる２つの周波数帯の信号を扱う携帯電話器においては、回路の特性上１つのＶＣＯで２つの周波数帯をカバーすることは困難であり、それぞれの周波数に対応したＶＣＯを設けて使用する周波数帯に応じてＶＣＯを切り替えるようにしている。
【０００３】
図５はデュアルバンド方式の携帯電話器に用いられている従来のＰＬＬ回路の構成例を示す。このＰＬＬ回路は１３ＭＨｚのような基準周波数信号ＴＣＸＯをチャネル間隔にほぼ等しい約２００ＫＨｚの信号Ｒ（以下、基準側パルスと称する）に分周する分周器１１Ａと、ＶＣＯからの帰還信号Ｆを上記基準側パルスＲと同じ２００ＫＨｚの周波数のパルスＮ（以下、帰還側パルスと称する）に分周する分周器１１Ｂと、帰還側パルスＮと上記基準側パルスＲの位相を比較して位相差を検出する位相比較器１２と、検出された位相差に応じた電荷を送ったり引き抜いたりするチャージポンプ回路１３と、チャージポンプから供給される電荷に応じた電圧を発生するループフィルタ１４と、発生された電圧に応じた周波数で発振する２つの電圧制御発振回路（ＶＣＯ）１５Ａ，１５Ｂと、これらの電圧制御発振回路１５Ａ，１５Ｂの発振出力を選択して帰還させるための切替えスイッチ１６とにより構成されている。
【０００４】
なお、携帯電話器に用いられているＰＬＬ回路では、チャネル（周波数帯）の間隔が２００ＫＨｚであり、複数のチャネルの中から所望のチャネルを選択するため送受信信号に合成する選択チャネルと同一周波数の局部発振信号をＰＬＬ回路で発生させるため、帰還側分周器１１Ｂとして分周比を変えることができる可変分周器が用いられ、チャネルを切り替えるときはシステムコントローラからの制御信号により可変分周器１１Ｂの分周比が切り替えられる。
【０００５】
また、使用バンドをＧＳＭ帯からＤＣＳ帯へあるいはＤＣＳ帯からＧＳＭ帯へ切り替える際には、システムコントローラからの制御信号による可変分周器１１Ｂの分周比の切替えとともに、スイッチ１６による電圧制御発振回路（ＶＣＯ）１５Ａと１５Ｂの出力の切替えもほぼ同時に行なわれる。このとき、可変分周器１１Ｂの分周比の切替えによる分周出力の応答時間よりもスイッチ１６の切替えによるＶＣＯ出力の安定化までの時間の方が長いので、一般にはＶＣＯの切替えの方が先に行なわれる。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のデュアルバンド方式の携帯電話器におけるＰＬＬ回路にあっては、バンド切替えの際に以下に述べるような理由からＰＬＬ回路の引き込み時間が長くなるという問題点があることが明らかになった。
【０００７】
図６（Ａ）はＰＬＬ回路がロックしているときの分周器１１Ａと１１Ｂの出力とチャージポンプ１３の出力を示す。同図に示すように、分周器１１Ａの出力（基準側パルスＲ）と可変分周器１１Ｂの出力（帰還側パルスＮ）とは位相が一致しており、チャージポンプ１３の出力ＣＰは０Ｖ一定である。この状態でＰＬＬ回路の発振周波数を下げるため可変分周器１１Ｂの分周比ｎを下げると、図６（Ｂ）のように、可変分周器１１Ｂの出力（帰還側パルスＮ）の周期が分周器１１Ａの出力（基準側パルスＲ）の周期よりも短くなるため、チャージポンプ１３から負の電流パルスＣＰが出力されてＶＣＯの周波数を下げるように作用する。このとき、同一バンド内ではチャネルの間隔が２００ＫＨｚであり分周比は大きく変化しないため、帰還信号Ｆの周期が長くなって、速やかに図６（Ａ）のようなロック状態となる。
【０００８】
一方、ＰＬＬ回路の発振周波数を上げるため可変分周器１１Ｂの分周比ｎを高くすると、上記とは逆に、可変分周器１１Ｂの出力（帰還側パルスＮ）の周期が分周器１１Ａの出力（基準側パルスＲ）の周期よりも長くなる。そのため、チャージポンプ１３から正の電流パルスＣＰが出力されてＶＣＯの周波数を上げるように作用し、帰還信号Ｆの周期が短くなって同一バンド内なら速やかにロック状態となる。このように、同一バンド内でのチャネルの切替えに伴う可変分周器１１Ｂの分周比ｎの変更の際には周波数の安定化が速やかに行なわれる。
【０００９】
ところが、ＧＳＭ帯からＤＣＳ帯へのバンド切替えの際には、スイッチ１６の切替えが行なわれるため、図７のタイミングｔ１のようにＶＣＯの切替えが行なわれた周期Ｔ１から、可変分周器１１Ｂの出力（帰還側パルスＮ）の周期が急激に短くなる。そのため、チャージポンプ１３から幅の長い負の電流パルスＣＰが出力されてＶＣＯの周波数を下げるように作用する。しかも、周期Ｔ３のように、一方の分周器（ここでは基準側１１Ａ）の出力の１周期間に他方の分周器（可変分周器Ｂ）のパルスが２個入っても位相比較器１２は２個目のパルスに対しては比較動作をしないので、チャージポンプ１３から出力される負の電流パルスＣＰはかなり長いものとなる。その結果、選択側のＶＣＯの出力は周波数変動範囲の最も周波数の低い側に張りついてしまう。
【００１０】
このような状態のときに、周期Ｔ４のタイミングｔ２で可変分周器１１Ｂの分周比を切り替えると、可変分周器１１Ｂの出力（帰還側パルスＮ）の周期が長くなるが、分周比の切替えのタイミングによっては周期Ｔ５のように可変分周器１１Ｂの出力（帰還側パルスＮ）の立上がりが基準側分周器１１Ａの出力（基準側パルスＲ）の立上がりよりも早くなってしまい、本来チャージポンプ１３から正の電流パルスＣＰが出て欲しいところで負の電流パルスＣＰが出力されてしまう。その結果、ＰＬＬ回路はオープン状態からスタートすることになって、位相ロックアップすなわち周波数引込み時間が長くなってしまうことがある。
【００１１】
上記とは逆に、ＤＣＳ帯からＧＳＭ帯へのバンド切替えの際には、可変分周器１１Ｂの出力（帰還側パルスＮ）の周期が急激に長くなるため、チャージポンプ１３から幅の長い正の電流パルスＣＰが出力されてＶＣＯの周波数を上げるように作用し、選択側のＶＣＯの出力は周波数変動範囲内の最も周波数の高い側に張りついてしまう。そして、このような状態のときに、可変分周器１１Ｂの分周比を切り替えると、本来負の電流パルスＣＰを出して欲しいチャージポンプから正の電流パルスＣＰが出力されてしまい、ＰＬＬ回路の周波数引込み時間が長くなってしまうことがある。
【００１２】
上記のように、従来のＰＬＬ回路においては、分周比の切替え後可変分周器１１Ｂの出力（帰還側パルスＮ）の最初の立上がりが基準側分周器１１Ａの出力（基準側パルスＲ）の立上がりよりも早くなるか遅くなるかは、一義的に決まっておらず、分周比の切替えタイミングに依存してしまい、周波数引込み時間が変動するという問題点があった。かかるＶＣＯおよび分周比の切替えの際における周波数引込み時間の変動は、音声信号のみを扱っている携帯電話の無線通信システムでは問題とならない範囲のものであったが、携帯電話に高速データ通信機能を付加しようとすると、上記周波数引込み時間の変動量が許容範囲を超えるものであることが明らかとなった。
【００１３】
この発明の目的は、複数のＶＣＯを有するＰＬＬ回路を備えた無線通信システムにおいて、ＶＣＯを切り替える際の周波数引込み時間を短縮できるようにすることにある。
【００１４】
この発明の目的は、複数のＶＣＯを有するＰＬＬ回路を備えた無線通信システムにおいて、ＶＣＯを切り替える際に一定時間内に周波数引込みを完了できるようにすることにある。
【００１５】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１７】
すなわち、複数の発振回路を有するＰＬＬ回路を備え、発振回路を切り替えることで互いに周波数帯の異なる２以上の送信信号および受信信号を処理可能にされた無線通信システムにおいて、上記発振回路を切り替える際に、制御手段からの信号に基づいてフィルタ容量の電圧を所定の電圧にリセットするリセット手段を設けるようにしたものである。
【００１８】
上記した手段によれば、発振回路を切り替えた際に発振回路は切替え前の制御電圧に影響されることなく発振動作するようになるため、ＰＬＬ回路の周波数の引込み時間を短くすることができる。
【００１９】
また、上記ＰＬＬ回路は、上記位相比較器で基準となる周波数信号と位相比較される上記いずれかの発振回路からの上記帰還信号を分周するための可変分周回路を備え、上記制御手段からの信号に基づいて該可変分周回路における分周比を変更することで受信信号および送信信号の周波数の選択を行なうように構成する。これによって、発振回路の切替えにより送受信する信号のバンドを切り替えるとともに、可変分周回路の分周比を変更することで各バンド内における所望の周波数の選択を行なうことができる。
【００２０】
上記リセット手段により行なわれる上記フィルタ容量のリセットは、任意の固定電位とすることが可能であるが、接地電位へのリセットとするのが望ましい。最も安定な電位でありかつ容易に得ることができるからである。
【００２１】
上記可変分周回路における分周比の変更は上記発振回路を切り替えた後に行なわれ、該可変分周回路は分周比の変更後に初期状態にリセットされ、上記リセット手段による上記フィルタ容量のリセットは上記可変分周回路のリセットと連動して行なわれるように構成すると良い。可変分周回路における分周比の変更後周波数が安定するまでの時間の方が発振回路の切替え後変更後周波数が安定するまでの時間よりも短いので、トータルの周波数引込み時間を短縮することができるからである。
【００２２】
上記可変分周回路における分周比の変更は上記発振回路を切り替えた後に行なわれ、上記可変分周回路および上記フィルタ容量のリセットは上記可変分周回路における分周比の変更後に同時に開始され、上記可変分周回路のリセットが解除された後に上記フィルタ容量のリセットが解除されるようにするのが望ましい。これによって、位相比較回路のリセットが解除された直後に基準となる信号と帰還信号のエッジを位相比較して誤動作してしまうのを回避することができる。
【００２３】
上記可変分周回路をリセットする制御信号を発生するリセット信号発生手段を備え、該リセット信号発生手段は、上記可変分周回路における分周比の設定信号および上記基準となる周波数信号とに基づいて、分周比の変更後上記基準となる周波数信号の最初のパルスとその次のパルスの期間中有効レベルとされるリセット信号を発生するように構成すると良い。分周比の設定信号に基づいてリセット信号を発生することで可変分周回路のリセットのタイミングを正確かつ容易に設定できるとともに、基準となる周波数信号に基づいてリセット信号を発生することでリセット解除後の基準となる周波数信号に対する帰還信号を分周した信号の位相を一義的に決定してやることができる。
【００２４】
上記リセット手段による上記フィルタ容量のリセット中は、上記位相比較器およびチャージポンプの動作が停止されもくしは位相比較器の出力のチャージポンプへの伝達が遮断されるように構成するのが望ましい。これによって、チャージポンプ出力によるフィルタ容量の電圧の影響を完全になくすことができ、リセット中に発振回路の動作が不安定になるのを回避することができる。
【００２５】
上記リセット信号発生手段により発生されたリセット制御信号に基づいて、該リセット制御信号の有効レベルへの変化と同期して有効レベルに変化し上記リセット制御信号の無効レベルへの変化よりも上記基準となる周波数信号のパルス幅以上の遅延時間をおいて無効レベルに変化するストップ信号を発生するストップ信号発生手段を備え、該ストップ信号発生手段により上記フィルタ容量のリセットおよび上記位相比較器およびチャージポンプの動作停止もくしは位相比較器の出力のチャージポンプへの伝達の遮断制御が行なわれるように構成すると良い。これによって、位相比較回路のリセットが解除された直後に基準となる信号と帰還信号のエッジを位相比較して誤動作してしまうのをより確実に回避することができる。
【００２６】
【発明の実施の形態】
次に、本発明の実施例について図面を用いて説明する。
【００２７】
図１には、本発明をＧＳＭとＤＣＳのような２つの周波数帯の信号を扱える携帯電話器において、受信信号や送信信号と合成される所定の周波数の発振信号を発生する局部発振器として用いられるＰＬＬ回路に適用した場合の一実施例が示されている。
【００２８】
図１に示されているように、この実施例のＰＬＬ回路１０は、１３ＭＨｚのような基準周波数信号ＴＣＸＯを分周して例えば２００ＫＨｚの基準側パルスＲを生成する分周器１１Ａと、帰還信号Ｆを基準側パルスＲと同じ２００ＫＨｚの周波数のパルスＮに分周する可変分周器１１Ｂと、分周された帰還側パルスＮと基準側パルスＲの位相を比較して位相差する位相比較器１２と、検出された位相差に応じた電荷を送ったり引き抜いたりするチャージポンプ回路１３と、容量Ｃ０，Ｃ１，抵抗Ｒ１とからなりチャージポンプ回路から供給される電荷に応じた電圧を発生する２次のループフィルタ１４と、フィルタにより発生された電圧に応じた周波数で発振する２つの電圧制御発振回路（ＶＣＯ）１５Ａ，１５Ｂと、これらの電圧制御発振回路１５Ａ，１５Ｂの発振出力を選択するための切替えスイッチ１６とにより構成されている。
【００２９】
上記電圧制御発振回路１５Ａは、ＧＳＭの８８０〜９１５ＭＨｚの周波数帯より上下それぞれ５〜１０％広い周波数範囲で発振動作可能に、また電圧制御発振回路１５ＢはＤＣＳの１７１０〜１７８５ＭＨｚの周波数帯より上下それぞれ５〜１０％広い周波数範囲で発振動作可能に構成される。
【００３０】
上記位相比較器１２は、可変分周器１１Ｂで分周された帰還側パルスＮと分周器１１Ａで分周された基準側パルスＲの位相を比較して帰還側パルスＮの位相が遅れているときはアップ信号ＵＰを、帰還側パルスＮの位相が進んでいるときはダウン信号ＤＯＷＮを出力する。このアップ信号ＵＰおよびダウン信号ＤＯＷＮは、電荷を送ったり引き抜いたりするチャージポンプ回路１３に供給される。
【００３１】
チャージポンプ回路１３は、電流供給用の電流源と電流引抜き用の電流源とからなり、上記アップ信号ＵＰが供給されると正の電流パルスＣＰを生成し、ダウン信号ＤＯＷＮが供給されると負の電流パルスＣＰを生成してループフィルタ１４に供給する。ループフィルタ１４は、２次のローパスフィルタであり、正の電流パルスＣＰが供給されると容量Ｃ０，Ｃ１のチャージ電荷を増加させ、負の電流パルスＣＰが供給されると容量Ｃ０，Ｃ１のチャージ電荷を減らすように動作する。これによって、帰還側パルスＮの位相が遅れているときはループフィルタ１４の出力電圧が高くなって電圧制御発振回路１５Ａまたは１５Ｂの発振周波数を高くさせ、帰還側パルスＮの位相が進んでいるときはループフィルタ１４の出力電圧が低くなって電圧制御発振回路１５Ａまたは１５Ｂの発振周波数を低くさせる。
【００３２】
なお、このループフィルタ１４は、２次のフィルタで構成されてその周波数応答特性すなわちループ帯域は、位相比較器１２で比較される信号の周波数（この実施例では２００ＫＨｚ）の１０分の１以下となるように、ループフィルタ１４の時定数が設定される。応答特性がこれ以上高いと位相比較器１２から出力パルスが出るたびにループフィルタ１４の出力電圧が上下に変動して、次段の電圧制御発振回路１５Ａまたは１５Ｂの発振動作が不安定になってしまうためである。
【００３３】
この実施例においては、上記ループフィルタ１４の入力ノードと接地電位ＧＮＤのような定電圧端子との間に接続されフィルタ容量Ｃ０，Ｃ１のチャージ電荷をリセットするためのスイッチ１７と、基準側分周器１１Ａで分周されたパルスＲに基づいて可変分周回路１１Ｂに対するリセット信号／ＲＥＳを発生するリセット信号発生回路１８と、発生されたリセット信号／ＲＥＳに基づいてその立ち上がりを遅延させたストップ信号／ＳＴＯＰを発生する遅延回路１９とが設けられている。
【００３４】
そして、ストップ信号／ＳＴＯＰは位相比較器１２とチャージポンプ回路１３とに供給されてこれらの回路の動作を停止させるとともに、リセット用スイッチ１７に制御信号として供給されてフィルタ容量Ｃ０，Ｃ１のチャージ電荷を引き抜くことができるように構成されている。なお、上記遅延回路１９におけるストップ信号／ＳＴＯＰの立上げ遅延時間ｔpdは、基準側パルスＲのパルス幅によりも長いのが望ましい。位相比較器１２がリセット解除のタイミングを与えた基準側パルスＲとその後に来る帰還側パルスＮのエッジを位相比較してしまうのを確実に回避するためである。
【００３５】
上記リセット信号発生回路１８は、システムコントローラ等から可変分周器１１Ｂに供給される分周比の設定信号ｎの変化を検出して、その検出後基準側分周器１１Ａの出力（基準側パルスＲ）の最初のパルスの立ち上がりに同期して立ち下がりその次のパルスの立ち上がりに同期して立ち上がるようなリセット信号／ＲＥＳを発生するように構成される。具体的には、リセット信号発生回路１８は、分周比の設定信号ｎの変化を検出する検出回路と、その検出後基準側パルスＲの１サイクルの間有効レベルになるようなイネーブル信号ＥＮ（図２参照）を生成する回路と、イネーブル信号ＥＮが有効レベルの間に基準側パルスＲの最初のパルスとその次のパルスの立上がりエッジに同期して変化するリセット信号を生成する回路などから構成することができる。また、上記ストップ信号／ＳＴＯＰにより位相比較器１２とチャージポンプ回路１３の動作を停止させるための具体的な構成としては、例えば位相比較器１２やチャージポンプ回路１３内の電流源の電流を遮断するスイッチを設けたり、位相比較器１２の出力ＵＰ，ＤＯＷＮをチャージポンプ回路１３に伝えないようにするための論理ゲートを設けるなど、種々の方法が考えられる。
【００３６】
次に、上記ＰＬＬ回路において、可変分周器１１Ｂの分周比の切替えおよび電圧制御発振回路１５Ａ，１５Ｂの切替えが行なわれた場合の動作を、図２のタイミングチャートを用いて説明する。なお、図２は８８０〜９１５ＭＨｚのＧＳＭ帯から１７１０〜１７８５ＭＨｚのＤＣＳ帯へバンド切替えする場合のタイミングを示す。
【００３７】
図２の周期Ｔ１のタイミングｔ１で電圧制御発振回路の切替えが行なわれた場合、帰還信号Ｆを分周する可変分周器１１Ｂの出力（帰還側パルスＮ）の周期は急激に短くなる。そのため、チャージポンプ１３から負の電流パルスＣＰが出力されて電圧制御発振回路の周波数を下げるように作用する。しかも、周期Ｔ３のように、一方の分周器（ここでは基準側１１Ａ）の出力の１周期の間に他方の分周器（可変分周器Ｂ）の出力パルスが２個入っても位相比較器１２は２個目のパルスに対しては比較動作をしないので、チャージポンプ１３から出力される負の電流パルスＣＰはかなり長いものとなる。その結果、選択側の電圧制御発振回路の出力は周波数変動範囲の最も周波数の低い側に張りついてしまう。
【００３８】
このような状態のときに、ｔ２のようなタイミングでシステムコントローラ等からの分周比設定信号ｎによって可変分周器１１Ｂの分周比の切替えが行なわれると、上記リセット信号発生回路１８が、分周比の設定信号ｎの変化を検出して、その検出後基準側分周器１１Ａの出力パルスＲの最初のパルスの立ち上がり（タイミングｔ３）に同期して立ち下がりその次のパルスの立ち上がり（タイミングｔ４）に同期して立ち上がるようなリセット信号／ＲＥＳを発生する。これによって、可変分周器１１Ｂはリセット信号／ＲＥＳがロウレベル期間ずっとリセット状態にされる。
【００３９】
また、リセット信号／ＲＥＳの立ち下がりに同期してストップ信号／ＳＴＯＰがロウレベルに変化し、これによってリセット用スイッチ１７がオンされてループフィルタ１４の容量Ｃ０，Ｃ１のチャージ電荷を引き抜いて、電圧制御発振器１５Ｂへの制御電圧を接地電位（０Ｖ）に固定する。しかも、ストップ信号／ＳＴＯＰによって位相比較器１２とチャージポンプ回路１３の動作が停止される。そのため、電圧制御発振器１５Ｂは変動範囲の下限の周波数で発振動作するように制御される。
【００４０】
その後、基準側パルスＲの次の立ち上がりタイミングｔ４でリセット信号／ＲＥＳがハイレベルに変化して、可変分周器１１Ｂのリセットが解除され、可変分周器１１Ｂはこの時点から改めて分周を開始する。そして、しばらくしたタイミングｔ５でストップ信号／ＳＴＯＰがハイレベルに変化されると、位相比較器１２とチャージポンプ回路１３の動作停止状態が解除されるため位相比較が開始される。しかして、このとき、電圧制御発振器１５Ｂは変動範囲の下限の周波数で発振動作しており、しかもリセット信号／ＲＥＳは基準側パルスＲに基づいて形成されるのでその立ち上がりがゲート遅延分遅くなる。そのため、分周比ｎにより決まる発振周波数がＶＣＯの変動範囲の下限に近い周波数であったとしても、可変分周器１１Ｂで分周された帰還側パルスＮの周期は必ず基準側パルスＲの周期よりも長くなる。
【００４１】
そのため、基準側パルスＲの次の立ち上がりタイミングｔ６で位相比較器１２は帰還側パルスＮの位相遅れを検出してチャージポンプ回路１３から位相差に応じた正の電流パルスＣＰが出力される。そして、このとき電圧制御発振器１５Ｂは変動範囲の下限の周波数で発振動作しているため、ＰＬＬ回路はクローズ状態からスタートすることになり、しかも帰還側パルスＮの位相遅れは最大で１７１０ＭＨｚの信号と１７８５ＭＨｚの信号との位相差程度に過ぎないので、上記チャージポンプ回路１３からの正の電流パルスＣＰ１つで引込みを完了して次の周期からはＰＬＬがロックアップした状態となる。
【００４２】
上記とは逆に、１７１０〜１７８５ＭＨｚのＤＣＳ帯から８８０〜９１５ＭＨｚのＧＳＭ帯へのバンド切替えの際には、図２の出力（基準側パルスＲ）とＮの関係が逆になり、帰還信号Ｆを分周する可変分周器１１Ｂの出力（帰還側パルスＮ）の周期は急激に長くなる。そのため、チャージポンプ１３から正の電流パルスＣＰが出力されて電圧制御発振回路の周波数を上げるように作用する。そのため、電圧制御発振器１５Ａは変動範囲の上限の周波数に張りついてしまう。
【００４３】
しかし、この場合にも、タイミングｔ２でシステムコントローラ等からの分周比設定信号ｎによって可変分周器１１Ｂの分周比の切替えが行なわれると、上記リセット信号発生回路１８がロウアクティブのリセット信号／ＲＥＳを発生する（タイミングｔ３）。これによって、可変分周器１１Ｂはリセット信号／ＲＥＳがロウレベル期間ずっとリセット状態にされるとともに、ストップ信号／ＳＴＯＰがロウレベルに変化し、これによってリセット用スイッチ１７がオンされてループフィルタ１４の容量Ｃ０，Ｃ１のチャージ電荷を引き抜く。また、ストップ信号／ＳＴＯＰによって位相比較器１２とチャージポンプ回路１３の動作が停止される。そのため、電圧制御発振器１５Ａは変動範囲の下限の周波数で発振動作するように制御される。
【００４４】
従って、その後は、ＧＳＭ帯からＤＣＳ帯へのバンド切替えの場合と同様に、基準側パルスＲの次の立ち上がりタイミングｔ４でリセット信号／ＲＥＳがハイレベルに変化して、可変分周器１１Ｂのリセットが解除され、可変分周器１１Ｂはこの時点から改めて分周を開始する。そして、タイミングｔ５でストップ信号／ＳＴＯＰがハイレベルに変化されると、位相比較器１２とチャージポンプ回路１３の動作停止状態が解除されるが、電圧制御発振器１５Ａは変動範囲の下限の周波数で発振動作しており、ＰＬＬ回路はクローズ状態からスタートすることになる。しかも、リセット信号／ＲＥＳは基準側パルスＲに基づいて形成されその立ち上がりがゲート遅延分遅くなるため、可変分周器１１Ｂで分周された帰還側パルスＮの周期は必ず基準側パルスＲの周期よりも長くなる。
【００４５】
そのため、基準側パルスＲの次の立ち上がりタイミングｔ６で位相比較器１２は帰還側パルスＮの位相遅れを検出してチャージポンプ回路１３から位相差に応じた正の電流パルスＣＰが出力される。そして、このときの帰還側パルスＮの位相遅れは比較的小さいので、電圧制御発振器１５Ａは上記チャージポンプ回路１３からの正の電流パルスＣＰ１つで引込みを完了して、次の周期からはＰＬＬがロックアップした状態となる。
【００４６】
図３に本発明に係るＰＬＬ回路の第２の実施例を示す。
【００４７】
この実施例は、図１の実施例においてループフィルタ１４の入力ノードと接地電位ＧＮＤとの間に接続されたフィルタ容量Ｃ０，Ｃ１をリセットするスイッチ１７を、ループフィルタ１４の入力ノードと電源電圧Ｖｃｃとの間に接続し、フィルタ容量をＶｃｃにリセットするようにしたものである。また、このようにした場合、ＧＳＭ帯からＤＣＳ帯へのバンド切替えまたはＤＣＳ帯からＧＳＭ帯へのバンド切替えのいずれの場合にも、電圧制御発振回路１５Ａまたは１５Ｂはリセットにより変動範囲の上限の周波数で発振動作するようになる。つまり、リセット期間中、電圧制御発振回路１５Ａまたは１５Ｂは第１の実施例とは逆に発振周波数が最も高い状態で発振動作することとなる。
【００４８】
そこで、この実施例では、可変分周器１１Ｂの出力（帰還側パルスＮ）に基づいてリセット信号／ＲＥＳを発生するリセット信号発生回路１８を設け、そのリセット信号／ＲＥＳで基準側分周器１１Ａをリセットさせるとともに、リセット信号／ＲＥＳの立ち下がりを遅延したストップ信号／ＳＴＯＰを遅延回路１９で生成して位相比較器１２とチャージポンプ１３とを停止させるように構成されている。
【００４９】
これによって、分周比ｎにより決まる発振周波数がＶＣＯの変動範囲の上限に近い周波数であったとしても、リセット信号／ＲＥＳは帰還側パルスＮに基づいて形成されるのでその立ち上がりがゲート遅延分遅くなるため、リセット解除後の最初のパルスは、第１の実施例とは逆に可変分周器１１Ｂの出力（帰還側パルスＮ）の方が必ず基準側分周器１１Ａの出力（基準側パルスＲ）よりも早いタイミングとなる。これによって、位相比較器１２は帰還信号Ｆの位相が進んでいると判定してダウン信号を出力し、チャージポンプ１３がそれを受けて負の電流パルスＣＰを出力するため、電圧制御発振回路１５Ａまたは１５Ｂは発振周波数を下げるように動作する。しかも、電圧制御発振回路１５Ａまたは１５Ｂはリセット期間中変動範囲の上限の周波数で発振動作しており、ＰＬＬ回路としてはクローズした状態からスタートするので、１回の電流パルスＣＰで周波数の引込みが完了して、ＰＬＬをロックアップ状態とすることができる。
【００５０】
図４には、上記実施例のＰＬＬ回路を利用したデュアルバンド方式の携帯電話器の無線通信システムの構成例が示されている。特に制限されないが、この実施例のシステムは、いわゆるシングルスーパーヘテロダイン方式と呼ばれるものである。
【００５１】
図４において、１００は信号電波の送受信用アンテナ、１０１は送受信切替え用のスイッチ、１１０はアンテナ１００により受信された信号を増幅し復調する受信系回路、１２０はアンテナ１００より送信する信号を変調し周波数変換する送信系回路、１３０はこれらの受信系回路１１０と送信系回路１２０に必要とされる局部発振信号を発生する発振系回路、１４０は受信信号から音声データを抽出したり音声データを電圧パルス列に変換したりするベースバンド信号処理回路、１５０はシステム全体を統括的に制御するマイクロコンピュータなどからなるシステムコントローラである。上記実施例のＰＬＬ回路は発振系回路１３０において利用される。
【００５２】
上記受信系回路１１０は、アンテナ１００より受信された信号から不要波を除去するＳＡＷフィルタなどからなる帯域制限フィルタ（ＦＬＴ）１１１と、フィルタ１１１を通過した信号を増幅する低雑音増幅回路（ＬＮＡ）１１２と、増幅された受信信号と発振系回路１３０からの局部発振信号とを合成することにより中間周波数の信号にダウンコンバートするミクサ（ＭＩＸ）１１３と、受信信号と局部発振信号の周波数差に相当する周波数の信号を通過させるバンドパスフィルタ（ＢＰＦ）１１４と、信号を所望のレベルに増幅する利得制御可能なプログラマブル・ゲイン・アンプ（ＰＧＡ）１１５と、所望の振幅に調整された信号をベースバンド信号（Ｉ／Ｑ）に復調する復調器（ＤｅＭＯＤ）などから構成されている。
【００５３】
上記送信系回路１２０は、ベースバンド信号処理回路１４０からベースバンド信号（Ｉ／Ｑ）として入力された送信信号をＲＦ信号に変調する変調器（ＭＯＤ）１２１と、変調された信号を発振系回路１３０からの発振信号と合成することにより所望の送信周波数の信号にアップコンバートするミクサ（ＵＰ−ＭＩＸ）１２２と、周波数変換された送信信号を電力増幅してアンテナ１００より送信させるパワーアンプ（ＰＡ）などから構成されている。
【００５４】
発振系回路１３０は、ＲＦ信号用の電圧制御発振回路（ＲＦＶＣＯ）１３１と、復調器１１６および変調器１２１で必要とされる中間周波数信号（周波数一定）を生成する電圧制御発振回路（ＩＦＶＣＯ）１３２と、これらのＶＣＯ１３１，１３２からの帰還信号と水晶振動子を用いた周波数精度が高く温度依存性のない発振回路から供給される基準信号ＴＣＸＯとの位相差を比較してそれぞれのＶＣＯに対する制御電圧を生成するシンセサイザ（ＳＹＮ）１３３と、ＲＦＶＣＯ１３１で発生された発振信号を受信側のミクサ１１３と送信側のミクサ１２２に分配して供給するバッファ（ＢＦＦ）１３４などから構成されている。
【００５５】
ここで、図１や図３に示されている電圧制御発振回路１５Ａ，１５Ｂおよび切替えスイッチ１６が、図４のＶＣＯ１３１，１３２に相当し、ＲＦＶＣＯ１３１およびＩＦＶＣＯ１３２には２つの電圧制御発振回路１５Ａ，１５Ｂがそれぞれ設けられている。また、図１や図３に示されている分周回路１１Ａ，１１Ｂ、位相比較器１２、チャージポンプ１３およびループフィルタ１４は、図４においてシンセサイザ（ＳＹＮ）１３３として示されており、このシンセサイザ１３３内にリセット用スイッチ１７およびリセット信号発生回路１８、遅延回路１９が設けられる。
【００５６】
この実施例のシステムにおいては、システムコントローラ１５０がチャネルを変更しようとするときに、シンセサイザ１３３内部の可変分周器に対して供給する分周比の設定信号ｎを変更するとともに、ＲＦＶＣＯ１３１およびＩＦＶＣＯ１３２に対するＶＣＯ切替え制御信号ＦＣを変化させる。また、システムコントローラ１５０は、送信と受信を切り替える際に、切替えスイッチ１０１に対する送受信切替え制御信号TX/RXを変化させるような制御が行なわれる。
【００５７】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでなく、例えば実施例では、チャージポンプ回路１３の後段に２つの電圧制御発振換回路１５Ａおよび１５Ｂを有するＰＬＬ回路として説明したが、電圧制御発振回路は実施例のように２つの場合に限らず、３個以上ある場合にも本発明を適用することが可能であり、その場合にも実施例と同様な効果を得ることができる。
【００５８】
また、リセット用スイッチ１７が接続される端子は接地点ＧＮＤや電源電圧端子Ｖｃｃに限定されるものでなく、任意の固定電位端子とすることができる。また、ループフィルタ１４は、図１や図３に示されているように容量Ｃ０，Ｃ１，Ｒ１とからなる２次のフィルタに限定されず、図５のような１つの容量からなる１次のフィルタであってもよい。また、実施例においては、基準信号を分周する分周器１１Ａを設けているが、この分周器は必ずしも必要なものではなく、基準信号の周波数によっては省略することが可能である。
【００５９】
さらに、上記応用例では、シングルスーパーヘテロダイン方式と呼ばれる携帯電話器の無線通信システムについて説明したが、シングルスーパーヘテロダイン方式における受信側のミクサ１１３の後にダウンコンバートされた信号をさらにダウンコンバートする第２のミクサを設けるようにしたダブルスーパーヘテロダイン方式と呼ばれる携帯電話器の無線通信システムや受信側のミクサを省略して増幅され所定の帯域フィルタを通過した受信信号を直接復調器に入力させるダイレクトコンバート方式と呼ばれる携帯電話器の無線通信システムにも適用できることはいうまでもない。
【００６０】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話器の無線通信システムに用いられるＰＬＬ回路に適用した場合について説明したが、本発明はそれに限定されるものでなく、２以上のＶＣＯを備え周波数を切り替えて動作させるＰＬＬ回路およびそれを有するシステム一般に広く利用することができる。
【００６１】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００６２】
すなわち、本発明に従うと、複数のＶＣＯを有するＰＬＬ回路を備えた無線通信システムにおいて、ＶＣＯを切り替える際の周波数引込み時間を短縮でき、しかもＶＣＯを切り替える際に必ず一定時間内に周波数引込みを完了できるようにすることができるという効果がある。
【図面の簡単な説明】
【図１】本発明に係るＰＬＬ回路の第１の実施例を示すブロック図である。
【図２】実施例のＰＬＬ回路の分周比およびＶＣＯ切替え時の動作波形を示すタイミングチャートである。
【図３】本発明に係るＰＬＬ回路の第２の実施例を示すブロック図である。
【図４】本発明に係るＰＬＬ回路を適用したシステム例としてのデュアルバンド方式の携帯電話システムの構成例を示すブロック図である。
【図５】従来のＰＬＬ回路の構成例を示すブロック図である。
【図６】従来のＰＬＬ回路のロック状態と分周比切替え時の動作波形を示すタイミングチャートである。
【図７】従来のＰＬＬ回路の分周比およびＶＣＯ切替え時の動作波形を示すタイミングチャートである。
【符号の説明】
１１Ａ 基準側分周器
１１Ｂ 可変分周器
１２ 位相比較器
１３ チャージポンプ
１４ ループフィルタ
１５Ａ，１５Ｂ 電圧制御発振回路
１６ ＶＣＯ切替えスイッチ
１７ リセット用スイッチ
１８ リセット信号発生回路
１９ 遅延回路
ＴＣＸＯ 基準信号
Ｆ 帰還信号
Ｒ 基準信号を分周した信号
Ｎ 帰還信号を分周した信号
【発明の属する技術分野】
本発明は、複数のＶＣＯ（電圧制御発振器）を備え発振周波数が切替え可能なＰＬＬ（フェーズ・ロックド・ループ）回路に適用して有効な技術に関し、例えば複数バンドの信号を送受信可能な携帯電話器などの無線通信装置において受信信号や送信信号と合成される所定の周波数の発振信号を発生する局部発振器としてのＰＬＬ回路およびそれを用いた無線通信システムに利用して有効な技術に関する。
【０００２】
【従来の技術】
携帯電話器のような移動体システムにおいては、例えば８８０〜９１５ＭＨｚ帯のＧＳＭ（Group Special Mobile）と１７１０〜１７８５ＭＨｚ帯のＤＣＳ（Digital Cellular System）のような２つの周波数帯の信号を扱えるデュアルバンド方式の携帯電話器がある。携帯電話器においては、受信信号や送信信号と合成される所定の周波数の発振信号を発生する局部発振器としてＰＬＬ回路が用いられているが、上記のように大きく異なる２つの周波数帯の信号を扱う携帯電話器においては、回路の特性上１つのＶＣＯで２つの周波数帯をカバーすることは困難であり、それぞれの周波数に対応したＶＣＯを設けて使用する周波数帯に応じてＶＣＯを切り替えるようにしている。
【０００３】
図５はデュアルバンド方式の携帯電話器に用いられている従来のＰＬＬ回路の構成例を示す。このＰＬＬ回路は１３ＭＨｚのような基準周波数信号ＴＣＸＯをチャネル間隔にほぼ等しい約２００ＫＨｚの信号Ｒ（以下、基準側パルスと称する）に分周する分周器１１Ａと、ＶＣＯからの帰還信号Ｆを上記基準側パルスＲと同じ２００ＫＨｚの周波数のパルスＮ（以下、帰還側パルスと称する）に分周する分周器１１Ｂと、帰還側パルスＮと上記基準側パルスＲの位相を比較して位相差を検出する位相比較器１２と、検出された位相差に応じた電荷を送ったり引き抜いたりするチャージポンプ回路１３と、チャージポンプから供給される電荷に応じた電圧を発生するループフィルタ１４と、発生された電圧に応じた周波数で発振する２つの電圧制御発振回路（ＶＣＯ）１５Ａ，１５Ｂと、これらの電圧制御発振回路１５Ａ，１５Ｂの発振出力を選択して帰還させるための切替えスイッチ１６とにより構成されている。
【０００４】
なお、携帯電話器に用いられているＰＬＬ回路では、チャネル（周波数帯）の間隔が２００ＫＨｚであり、複数のチャネルの中から所望のチャネルを選択するため送受信信号に合成する選択チャネルと同一周波数の局部発振信号をＰＬＬ回路で発生させるため、帰還側分周器１１Ｂとして分周比を変えることができる可変分周器が用いられ、チャネルを切り替えるときはシステムコントローラからの制御信号により可変分周器１１Ｂの分周比が切り替えられる。
【０００５】
また、使用バンドをＧＳＭ帯からＤＣＳ帯へあるいはＤＣＳ帯からＧＳＭ帯へ切り替える際には、システムコントローラからの制御信号による可変分周器１１Ｂの分周比の切替えとともに、スイッチ１６による電圧制御発振回路（ＶＣＯ）１５Ａと１５Ｂの出力の切替えもほぼ同時に行なわれる。このとき、可変分周器１１Ｂの分周比の切替えによる分周出力の応答時間よりもスイッチ１６の切替えによるＶＣＯ出力の安定化までの時間の方が長いので、一般にはＶＣＯの切替えの方が先に行なわれる。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のデュアルバンド方式の携帯電話器におけるＰＬＬ回路にあっては、バンド切替えの際に以下に述べるような理由からＰＬＬ回路の引き込み時間が長くなるという問題点があることが明らかになった。
【０００７】
図６（Ａ）はＰＬＬ回路がロックしているときの分周器１１Ａと１１Ｂの出力とチャージポンプ１３の出力を示す。同図に示すように、分周器１１Ａの出力（基準側パルスＲ）と可変分周器１１Ｂの出力（帰還側パルスＮ）とは位相が一致しており、チャージポンプ１３の出力ＣＰは０Ｖ一定である。この状態でＰＬＬ回路の発振周波数を下げるため可変分周器１１Ｂの分周比ｎを下げると、図６（Ｂ）のように、可変分周器１１Ｂの出力（帰還側パルスＮ）の周期が分周器１１Ａの出力（基準側パルスＲ）の周期よりも短くなるため、チャージポンプ１３から負の電流パルスＣＰが出力されてＶＣＯの周波数を下げるように作用する。このとき、同一バンド内ではチャネルの間隔が２００ＫＨｚであり分周比は大きく変化しないため、帰還信号Ｆの周期が長くなって、速やかに図６（Ａ）のようなロック状態となる。
【０００８】
一方、ＰＬＬ回路の発振周波数を上げるため可変分周器１１Ｂの分周比ｎを高くすると、上記とは逆に、可変分周器１１Ｂの出力（帰還側パルスＮ）の周期が分周器１１Ａの出力（基準側パルスＲ）の周期よりも長くなる。そのため、チャージポンプ１３から正の電流パルスＣＰが出力されてＶＣＯの周波数を上げるように作用し、帰還信号Ｆの周期が短くなって同一バンド内なら速やかにロック状態となる。このように、同一バンド内でのチャネルの切替えに伴う可変分周器１１Ｂの分周比ｎの変更の際には周波数の安定化が速やかに行なわれる。
【０００９】
ところが、ＧＳＭ帯からＤＣＳ帯へのバンド切替えの際には、スイッチ１６の切替えが行なわれるため、図７のタイミングｔ１のようにＶＣＯの切替えが行なわれた周期Ｔ１から、可変分周器１１Ｂの出力（帰還側パルスＮ）の周期が急激に短くなる。そのため、チャージポンプ１３から幅の長い負の電流パルスＣＰが出力されてＶＣＯの周波数を下げるように作用する。しかも、周期Ｔ３のように、一方の分周器（ここでは基準側１１Ａ）の出力の１周期間に他方の分周器（可変分周器Ｂ）のパルスが２個入っても位相比較器１２は２個目のパルスに対しては比較動作をしないので、チャージポンプ１３から出力される負の電流パルスＣＰはかなり長いものとなる。その結果、選択側のＶＣＯの出力は周波数変動範囲の最も周波数の低い側に張りついてしまう。
【００１０】
このような状態のときに、周期Ｔ４のタイミングｔ２で可変分周器１１Ｂの分周比を切り替えると、可変分周器１１Ｂの出力（帰還側パルスＮ）の周期が長くなるが、分周比の切替えのタイミングによっては周期Ｔ５のように可変分周器１１Ｂの出力（帰還側パルスＮ）の立上がりが基準側分周器１１Ａの出力（基準側パルスＲ）の立上がりよりも早くなってしまい、本来チャージポンプ１３から正の電流パルスＣＰが出て欲しいところで負の電流パルスＣＰが出力されてしまう。その結果、ＰＬＬ回路はオープン状態からスタートすることになって、位相ロックアップすなわち周波数引込み時間が長くなってしまうことがある。
【００１１】
上記とは逆に、ＤＣＳ帯からＧＳＭ帯へのバンド切替えの際には、可変分周器１１Ｂの出力（帰還側パルスＮ）の周期が急激に長くなるため、チャージポンプ１３から幅の長い正の電流パルスＣＰが出力されてＶＣＯの周波数を上げるように作用し、選択側のＶＣＯの出力は周波数変動範囲内の最も周波数の高い側に張りついてしまう。そして、このような状態のときに、可変分周器１１Ｂの分周比を切り替えると、本来負の電流パルスＣＰを出して欲しいチャージポンプから正の電流パルスＣＰが出力されてしまい、ＰＬＬ回路の周波数引込み時間が長くなってしまうことがある。
【００１２】
上記のように、従来のＰＬＬ回路においては、分周比の切替え後可変分周器１１Ｂの出力（帰還側パルスＮ）の最初の立上がりが基準側分周器１１Ａの出力（基準側パルスＲ）の立上がりよりも早くなるか遅くなるかは、一義的に決まっておらず、分周比の切替えタイミングに依存してしまい、周波数引込み時間が変動するという問題点があった。かかるＶＣＯおよび分周比の切替えの際における周波数引込み時間の変動は、音声信号のみを扱っている携帯電話の無線通信システムでは問題とならない範囲のものであったが、携帯電話に高速データ通信機能を付加しようとすると、上記周波数引込み時間の変動量が許容範囲を超えるものであることが明らかとなった。
【００１３】
この発明の目的は、複数のＶＣＯを有するＰＬＬ回路を備えた無線通信システムにおいて、ＶＣＯを切り替える際の周波数引込み時間を短縮できるようにすることにある。
【００１４】
この発明の目的は、複数のＶＣＯを有するＰＬＬ回路を備えた無線通信システムにおいて、ＶＣＯを切り替える際に一定時間内に周波数引込みを完了できるようにすることにある。
【００１５】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１７】
すなわち、複数の発振回路を有するＰＬＬ回路を備え、発振回路を切り替えることで互いに周波数帯の異なる２以上の送信信号および受信信号を処理可能にされた無線通信システムにおいて、上記発振回路を切り替える際に、制御手段からの信号に基づいてフィルタ容量の電圧を所定の電圧にリセットするリセット手段を設けるようにしたものである。
【００１８】
上記した手段によれば、発振回路を切り替えた際に発振回路は切替え前の制御電圧に影響されることなく発振動作するようになるため、ＰＬＬ回路の周波数の引込み時間を短くすることができる。
【００１９】
また、上記ＰＬＬ回路は、上記位相比較器で基準となる周波数信号と位相比較される上記いずれかの発振回路からの上記帰還信号を分周するための可変分周回路を備え、上記制御手段からの信号に基づいて該可変分周回路における分周比を変更することで受信信号および送信信号の周波数の選択を行なうように構成する。これによって、発振回路の切替えにより送受信する信号のバンドを切り替えるとともに、可変分周回路の分周比を変更することで各バンド内における所望の周波数の選択を行なうことができる。
【００２０】
上記リセット手段により行なわれる上記フィルタ容量のリセットは、任意の固定電位とすることが可能であるが、接地電位へのリセットとするのが望ましい。最も安定な電位でありかつ容易に得ることができるからである。
【００２１】
上記可変分周回路における分周比の変更は上記発振回路を切り替えた後に行なわれ、該可変分周回路は分周比の変更後に初期状態にリセットされ、上記リセット手段による上記フィルタ容量のリセットは上記可変分周回路のリセットと連動して行なわれるように構成すると良い。可変分周回路における分周比の変更後周波数が安定するまでの時間の方が発振回路の切替え後変更後周波数が安定するまでの時間よりも短いので、トータルの周波数引込み時間を短縮することができるからである。
【００２２】
上記可変分周回路における分周比の変更は上記発振回路を切り替えた後に行なわれ、上記可変分周回路および上記フィルタ容量のリセットは上記可変分周回路における分周比の変更後に同時に開始され、上記可変分周回路のリセットが解除された後に上記フィルタ容量のリセットが解除されるようにするのが望ましい。これによって、位相比較回路のリセットが解除された直後に基準となる信号と帰還信号のエッジを位相比較して誤動作してしまうのを回避することができる。
【００２３】
上記可変分周回路をリセットする制御信号を発生するリセット信号発生手段を備え、該リセット信号発生手段は、上記可変分周回路における分周比の設定信号および上記基準となる周波数信号とに基づいて、分周比の変更後上記基準となる周波数信号の最初のパルスとその次のパルスの期間中有効レベルとされるリセット信号を発生するように構成すると良い。分周比の設定信号に基づいてリセット信号を発生することで可変分周回路のリセットのタイミングを正確かつ容易に設定できるとともに、基準となる周波数信号に基づいてリセット信号を発生することでリセット解除後の基準となる周波数信号に対する帰還信号を分周した信号の位相を一義的に決定してやることができる。
【００２４】
上記リセット手段による上記フィルタ容量のリセット中は、上記位相比較器およびチャージポンプの動作が停止されもくしは位相比較器の出力のチャージポンプへの伝達が遮断されるように構成するのが望ましい。これによって、チャージポンプ出力によるフィルタ容量の電圧の影響を完全になくすことができ、リセット中に発振回路の動作が不安定になるのを回避することができる。
【００２５】
上記リセット信号発生手段により発生されたリセット制御信号に基づいて、該リセット制御信号の有効レベルへの変化と同期して有効レベルに変化し上記リセット制御信号の無効レベルへの変化よりも上記基準となる周波数信号のパルス幅以上の遅延時間をおいて無効レベルに変化するストップ信号を発生するストップ信号発生手段を備え、該ストップ信号発生手段により上記フィルタ容量のリセットおよび上記位相比較器およびチャージポンプの動作停止もくしは位相比較器の出力のチャージポンプへの伝達の遮断制御が行なわれるように構成すると良い。これによって、位相比較回路のリセットが解除された直後に基準となる信号と帰還信号のエッジを位相比較して誤動作してしまうのをより確実に回避することができる。
【００２６】
【発明の実施の形態】
次に、本発明の実施例について図面を用いて説明する。
【００２７】
図１には、本発明をＧＳＭとＤＣＳのような２つの周波数帯の信号を扱える携帯電話器において、受信信号や送信信号と合成される所定の周波数の発振信号を発生する局部発振器として用いられるＰＬＬ回路に適用した場合の一実施例が示されている。
【００２８】
図１に示されているように、この実施例のＰＬＬ回路１０は、１３ＭＨｚのような基準周波数信号ＴＣＸＯを分周して例えば２００ＫＨｚの基準側パルスＲを生成する分周器１１Ａと、帰還信号Ｆを基準側パルスＲと同じ２００ＫＨｚの周波数のパルスＮに分周する可変分周器１１Ｂと、分周された帰還側パルスＮと基準側パルスＲの位相を比較して位相差する位相比較器１２と、検出された位相差に応じた電荷を送ったり引き抜いたりするチャージポンプ回路１３と、容量Ｃ０，Ｃ１，抵抗Ｒ１とからなりチャージポンプ回路から供給される電荷に応じた電圧を発生する２次のループフィルタ１４と、フィルタにより発生された電圧に応じた周波数で発振する２つの電圧制御発振回路（ＶＣＯ）１５Ａ，１５Ｂと、これらの電圧制御発振回路１５Ａ，１５Ｂの発振出力を選択するための切替えスイッチ１６とにより構成されている。
【００２９】
上記電圧制御発振回路１５Ａは、ＧＳＭの８８０〜９１５ＭＨｚの周波数帯より上下それぞれ５〜１０％広い周波数範囲で発振動作可能に、また電圧制御発振回路１５ＢはＤＣＳの１７１０〜１７８５ＭＨｚの周波数帯より上下それぞれ５〜１０％広い周波数範囲で発振動作可能に構成される。
【００３０】
上記位相比較器１２は、可変分周器１１Ｂで分周された帰還側パルスＮと分周器１１Ａで分周された基準側パルスＲの位相を比較して帰還側パルスＮの位相が遅れているときはアップ信号ＵＰを、帰還側パルスＮの位相が進んでいるときはダウン信号ＤＯＷＮを出力する。このアップ信号ＵＰおよびダウン信号ＤＯＷＮは、電荷を送ったり引き抜いたりするチャージポンプ回路１３に供給される。
【００３１】
チャージポンプ回路１３は、電流供給用の電流源と電流引抜き用の電流源とからなり、上記アップ信号ＵＰが供給されると正の電流パルスＣＰを生成し、ダウン信号ＤＯＷＮが供給されると負の電流パルスＣＰを生成してループフィルタ１４に供給する。ループフィルタ１４は、２次のローパスフィルタであり、正の電流パルスＣＰが供給されると容量Ｃ０，Ｃ１のチャージ電荷を増加させ、負の電流パルスＣＰが供給されると容量Ｃ０，Ｃ１のチャージ電荷を減らすように動作する。これによって、帰還側パルスＮの位相が遅れているときはループフィルタ１４の出力電圧が高くなって電圧制御発振回路１５Ａまたは１５Ｂの発振周波数を高くさせ、帰還側パルスＮの位相が進んでいるときはループフィルタ１４の出力電圧が低くなって電圧制御発振回路１５Ａまたは１５Ｂの発振周波数を低くさせる。
【００３２】
なお、このループフィルタ１４は、２次のフィルタで構成されてその周波数応答特性すなわちループ帯域は、位相比較器１２で比較される信号の周波数（この実施例では２００ＫＨｚ）の１０分の１以下となるように、ループフィルタ１４の時定数が設定される。応答特性がこれ以上高いと位相比較器１２から出力パルスが出るたびにループフィルタ１４の出力電圧が上下に変動して、次段の電圧制御発振回路１５Ａまたは１５Ｂの発振動作が不安定になってしまうためである。
【００３３】
この実施例においては、上記ループフィルタ１４の入力ノードと接地電位ＧＮＤのような定電圧端子との間に接続されフィルタ容量Ｃ０，Ｃ１のチャージ電荷をリセットするためのスイッチ１７と、基準側分周器１１Ａで分周されたパルスＲに基づいて可変分周回路１１Ｂに対するリセット信号／ＲＥＳを発生するリセット信号発生回路１８と、発生されたリセット信号／ＲＥＳに基づいてその立ち上がりを遅延させたストップ信号／ＳＴＯＰを発生する遅延回路１９とが設けられている。
【００３４】
そして、ストップ信号／ＳＴＯＰは位相比較器１２とチャージポンプ回路１３とに供給されてこれらの回路の動作を停止させるとともに、リセット用スイッチ１７に制御信号として供給されてフィルタ容量Ｃ０，Ｃ１のチャージ電荷を引き抜くことができるように構成されている。なお、上記遅延回路１９におけるストップ信号／ＳＴＯＰの立上げ遅延時間ｔpdは、基準側パルスＲのパルス幅によりも長いのが望ましい。位相比較器１２がリセット解除のタイミングを与えた基準側パルスＲとその後に来る帰還側パルスＮのエッジを位相比較してしまうのを確実に回避するためである。
【００３５】
上記リセット信号発生回路１８は、システムコントローラ等から可変分周器１１Ｂに供給される分周比の設定信号ｎの変化を検出して、その検出後基準側分周器１１Ａの出力（基準側パルスＲ）の最初のパルスの立ち上がりに同期して立ち下がりその次のパルスの立ち上がりに同期して立ち上がるようなリセット信号／ＲＥＳを発生するように構成される。具体的には、リセット信号発生回路１８は、分周比の設定信号ｎの変化を検出する検出回路と、その検出後基準側パルスＲの１サイクルの間有効レベルになるようなイネーブル信号ＥＮ（図２参照）を生成する回路と、イネーブル信号ＥＮが有効レベルの間に基準側パルスＲの最初のパルスとその次のパルスの立上がりエッジに同期して変化するリセット信号を生成する回路などから構成することができる。また、上記ストップ信号／ＳＴＯＰにより位相比較器１２とチャージポンプ回路１３の動作を停止させるための具体的な構成としては、例えば位相比較器１２やチャージポンプ回路１３内の電流源の電流を遮断するスイッチを設けたり、位相比較器１２の出力ＵＰ，ＤＯＷＮをチャージポンプ回路１３に伝えないようにするための論理ゲートを設けるなど、種々の方法が考えられる。
【００３６】
次に、上記ＰＬＬ回路において、可変分周器１１Ｂの分周比の切替えおよび電圧制御発振回路１５Ａ，１５Ｂの切替えが行なわれた場合の動作を、図２のタイミングチャートを用いて説明する。なお、図２は８８０〜９１５ＭＨｚのＧＳＭ帯から１７１０〜１７８５ＭＨｚのＤＣＳ帯へバンド切替えする場合のタイミングを示す。
【００３７】
図２の周期Ｔ１のタイミングｔ１で電圧制御発振回路の切替えが行なわれた場合、帰還信号Ｆを分周する可変分周器１１Ｂの出力（帰還側パルスＮ）の周期は急激に短くなる。そのため、チャージポンプ１３から負の電流パルスＣＰが出力されて電圧制御発振回路の周波数を下げるように作用する。しかも、周期Ｔ３のように、一方の分周器（ここでは基準側１１Ａ）の出力の１周期の間に他方の分周器（可変分周器Ｂ）の出力パルスが２個入っても位相比較器１２は２個目のパルスに対しては比較動作をしないので、チャージポンプ１３から出力される負の電流パルスＣＰはかなり長いものとなる。その結果、選択側の電圧制御発振回路の出力は周波数変動範囲の最も周波数の低い側に張りついてしまう。
【００３８】
このような状態のときに、ｔ２のようなタイミングでシステムコントローラ等からの分周比設定信号ｎによって可変分周器１１Ｂの分周比の切替えが行なわれると、上記リセット信号発生回路１８が、分周比の設定信号ｎの変化を検出して、その検出後基準側分周器１１Ａの出力パルスＲの最初のパルスの立ち上がり（タイミングｔ３）に同期して立ち下がりその次のパルスの立ち上がり（タイミングｔ４）に同期して立ち上がるようなリセット信号／ＲＥＳを発生する。これによって、可変分周器１１Ｂはリセット信号／ＲＥＳがロウレベル期間ずっとリセット状態にされる。
【００３９】
また、リセット信号／ＲＥＳの立ち下がりに同期してストップ信号／ＳＴＯＰがロウレベルに変化し、これによってリセット用スイッチ１７がオンされてループフィルタ１４の容量Ｃ０，Ｃ１のチャージ電荷を引き抜いて、電圧制御発振器１５Ｂへの制御電圧を接地電位（０Ｖ）に固定する。しかも、ストップ信号／ＳＴＯＰによって位相比較器１２とチャージポンプ回路１３の動作が停止される。そのため、電圧制御発振器１５Ｂは変動範囲の下限の周波数で発振動作するように制御される。
【００４０】
その後、基準側パルスＲの次の立ち上がりタイミングｔ４でリセット信号／ＲＥＳがハイレベルに変化して、可変分周器１１Ｂのリセットが解除され、可変分周器１１Ｂはこの時点から改めて分周を開始する。そして、しばらくしたタイミングｔ５でストップ信号／ＳＴＯＰがハイレベルに変化されると、位相比較器１２とチャージポンプ回路１３の動作停止状態が解除されるため位相比較が開始される。しかして、このとき、電圧制御発振器１５Ｂは変動範囲の下限の周波数で発振動作しており、しかもリセット信号／ＲＥＳは基準側パルスＲに基づいて形成されるのでその立ち上がりがゲート遅延分遅くなる。そのため、分周比ｎにより決まる発振周波数がＶＣＯの変動範囲の下限に近い周波数であったとしても、可変分周器１１Ｂで分周された帰還側パルスＮの周期は必ず基準側パルスＲの周期よりも長くなる。
【００４１】
そのため、基準側パルスＲの次の立ち上がりタイミングｔ６で位相比較器１２は帰還側パルスＮの位相遅れを検出してチャージポンプ回路１３から位相差に応じた正の電流パルスＣＰが出力される。そして、このとき電圧制御発振器１５Ｂは変動範囲の下限の周波数で発振動作しているため、ＰＬＬ回路はクローズ状態からスタートすることになり、しかも帰還側パルスＮの位相遅れは最大で１７１０ＭＨｚの信号と１７８５ＭＨｚの信号との位相差程度に過ぎないので、上記チャージポンプ回路１３からの正の電流パルスＣＰ１つで引込みを完了して次の周期からはＰＬＬがロックアップした状態となる。
【００４２】
上記とは逆に、１７１０〜１７８５ＭＨｚのＤＣＳ帯から８８０〜９１５ＭＨｚのＧＳＭ帯へのバンド切替えの際には、図２の出力（基準側パルスＲ）とＮの関係が逆になり、帰還信号Ｆを分周する可変分周器１１Ｂの出力（帰還側パルスＮ）の周期は急激に長くなる。そのため、チャージポンプ１３から正の電流パルスＣＰが出力されて電圧制御発振回路の周波数を上げるように作用する。そのため、電圧制御発振器１５Ａは変動範囲の上限の周波数に張りついてしまう。
【００４３】
しかし、この場合にも、タイミングｔ２でシステムコントローラ等からの分周比設定信号ｎによって可変分周器１１Ｂの分周比の切替えが行なわれると、上記リセット信号発生回路１８がロウアクティブのリセット信号／ＲＥＳを発生する（タイミングｔ３）。これによって、可変分周器１１Ｂはリセット信号／ＲＥＳがロウレベル期間ずっとリセット状態にされるとともに、ストップ信号／ＳＴＯＰがロウレベルに変化し、これによってリセット用スイッチ１７がオンされてループフィルタ１４の容量Ｃ０，Ｃ１のチャージ電荷を引き抜く。また、ストップ信号／ＳＴＯＰによって位相比較器１２とチャージポンプ回路１３の動作が停止される。そのため、電圧制御発振器１５Ａは変動範囲の下限の周波数で発振動作するように制御される。
【００４４】
従って、その後は、ＧＳＭ帯からＤＣＳ帯へのバンド切替えの場合と同様に、基準側パルスＲの次の立ち上がりタイミングｔ４でリセット信号／ＲＥＳがハイレベルに変化して、可変分周器１１Ｂのリセットが解除され、可変分周器１１Ｂはこの時点から改めて分周を開始する。そして、タイミングｔ５でストップ信号／ＳＴＯＰがハイレベルに変化されると、位相比較器１２とチャージポンプ回路１３の動作停止状態が解除されるが、電圧制御発振器１５Ａは変動範囲の下限の周波数で発振動作しており、ＰＬＬ回路はクローズ状態からスタートすることになる。しかも、リセット信号／ＲＥＳは基準側パルスＲに基づいて形成されその立ち上がりがゲート遅延分遅くなるため、可変分周器１１Ｂで分周された帰還側パルスＮの周期は必ず基準側パルスＲの周期よりも長くなる。
【００４５】
そのため、基準側パルスＲの次の立ち上がりタイミングｔ６で位相比較器１２は帰還側パルスＮの位相遅れを検出してチャージポンプ回路１３から位相差に応じた正の電流パルスＣＰが出力される。そして、このときの帰還側パルスＮの位相遅れは比較的小さいので、電圧制御発振器１５Ａは上記チャージポンプ回路１３からの正の電流パルスＣＰ１つで引込みを完了して、次の周期からはＰＬＬがロックアップした状態となる。
【００４６】
図３に本発明に係るＰＬＬ回路の第２の実施例を示す。
【００４７】
この実施例は、図１の実施例においてループフィルタ１４の入力ノードと接地電位ＧＮＤとの間に接続されたフィルタ容量Ｃ０，Ｃ１をリセットするスイッチ１７を、ループフィルタ１４の入力ノードと電源電圧Ｖｃｃとの間に接続し、フィルタ容量をＶｃｃにリセットするようにしたものである。また、このようにした場合、ＧＳＭ帯からＤＣＳ帯へのバンド切替えまたはＤＣＳ帯からＧＳＭ帯へのバンド切替えのいずれの場合にも、電圧制御発振回路１５Ａまたは１５Ｂはリセットにより変動範囲の上限の周波数で発振動作するようになる。つまり、リセット期間中、電圧制御発振回路１５Ａまたは１５Ｂは第１の実施例とは逆に発振周波数が最も高い状態で発振動作することとなる。
【００４８】
そこで、この実施例では、可変分周器１１Ｂの出力（帰還側パルスＮ）に基づいてリセット信号／ＲＥＳを発生するリセット信号発生回路１８を設け、そのリセット信号／ＲＥＳで基準側分周器１１Ａをリセットさせるとともに、リセット信号／ＲＥＳの立ち下がりを遅延したストップ信号／ＳＴＯＰを遅延回路１９で生成して位相比較器１２とチャージポンプ１３とを停止させるように構成されている。
【００４９】
これによって、分周比ｎにより決まる発振周波数がＶＣＯの変動範囲の上限に近い周波数であったとしても、リセット信号／ＲＥＳは帰還側パルスＮに基づいて形成されるのでその立ち上がりがゲート遅延分遅くなるため、リセット解除後の最初のパルスは、第１の実施例とは逆に可変分周器１１Ｂの出力（帰還側パルスＮ）の方が必ず基準側分周器１１Ａの出力（基準側パルスＲ）よりも早いタイミングとなる。これによって、位相比較器１２は帰還信号Ｆの位相が進んでいると判定してダウン信号を出力し、チャージポンプ１３がそれを受けて負の電流パルスＣＰを出力するため、電圧制御発振回路１５Ａまたは１５Ｂは発振周波数を下げるように動作する。しかも、電圧制御発振回路１５Ａまたは１５Ｂはリセット期間中変動範囲の上限の周波数で発振動作しており、ＰＬＬ回路としてはクローズした状態からスタートするので、１回の電流パルスＣＰで周波数の引込みが完了して、ＰＬＬをロックアップ状態とすることができる。
【００５０】
図４には、上記実施例のＰＬＬ回路を利用したデュアルバンド方式の携帯電話器の無線通信システムの構成例が示されている。特に制限されないが、この実施例のシステムは、いわゆるシングルスーパーヘテロダイン方式と呼ばれるものである。
【００５１】
図４において、１００は信号電波の送受信用アンテナ、１０１は送受信切替え用のスイッチ、１１０はアンテナ１００により受信された信号を増幅し復調する受信系回路、１２０はアンテナ１００より送信する信号を変調し周波数変換する送信系回路、１３０はこれらの受信系回路１１０と送信系回路１２０に必要とされる局部発振信号を発生する発振系回路、１４０は受信信号から音声データを抽出したり音声データを電圧パルス列に変換したりするベースバンド信号処理回路、１５０はシステム全体を統括的に制御するマイクロコンピュータなどからなるシステムコントローラである。上記実施例のＰＬＬ回路は発振系回路１３０において利用される。
【００５２】
上記受信系回路１１０は、アンテナ１００より受信された信号から不要波を除去するＳＡＷフィルタなどからなる帯域制限フィルタ（ＦＬＴ）１１１と、フィルタ１１１を通過した信号を増幅する低雑音増幅回路（ＬＮＡ）１１２と、増幅された受信信号と発振系回路１３０からの局部発振信号とを合成することにより中間周波数の信号にダウンコンバートするミクサ（ＭＩＸ）１１３と、受信信号と局部発振信号の周波数差に相当する周波数の信号を通過させるバンドパスフィルタ（ＢＰＦ）１１４と、信号を所望のレベルに増幅する利得制御可能なプログラマブル・ゲイン・アンプ（ＰＧＡ）１１５と、所望の振幅に調整された信号をベースバンド信号（Ｉ／Ｑ）に復調する復調器（ＤｅＭＯＤ）などから構成されている。
【００５３】
上記送信系回路１２０は、ベースバンド信号処理回路１４０からベースバンド信号（Ｉ／Ｑ）として入力された送信信号をＲＦ信号に変調する変調器（ＭＯＤ）１２１と、変調された信号を発振系回路１３０からの発振信号と合成することにより所望の送信周波数の信号にアップコンバートするミクサ（ＵＰ−ＭＩＸ）１２２と、周波数変換された送信信号を電力増幅してアンテナ１００より送信させるパワーアンプ（ＰＡ）などから構成されている。
【００５４】
発振系回路１３０は、ＲＦ信号用の電圧制御発振回路（ＲＦＶＣＯ）１３１と、復調器１１６および変調器１２１で必要とされる中間周波数信号（周波数一定）を生成する電圧制御発振回路（ＩＦＶＣＯ）１３２と、これらのＶＣＯ１３１，１３２からの帰還信号と水晶振動子を用いた周波数精度が高く温度依存性のない発振回路から供給される基準信号ＴＣＸＯとの位相差を比較してそれぞれのＶＣＯに対する制御電圧を生成するシンセサイザ（ＳＹＮ）１３３と、ＲＦＶＣＯ１３１で発生された発振信号を受信側のミクサ１１３と送信側のミクサ１２２に分配して供給するバッファ（ＢＦＦ）１３４などから構成されている。
【００５５】
ここで、図１や図３に示されている電圧制御発振回路１５Ａ，１５Ｂおよび切替えスイッチ１６が、図４のＶＣＯ１３１，１３２に相当し、ＲＦＶＣＯ１３１およびＩＦＶＣＯ１３２には２つの電圧制御発振回路１５Ａ，１５Ｂがそれぞれ設けられている。また、図１や図３に示されている分周回路１１Ａ，１１Ｂ、位相比較器１２、チャージポンプ１３およびループフィルタ１４は、図４においてシンセサイザ（ＳＹＮ）１３３として示されており、このシンセサイザ１３３内にリセット用スイッチ１７およびリセット信号発生回路１８、遅延回路１９が設けられる。
【００５６】
この実施例のシステムにおいては、システムコントローラ１５０がチャネルを変更しようとするときに、シンセサイザ１３３内部の可変分周器に対して供給する分周比の設定信号ｎを変更するとともに、ＲＦＶＣＯ１３１およびＩＦＶＣＯ１３２に対するＶＣＯ切替え制御信号ＦＣを変化させる。また、システムコントローラ１５０は、送信と受信を切り替える際に、切替えスイッチ１０１に対する送受信切替え制御信号TX/RXを変化させるような制御が行なわれる。
【００５７】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでなく、例えば実施例では、チャージポンプ回路１３の後段に２つの電圧制御発振換回路１５Ａおよび１５Ｂを有するＰＬＬ回路として説明したが、電圧制御発振回路は実施例のように２つの場合に限らず、３個以上ある場合にも本発明を適用することが可能であり、その場合にも実施例と同様な効果を得ることができる。
【００５８】
また、リセット用スイッチ１７が接続される端子は接地点ＧＮＤや電源電圧端子Ｖｃｃに限定されるものでなく、任意の固定電位端子とすることができる。また、ループフィルタ１４は、図１や図３に示されているように容量Ｃ０，Ｃ１，Ｒ１とからなる２次のフィルタに限定されず、図５のような１つの容量からなる１次のフィルタであってもよい。また、実施例においては、基準信号を分周する分周器１１Ａを設けているが、この分周器は必ずしも必要なものではなく、基準信号の周波数によっては省略することが可能である。
【００５９】
さらに、上記応用例では、シングルスーパーヘテロダイン方式と呼ばれる携帯電話器の無線通信システムについて説明したが、シングルスーパーヘテロダイン方式における受信側のミクサ１１３の後にダウンコンバートされた信号をさらにダウンコンバートする第２のミクサを設けるようにしたダブルスーパーヘテロダイン方式と呼ばれる携帯電話器の無線通信システムや受信側のミクサを省略して増幅され所定の帯域フィルタを通過した受信信号を直接復調器に入力させるダイレクトコンバート方式と呼ばれる携帯電話器の無線通信システムにも適用できることはいうまでもない。
【００６０】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話器の無線通信システムに用いられるＰＬＬ回路に適用した場合について説明したが、本発明はそれに限定されるものでなく、２以上のＶＣＯを備え周波数を切り替えて動作させるＰＬＬ回路およびそれを有するシステム一般に広く利用することができる。
【００６１】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００６２】
すなわち、本発明に従うと、複数のＶＣＯを有するＰＬＬ回路を備えた無線通信システムにおいて、ＶＣＯを切り替える際の周波数引込み時間を短縮でき、しかもＶＣＯを切り替える際に必ず一定時間内に周波数引込みを完了できるようにすることができるという効果がある。
【図面の簡単な説明】
【図１】本発明に係るＰＬＬ回路の第１の実施例を示すブロック図である。
【図２】実施例のＰＬＬ回路の分周比およびＶＣＯ切替え時の動作波形を示すタイミングチャートである。
【図３】本発明に係るＰＬＬ回路の第２の実施例を示すブロック図である。
【図４】本発明に係るＰＬＬ回路を適用したシステム例としてのデュアルバンド方式の携帯電話システムの構成例を示すブロック図である。
【図５】従来のＰＬＬ回路の構成例を示すブロック図である。
【図６】従来のＰＬＬ回路のロック状態と分周比切替え時の動作波形を示すタイミングチャートである。
【図７】従来のＰＬＬ回路の分周比およびＶＣＯ切替え時の動作波形を示すタイミングチャートである。
【符号の説明】
１１Ａ 基準側分周器
１１Ｂ 可変分周器
１２ 位相比較器
１３ チャージポンプ
１４ ループフィルタ
１５Ａ，１５Ｂ 電圧制御発振回路
１６ ＶＣＯ切替えスイッチ
１７ リセット用スイッチ
１８ リセット信号発生回路
１９ 遅延回路
ＴＣＸＯ 基準信号
Ｆ 帰還信号
Ｒ 基準信号を分周した信号
Ｎ 帰還信号を分周した信号
Claims (20)
- アンテナより受信された信号を処理する受信系回路と、
基準となる周波数信号と帰還信号の位相差を検出する位相比較器および該位相比較器で検出された位相差に応答して電圧を発生するチャージポンプおよびフィルタ容量、該フィルタ容量の電圧に基づいて発振動作する複数の発振回路を備え上記受信系回路で処理される信号に合成される局部発振信号を生成するためのＰＬＬ回路を含む発振系回路と、
上記受信系回路および発振系回路を統括的に制御する制御手段とを有し、上記ＰＬＬ回路の複数個の発振回路を切り替えることで互いに周波数帯の異なる２以上の受信信号を処理可能にされた無線通信システムであって、
上記発振回路を切り替える際に、上記制御手段からの信号に基づいて上記フィルタ容量の電圧を一時的に所定の電圧に設定する設定手段を設けたことを特徴とする無線通信システム。 - 上記ＰＬＬ回路は、上記位相比較器で基準となる周波数信号と位相比較される上記いずれかの発振回路からの上記帰還信号を分周するための可変分周回路を備え、上記制御手段からの信号に基づいて該可変分周回路における分周比を変更することで受信信号の周波数の選択を行なうように構成されていることを特徴とする請求項１に記載の無線通信システム。
- 上記設定手段により行なわれる上記フィルタ容量の設定は、接地電位への設定であることを特徴とする請求項１または２に記載の無線通信システム。
- 上記可変分周回路における分周比の変更は上記発振回路を切り替えた後に行なわれ、該可変分周回路は分周比の変更後に一時的に初期状態に設定され、上記設定手段による上記フィルタ容量の設定は上記可変分周回路の設定と連動して行なわれることを特徴とする請求項３に記載の無線通信システム。
- 上記可変分周回路における分周比の変更は上記発振回路を切り替えた後に行なわれ、上記フィルタ容量の設定は上記可変分周回路における分周比の変更後に開始され、上記可変分周回路に対する初期状態への設定が解除された後に上記フィルタ容量に対する設定が解除されることを特徴とする請求項４に記載の無線通信システム。
- 上記可変分周回路を初期状態へ設定する制御信号を発生する設定信号発生手段を備え、該設定信号発生手段は、上記可変分周回路における分周比の設定信号および上記基準となる周波数信号とに基づいて、分周比の変更後上記基準となる周波数信号の最初のパルスとその次のパルスの期間中有効レベルとされる設定信号を発生することを特徴とする請求項５に記載の無線通信システム。
- 上記フィルタ容量の電圧が所定の電圧に設定されているとき、上記位相比較器およびチャージポンプの動作は停止されもくしは位相比較器の出力のチャージポンプへの伝達が遮断されることを特徴とする請求項５または６に記載の無線通信システム。
- 上記設定信号発生手段により発生された設定信号に基づいて、該設定信号の有効レベルへの変化と同期して有効レベルに変化し上記設定信号の無効レベルへの変化よりも上記基準となる周波数信号のパルス幅以上の遅延時間をおいて無効レベルに変化するストップ信号を発生するストップ信号発生手段を備え、該ストップ信号発生手段により上記フィルタ容量の電圧の所定電圧への設定および上記位相比較器およびチャージポンプの動作停止もくしは位相比較器の出力のチャージポンプへの伝達の遮断制御が行なわれることを特徴とする請求項６に記載の無線通信システム。
- 上記アンテナより送信する信号を処理する送信系回路を有し、上記ＰＬＬ回路は、上記送信系回路で処理される信号に合成される局部発振信号を生成し、上記ＰＬＬ回路の複数個の発振回路を切り替えることで互いに周波数帯の異なる２以上の送信信号を処理可能に構成されていることを特徴とする請求項１に記載の無線通信システム。
- 上記可変分周回路における分周比を変更することで送信信号の周波数の選択を行なうように構成されていることを特徴とする請求項２に記載の無線通信システム。
- 上記アンテナより送信する信号を処理する送信系回路を有することを特徴とする請求項８に記載の無線通信システム。
- 第１の制御信号を受け、該第１の制御信号の指示に従って第１の周波数又は上記第１の周波数とは異なる周波数の第２の周波数を有する局部発振信号を出力する発振系回路であって、基準信号と上記局部発振信号に基づいた信号との間の位相差を検出する位相比較器と、上記位相比較器の出力に応じた信号を形成するチャージポンプ回路とを有し、上記チャージポンプ回路の出力を受け、上記局部発振信号の周波数を変更する電圧を出力するフィルタ回路とを具備する発振系回路と、
アンテナから受信される信号と上記局部発振信号とを合成する受信系回路と、
第２の制御信号に応答して、上記フィルタ回路に含まれる容量素子に所定の電圧をセットする設定回路と、
上記第１の制御信号を形成し、上記発振系回路から出力される局部発振信号の周波数を上記第１の周波数から上記第２の周波数へ変える際に上記第２の制御信号を形成する制御手段とを含むことを特徴とする無線通信システム。 - 上記発振系回路は、上記局部発振信号を分周し、分周された局部発振信号を、上記局部発振信号に基づいた信号として上記位相比較器へ供給する分周回路を具備することを特徴とする請求項１２に記載の無線通信システム。
- 上記分周回路は、それへ供給される情報に従って分周比が変えられる可変分周回路であり、上記制御手段は、上記第１の制御信号を形成した後で上記可変分周回路へ分周比に関する上記情報を供給することを特徴とする請求項１３に記載の無線通信システム。
- 上記発振系回路は、上記第１の周波数の局部発振信号を形成する第１の電圧制御発振回路と、上記第２の周波数の局部発振信号を形成する第２の電圧制御発振回路とを具備し、上記フィルタ回路から出力される電圧は、上記第１の電圧制御発振回路及び上記第２の電圧制御発振回路へ供給されることを特徴とする請求項１４に記載の無線通信システム。
- 第１の制御信号を受け、該第１の制御信号の指示に従って第１の周波数又は上記第１の周波数とは異なる周波数の第２の周波数を有する局部発振信号を出力する発振系回路であって、基準信号と上記局部発振信号に基づいた信号との間の位相差を検出する位相比較器と、上記位相比較器の出力に応じた信号を形成するチャージポンプ回路とを有し、上記チャージポンプ回路の出力を受け、上記局部発振信号の周波数を変更する電圧を出力するフィルタ回路とを具備する発振系回路と、
アンテナから送信されるべき信号と上記局部発振信号とを合成する送信系回路と、
第２の制御信号に応答して、上記フィルタ回路に含まれる容量素子に所定の電圧をセットする設定回路と、
上記第１の制御信号を形成し、上記発振系回路から出力される局部発振信号の周波数を上記第１の周波数から上記第２の周波数へ変える際に上記第２の制御信号を形成する制御手段とを含むことを特徴とする無線通信システム。 - 上記発振系回路は、上記局部発振信号を分周し、分周された局部発振信号を、上記局部発振信号に基づいた信号として上記位相比較器へ供給する分周回路を具備することを特徴とする請求項１６に記載の無線通信システム。
- 上記分周回路は、それへ供給される情報に従って分周比が変えられる可変分周回路であり、上記制御手段は、上記第１の制御信号を形成した後で上記可変分周回路へ分周比に関する上記情報を供給することを特徴とする請求項１７に記載の無線通信システム。
- 上記発振系回路は、上記第１の周波数の局部発振信号を形成する第１の電圧制御発振回路と、上記第２の周波数の局部発振信号を形成する第２の電圧制御発振回路とを具備し、上記フィルタ回路から出力される電圧は、上記第１の電圧制御発振回路及び上記第２の電圧制御発振回路へ供給されることを特徴とする請求項１８に記載の無線通信システム。
- 上記アンテナより受信される信号を処理する受信系回路を有することを特徴とする請求項１６に記載の無線通信システム。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000046200A JP3818624B2 (ja) | 2000-02-23 | 2000-02-23 | 無線通信システム |
| TW090103240A TW558888B (en) | 2000-02-23 | 2001-02-14 | Radio communication system |
| KR1020010008664A KR100682000B1 (ko) | 2000-02-23 | 2001-02-21 | 무선 통신 시스템 |
| US09/788,363 US6714772B2 (en) | 2000-02-23 | 2001-02-21 | Wireless communication system |
| US10/778,166 US7162216B2 (en) | 2000-02-23 | 2004-02-17 | Wireless communication system |
| US11/637,759 US20070087716A1 (en) | 2000-02-23 | 2006-12-13 | Wireless communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000046200A JP3818624B2 (ja) | 2000-02-23 | 2000-02-23 | 無線通信システム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006075033A Division JP2006157983A (ja) | 2006-03-17 | 2006-03-17 | 無線通信システム |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001237699A JP2001237699A (ja) | 2001-08-31 |
| JP2001237699A5 JP2001237699A5 (ja) | 2005-01-13 |
| JP3818624B2 true JP3818624B2 (ja) | 2006-09-06 |
Family
ID=18568669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000046200A Expired - Fee Related JP3818624B2 (ja) | 2000-02-23 | 2000-02-23 | 無線通信システム |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US6714772B2 (ja) |
| JP (1) | JP3818624B2 (ja) |
| KR (1) | KR100682000B1 (ja) |
| TW (1) | TW558888B (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4138264B2 (ja) * | 2001-03-16 | 2008-08-27 | 富士通株式会社 | Ｐｌｌ周波数シンセサイザ |
| US7174147B2 (en) * | 2001-04-11 | 2007-02-06 | Kyocera Wireless Corp. | Bandpass filter with tunable resonator |
| US6690251B2 (en) * | 2001-04-11 | 2004-02-10 | Kyocera Wireless Corporation | Tunable ferro-electric filter |
| US7221243B2 (en) * | 2001-04-11 | 2007-05-22 | Kyocera Wireless Corp. | Apparatus and method for combining electrical signals |
| US7746292B2 (en) | 2001-04-11 | 2010-06-29 | Kyocera Wireless Corp. | Reconfigurable radiation desensitivity bracket systems and methods |
| JP2004173177A (ja) | 2002-11-22 | 2004-06-17 | Nec Corp | Ｐｌｌ回路 |
| US6788155B2 (en) * | 2002-12-31 | 2004-09-07 | Intel Corporation | Low gain phase-locked loop circuit |
| JP4045978B2 (ja) * | 2003-02-25 | 2008-02-13 | 松下電器産業株式会社 | デジタル信号送受信機 |
| EP1458099B1 (en) * | 2003-03-14 | 2005-12-21 | STMicroelectronics S.r.l. | A phase-locked loop circuit with switched-capacitor conditioning of the control current |
| JP4434825B2 (ja) * | 2003-05-08 | 2010-03-17 | パナソニック株式会社 | インパルス波形生成装置 |
| US7720443B2 (en) | 2003-06-02 | 2010-05-18 | Kyocera Wireless Corp. | System and method for filtering time division multiple access telephone communications |
| US6822484B1 (en) * | 2003-06-26 | 2004-11-23 | International Business Machines Corporation | High-frequency phase/frequency detector with improved reset mechanism |
| JP4071681B2 (ja) | 2003-07-24 | 2008-04-02 | 株式会社東芝 | 電圧制御発振器、周波数シンセサイザ及び通信システム |
| US7196591B2 (en) * | 2003-08-06 | 2007-03-27 | Synergy Microwave Corporation | Tunable frequency, low phase noise and low thermal drift oscillator |
| EP1511174B1 (en) * | 2003-08-29 | 2007-06-13 | Texas Instruments Incorporated | Charge pump phase locked loop with improved power supply rejection |
| US7088189B2 (en) * | 2003-09-09 | 2006-08-08 | Synergy Microwave Corporation | Integrated low noise microwave wideband push-push VCO |
| US7292113B2 (en) * | 2003-09-09 | 2007-11-06 | Synergy Microwave Corporation | Multi-octave band tunable coupled-resonator oscillator |
| EP1542354B1 (en) * | 2003-12-09 | 2021-02-03 | Synergy Microwave Corporation | Integrated ultra low noise microwave wideband push-push vco |
| US7262670B2 (en) * | 2003-12-09 | 2007-08-28 | Synergy Microwave Corporation | Low thermal drift, tunable frequency voltage controlled oscillator |
| US7366485B2 (en) | 2004-03-04 | 2008-04-29 | Matsushita Electric Industrial Co., Ltd. | Multimode wireless transmitter and a portable wireless device using the same |
| US7599677B2 (en) * | 2004-03-31 | 2009-10-06 | Broadcom Corporation | Charge pump circuit having switches |
| US7180381B2 (en) * | 2004-04-21 | 2007-02-20 | Synergy Microwave Corporation | Wideband voltage controlled oscillator employing evanescent mode coupled-resonators |
| CA2515982C (en) * | 2004-08-16 | 2008-07-22 | Synergy Microwave Corporation | Low noise, hybrid tuned wideband voltage controlled oscillator |
| JP4487695B2 (ja) | 2004-09-07 | 2010-06-23 | 日本電気株式会社 | マルチバンド無線機 |
| JP2006140852A (ja) * | 2004-11-12 | 2006-06-01 | Kenwood Corp | Ｐｌｌ回路 |
| JP3964426B2 (ja) * | 2004-11-17 | 2007-08-22 | シャープ株式会社 | 発振器、集積回路、通信装置 |
| CA2608203C (en) * | 2005-05-20 | 2012-09-18 | Synergy Microwave Corporation | Tunable oscillator having series and parallel tuned resonant circuits |
| DE102005041052B3 (de) * | 2005-08-30 | 2007-03-29 | Infineon Technologies Ag | Verfahren zur Stabilitätskontrolle einer selbstschwingenden Treiberschaltung und selbstschwingende Treiberschaltung |
| CA2566283C (en) | 2005-11-02 | 2011-10-18 | Synergy Microwave Corporation | User-definable, low cost, low phase hit and spectrally pure tunable oscillator |
| US7605670B2 (en) * | 2005-11-15 | 2009-10-20 | Synergy Microwave Corporation | User-definable low cost, low noise, and phase hit insensitive multi-octave-band tunable oscillator |
| US7912428B2 (en) * | 2005-11-16 | 2011-03-22 | Broadcom Corporation | System and method providing variable-frequency IF conversion in a multimode communication device |
| US8503545B2 (en) * | 2006-08-31 | 2013-08-06 | Advanced Micro Devices, Inc. | I/Q imbalance compensation |
| JP4641325B2 (ja) * | 2007-03-16 | 2011-03-02 | 富士通株式会社 | Ｐｌｌ周波数シンセサイザ |
| US9708110B2 (en) | 2008-03-12 | 2017-07-18 | Dewal Industries, Llc | Venting liner and method |
| KR101904749B1 (ko) * | 2012-05-10 | 2018-10-08 | 삼성전자주식회사 | 위상 고정 루프의 스위칭 및 위상 잡음 향상 기법을 적용한 트랜시버 |
| TWI533608B (zh) | 2014-06-30 | 2016-05-11 | 友達光電股份有限公司 | 資料接收器及資料接收方法 |
| CN104580038B (zh) * | 2014-12-30 | 2017-12-29 | 江苏中兴微通信息科技有限公司 | 一种自回环结构的收发联合iq失衡估计与补偿方法 |
| EP3276538B1 (en) * | 2016-07-25 | 2020-01-01 | STMicroelectronics International N.V. | Carrier signal generation circuit for a radio-frequency identification transponder device and method for generating a carrier signal |
| US10075173B2 (en) * | 2016-11-22 | 2018-09-11 | Silicon Laboratories Inc. | Digital fast lock for phase-locked loops |
| EP3787187A1 (en) * | 2019-09-02 | 2021-03-03 | NXP USA, Inc. | Locking technique for phase-locked loop |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2748676B2 (ja) * | 1990-09-19 | 1998-05-13 | 日本電気株式会社 | Ｐｌｌ回路 |
| EP0840457A3 (en) * | 1990-10-22 | 1999-08-25 | NEC Corporation | PLL frequency synthesizer capable of changing an output frequency at a high speed |
| US5304951A (en) | 1992-01-31 | 1994-04-19 | Hughes Aircraft Company | Divider synchronization circuit for phase-locked loop frequency synthesizer |
| JPH0613898A (ja) * | 1992-06-29 | 1994-01-21 | Nec Corp | 周波数シンセサイザ |
| US5864572A (en) * | 1996-08-26 | 1999-01-26 | Sun Microsystems, Inc. | Oscillator runaway detect and reset circuit for PLL clock generator |
| KR19980042114A (ko) * | 1996-11-11 | 1998-08-17 | 가나이 츠토무 | 위상록루프회로를 갖는 시스템 |
| US5847614A (en) * | 1996-11-15 | 1998-12-08 | Analog Devices, Inc. | Low power charge pump |
| US5949264A (en) * | 1996-11-29 | 1999-09-07 | Lo; Dennis C. | Digital phase detector and charge pump system reset and balanced current source matching methods and systems |
| US5774023A (en) * | 1997-04-30 | 1998-06-30 | Motorola, Inc. | Adaptive phase locked loop system with charge pump having dual current output |
| US6308048B1 (en) * | 1997-11-19 | 2001-10-23 | Ericsson Inc. | Simplified reference frequency distribution in a mobile phone |
| US6181212B1 (en) * | 1999-01-28 | 2001-01-30 | Lucent Technologies, Inc. | Phase locked loop for generating two disparate, variable frequency signals |
| JP4015793B2 (ja) * | 2000-02-16 | 2007-11-28 | 株式会社東芝 | 位相比較回路およびｐｌｌ回路 |
| US6466100B2 (en) * | 2001-01-08 | 2002-10-15 | International Business Machines Corporation | Linear voltage controlled oscillator transconductor with gain compensation |
| EP1318641A3 (en) * | 2001-12-10 | 2006-10-04 | Alps Electric Co., Ltd. | Carrier recovery with antenna diversity |
| US6573769B1 (en) * | 2002-06-27 | 2003-06-03 | Pericom Semiconductor Corp. | Phase-locked loop (PLL) with mixer for subtracting outer-band phase noise |
| EP1458099B1 (en) * | 2003-03-14 | 2005-12-21 | STMicroelectronics S.r.l. | A phase-locked loop circuit with switched-capacitor conditioning of the control current |
| US7215936B2 (en) * | 2003-04-02 | 2007-05-08 | Bogdan Sadowski | Super-regenerative receiver including phase-locked loop |
| JP4768645B2 (ja) * | 2007-02-16 | 2011-09-07 | パナソニック株式会社 | Ｐｌｌ回路、およびそれを備えた無線装置 |
-
2000
- 2000-02-23 JP JP2000046200A patent/JP3818624B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-14 TW TW090103240A patent/TW558888B/zh not_active IP Right Cessation
- 2001-02-21 KR KR1020010008664A patent/KR100682000B1/ko not_active IP Right Cessation
- 2001-02-21 US US09/788,363 patent/US6714772B2/en not_active Expired - Lifetime
-
2004
- 2004-02-17 US US10/778,166 patent/US7162216B2/en not_active Expired - Fee Related
-
2006
- 2006-12-13 US US11/637,759 patent/US20070087716A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| TW558888B (en) | 2003-10-21 |
| US20010016476A1 (en) | 2001-08-23 |
| US7162216B2 (en) | 2007-01-09 |
| KR20010085441A (ko) | 2001-09-07 |
| US20040162047A1 (en) | 2004-08-19 |
| US6714772B2 (en) | 2004-03-30 |
| JP2001237699A (ja) | 2001-08-31 |
| KR100682000B1 (ko) | 2007-02-15 |
| US20070087716A1 (en) | 2007-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3818624B2 (ja) | 無線通信システム | |
| US7301416B2 (en) | Semiconductor integrated circuit for wireless communication | |
| KR100929058B1 (ko) | 조정가능-바이어스 ｖｃｏ | |
| US20060211390A1 (en) | Semiconductor integrated circuit for communication and terminal device for mobile communication | |
| US8036619B2 (en) | Oscillator having controllable bias modes and power consumption | |
| JP2001237699A5 (ja) | ||
| US7386064B2 (en) | Communication semiconductor integrated circuit device and a wireless communication system | |
| JP2006279392A (ja) | 通信用半導体集積回路 | |
| JPH05259935A (ja) | 無線トランシーバ及び周波数制御方法 | |
| US7154341B2 (en) | Communication semiconductor integrated circuit device and wireless communication system | |
| US7449945B2 (en) | Phase demodulator and portable telephone apparatus | |
| JP2006157983A (ja) | 無線通信システム | |
| KR100926849B1 (ko) | 송수신기, 디지털 합성기 구동형 위상 동기 루프, 디지털 합성기, 위상 동기 루프, 시스템, 휴대용 유닛, 네트워크 유닛 및 신호 송수신 방법 | |
| US20040023625A1 (en) | Frequency synthesizer and a method for synthesizing a frequency | |
| US7103132B1 (en) | Phase comparator and method of controlling power saving operation of the same, and semiconductor integrated circuit | |
| JP3402359B2 (ja) | 動作安定化装置及びその方法 | |
| US20080090542A1 (en) | Method for interference-free frequency change in a receiving system with a plurality of parallel operated recevers | |
| US20070178848A1 (en) | Generation of wideband frequencies in integrated frequency synthesizer | |
| WO2003092177A1 (fr) | Recepteur radio | |
| JP2001094447A (ja) | 移動無線端末装置 | |
| JPH077454A (ja) | 受信装置 | |
| JPS5935534B2 (ja) | Ｐｌｌ回路 | |
| JPH0532929B2 (ja) | ||
| JP2002300067A (ja) | 無線受信機 | |
| JPH07283733A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040217 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060317 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060612 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140623 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |