JPH0613898A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0613898A JPH0613898A JP4169765A JP16976592A JPH0613898A JP H0613898 A JPH0613898 A JP H0613898A JP 4169765 A JP4169765 A JP 4169765A JP 16976592 A JP16976592 A JP 16976592A JP H0613898 A JPH0613898 A JP H0613898A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- loop
- capacitor
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 230000010355 oscillation Effects 0.000 claims description 12
- 238000010521 absorption reaction Methods 0.000 abstract description 3
- 238000007599 discharging Methods 0.000 abstract description 2
- 238000012544 monitoring process Methods 0.000 abstract description 2
- LOHSJZLQNKMZMK-QWHCGFSZSA-N methyl (2r)-2-[[(2s)-2-amino-3-(4-hydroxyphenyl)propanoyl]amino]-5-(diaminomethylideneamino)pentanoate Chemical compound NC(N)=NCCC[C@H](C(=O)OC)NC(=O)[C@@H](N)CC1=CC=C(O)C=C1 LOHSJZLQNKMZMK-QWHCGFSZSA-N 0.000 abstract 1
- 108010077537 tyrosylarginine methyl ester Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
- H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/08—Modifications of the phase-locked loop for ensuring constant frequency when the power supply fails or is interrupted, e.g. for saving power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】通信フレーム内にて隣接セルのモニタを行うT
DAM方式の為の高速切換え時にもキャリア出力を保持
した間欠動作を可能とする省電力の周波数シンセサイザ
を提供する。 【構成】PLLループ部2のループフィルタ(LPF)
6のコンデンサの負極側にD/Aコンバータによる電圧
粗調整部3を備え、チャネル切換え時に電圧制御発振器
5の制御電圧値の変化に対するLPF6のコンデンサの
充放電動作を縮小し、誘電吸収の影響を排除し、コンデ
ンサ電荷電圧により安定したキャリア出力を保持した、
開ループ・間欠動作を行う。
DAM方式の為の高速切換え時にもキャリア出力を保持
した間欠動作を可能とする省電力の周波数シンセサイザ
を提供する。 【構成】PLLループ部2のループフィルタ(LPF)
6のコンデンサの負極側にD/Aコンバータによる電圧
粗調整部3を備え、チャネル切換え時に電圧制御発振器
5の制御電圧値の変化に対するLPF6のコンデンサの
充放電動作を縮小し、誘電吸収の影響を排除し、コンデ
ンサ電荷電圧により安定したキャリア出力を保持した、
開ループ・間欠動作を行う。
Description
【0001】
【産業上の利用分野】本発明は周波数シンセサイザに関
し、特にTDMA方式に用いる省電力型の局部発振周波
数シンセサイザに関する。
し、特にTDMA方式に用いる省電力型の局部発振周波
数シンセサイザに関する。
【0002】
【従来の技術】従来のTDMF方式に用いる周波数シン
セサイザについて図面を参照して説明する。
セサイザについて図面を参照して説明する。
【0003】図4は従来のTDMF方式に用いる周波数
シンセサイザの一例を示すブロック図である。
シンセサイザの一例を示すブロック図である。
【0004】TDMA方式では、通信フレームにおいて
通話チャネルから周波数を切換え、隣接セルをモニタ
し、再び通話チャネルに戻る切換え動作が要求される
為、高速周波数切換え技術が必要とされる。
通話チャネルから周波数を切換え、隣接セルをモニタ
し、再び通話チャネルに戻る切換え動作が要求される
為、高速周波数切換え技術が必要とされる。
【0005】図4においては、ダイレクト デジタル
シンセサイザ(以後、D・D・Sと記す)17を用いて
いる。基準周波数発振部1a内のD・D・S17によ
り、デジタル的にチャネルのキャリア周波数に応じた基
準周波数がクロック発振部18の固定クロック周波数を
基準にして作られ、PLLループの位相比較器9に入力
される。電圧制御発振器5の出力は固定分周期8で分周
され、位相比較器9に入力され、D.D.S17からの
基準周波数信号と位相比較が行われ、チャージポンプ
(以下C.P)7を駆動し、ループフィルタ(以下LP
F)6を通して電圧制御発振器5の電圧値を制御してキ
ャリア周波数を発生させている。
シンセサイザ(以後、D・D・Sと記す)17を用いて
いる。基準周波数発振部1a内のD・D・S17によ
り、デジタル的にチャネルのキャリア周波数に応じた基
準周波数がクロック発振部18の固定クロック周波数を
基準にして作られ、PLLループの位相比較器9に入力
される。電圧制御発振器5の出力は固定分周期8で分周
され、位相比較器9に入力され、D.D.S17からの
基準周波数信号と位相比較が行われ、チャージポンプ
(以下C.P)7を駆動し、ループフィルタ(以下LP
F)6を通して電圧制御発振器5の電圧値を制御してキ
ャリア周波数を発生させている。
【0006】基準周波数をキャリア周波数に応じて変化
させる事により、ステップ幅の小さいチャネル切換えに
おいても分周器8の分周比を低く抑える事が出来る為、
高速の周波数切換えが可能となる。
させる事により、ステップ幅の小さいチャネル切換えに
おいても分周器8の分周比を低く抑える事が出来る為、
高速の周波数切換えが可能となる。
【0007】省電力化の為にD・D・S17,分周器
8,位相比較器9を間欠動作させ、LPFの前に設けら
れたPLLループを開閉するスイッチ10により電源オ
フ時にも、開ループとしてLPF6のコンデンサの電荷
電圧によ電圧制御発振器5の発振周波数を保持する機能
を備えている。
8,位相比較器9を間欠動作させ、LPFの前に設けら
れたPLLループを開閉するスイッチ10により電源オ
フ時にも、開ループとしてLPF6のコンデンサの電荷
電圧によ電圧制御発振器5の発振周波数を保持する機能
を備えている。
【0008】
【発明が解決しようとする課題】上述した従来の周波数
シンセサイザにおいては、TDMA方式の、チャネル切
換えにより離れた周波数に同期を確立する場合が頻繁に
生ずる通話時に、ループフィルタのコンデンサは充電,
或いは放電がチャージポンプにより行われる。しかし、
コンデンサは電圧が変化した直後においては誘電吸収電
流が存在する為、電荷電圧を保持し得ない状態にある。
TDMA方式の短い周期でのチャネル切換え動作では、
コンデンサの状態が安定するのを待って開ループ,間欠
動作を行う事が難しく省電力の為の間欠動作はチャネル
切換えのない待ち受け中に限られるとい問題点があっ
た。
シンセサイザにおいては、TDMA方式の、チャネル切
換えにより離れた周波数に同期を確立する場合が頻繁に
生ずる通話時に、ループフィルタのコンデンサは充電,
或いは放電がチャージポンプにより行われる。しかし、
コンデンサは電圧が変化した直後においては誘電吸収電
流が存在する為、電荷電圧を保持し得ない状態にある。
TDMA方式の短い周期でのチャネル切換え動作では、
コンデンサの状態が安定するのを待って開ループ,間欠
動作を行う事が難しく省電力の為の間欠動作はチャネル
切換えのない待ち受け中に限られるとい問題点があっ
た。
【0009】
【課題を解決するための手段】本発明の周波数シンセサ
イザは、基準周波数信号を発生する基準周波数信号発生
部と、電圧制御発振器と、この電圧制御発振器からの発
振周波数を分周する分周回路と、前記基準周波数信号発
生部からの信号と前記分周回路からの分周信号との位相
を比較する位相比較器と、この位相比較器からの位相差
信号を受けるチャージポンプと、このチャージポンプの
出力信号に対するループフィルタとを有し、このループ
フィルタからの位相誤差を積分した電圧により前記電圧
制御発振器の発振周波数を制御するPLLループ内に前
記ループフィルタのコンデンサの負極側の電圧を与える
D/Aコンパータと、前記チャージポンプと前記ループ
フィルタ間に前記PLLループを開閉するスイッチとを
備え、前記PLLループ内の各部電源,前記D/Aコン
バータ及び前記スイッチの制御を行う制御部を備えてい
る。
イザは、基準周波数信号を発生する基準周波数信号発生
部と、電圧制御発振器と、この電圧制御発振器からの発
振周波数を分周する分周回路と、前記基準周波数信号発
生部からの信号と前記分周回路からの分周信号との位相
を比較する位相比較器と、この位相比較器からの位相差
信号を受けるチャージポンプと、このチャージポンプの
出力信号に対するループフィルタとを有し、このループ
フィルタからの位相誤差を積分した電圧により前記電圧
制御発振器の発振周波数を制御するPLLループ内に前
記ループフィルタのコンデンサの負極側の電圧を与える
D/Aコンパータと、前記チャージポンプと前記ループ
フィルタ間に前記PLLループを開閉するスイッチとを
備え、前記PLLループ内の各部電源,前記D/Aコン
バータ及び前記スイッチの制御を行う制御部を備えてい
る。
【0010】
【作用】TDMA方式においては通話時に通信フレーム
内で通話チャネルから1時的に周波数を切換えて隣接セ
ルをモニタする。モニタ後に再び通話チャネル戻る。こ
の時、ループフィルタのコンデンサの負極側に接続され
たD/Aコンバータの出力電圧値を変化させる事によ
り、電圧制御発振器にかかる制御電圧の粗調整を行い、
ループフィルタのコンデンサの充放電動作にかかる負担
を縮小する。この為、通話時においても、周波数同期確
立後にコンデンサが早く安定した状態になり得る為、省
電力化の為の間欠動作が可能となる。
内で通話チャネルから1時的に周波数を切換えて隣接セ
ルをモニタする。モニタ後に再び通話チャネル戻る。こ
の時、ループフィルタのコンデンサの負極側に接続され
たD/Aコンバータの出力電圧値を変化させる事によ
り、電圧制御発振器にかかる制御電圧の粗調整を行い、
ループフィルタのコンデンサの充放電動作にかかる負担
を縮小する。この為、通話時においても、周波数同期確
立後にコンデンサが早く安定した状態になり得る為、省
電力化の為の間欠動作が可能となる。
【0011】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0012】図1は本発明の一実施例を示すブロック
図、図2は本実施例におけるループフィルタの電圧制御
手段に対応する部分を示すブロック図、図3はTDMA
方式の通話フレームと本実施例に要求される発振周波数
の変化との対応を示す図である。
図、図2は本実施例におけるループフィルタの電圧制御
手段に対応する部分を示すブロック図、図3はTDMA
方式の通話フレームと本実施例に要求される発振周波数
の変化との対応を示す図である。
【0013】図1,図2において、本実施例は基準周波
数信号を発生する基準周波数発振部1と、PLLループ
部2と、制御電圧粗調整部3と、制御部4とを有して構
成している。
数信号を発生する基準周波数発振部1と、PLLループ
部2と、制御電圧粗調整部3と、制御部4とを有して構
成している。
【0014】PLLループ部2は電圧制御発振器5と、
この電圧制御発振器5からの発振周波数を分周する分周
回路8と、基準周波数発振部1からの信号と分周回路8
からの分周信号との位相を比較する位相比較器9と、こ
の位相比較器9からの位相差信号を受けるチャージポン
プ(以下CP)7と、ループフィルタ(以下LPF)6
と、PLLループを開閉するスイッチ10とを有して構
成し、制御電圧粗調整部3はLPF6からの位相誤差を
積分した電圧により電圧制御発振器5の発振周波数を制
御するPLLループにおて、LPF6のコンデンサ14
の負極側の電圧を与えるD/Aコンバータ15を備えて
構成し、制御部4,)間欠動作を行う上で制御信号を発
生しPLLループ部2内の各部電源のオン,オフを操作
する電源制御部11と、スイッチ10を制御する開ルー
プ制御部12と、D/Aコンバータ15の出力電圧を制
御する電圧制御部13とを有している。
この電圧制御発振器5からの発振周波数を分周する分周
回路8と、基準周波数発振部1からの信号と分周回路8
からの分周信号との位相を比較する位相比較器9と、こ
の位相比較器9からの位相差信号を受けるチャージポン
プ(以下CP)7と、ループフィルタ(以下LPF)6
と、PLLループを開閉するスイッチ10とを有して構
成し、制御電圧粗調整部3はLPF6からの位相誤差を
積分した電圧により電圧制御発振器5の発振周波数を制
御するPLLループにおて、LPF6のコンデンサ14
の負極側の電圧を与えるD/Aコンバータ15を備えて
構成し、制御部4,)間欠動作を行う上で制御信号を発
生しPLLループ部2内の各部電源のオン,オフを操作
する電源制御部11と、スイッチ10を制御する開ルー
プ制御部12と、D/Aコンバータ15の出力電圧を制
御する電圧制御部13とを有している。
【0015】次に、本実施例の動作について図1,図
2,図3を用いて説明する。
2,図3を用いて説明する。
【0016】通話チャネルに同期され、通話チャネルの
キャリアを発している状態において、LPF6のコンデ
ンサ14の荷電電圧にD/Aコンバータ15の電圧を加
えた電圧制御部13からの制御電圧により、電圧制御発
振器5の発振周波数が保たれている。
キャリアを発している状態において、LPF6のコンデ
ンサ14の荷電電圧にD/Aコンバータ15の電圧を加
えた電圧制御部13からの制御電圧により、電圧制御発
振器5の発振周波数が保たれている。
【0017】TDMA方式では通話中に隣接セルの情報
を得る為に通話フレーム内において周波数を切換えて隣
接セルの周波数を観測する。局部発振部では極めて短時
間で隣接セルの周波数に切換え、そして元の通話チャネ
ルのキャリア周波数に戻る機能が要求される。
を得る為に通話フレーム内において周波数を切換えて隣
接セルの周波数を観測する。局部発振部では極めて短時
間で隣接セルの周波数に切換え、そして元の通話チャネ
ルのキャリア周波数に戻る機能が要求される。
【0018】隣接セルへのチャネル切換えの指示を受け
る時にはスイッチ10が閉じられたループクローズの状
態で備え、切換え指示を受けると、現通話チャネルと観
測にいく隣接セルのチャネルの周波数変化に応じた電圧
制御発振器5の制御電圧値の変化量ΔVに対して、 ΔV=a×(f1 −f2 ) 但しa:変調感度,f1 :現チャネルの周波数,f2 :
切換えるチャネルの周波数 D/Aコンバータ15の出力電圧値を操作して切換える
事により、周波数同期を得る為の粗調整を行い、位相比
較過程をしてコンデンサ14の充放電にかかる負担を縮
小する。
る時にはスイッチ10が閉じられたループクローズの状
態で備え、切換え指示を受けると、現通話チャネルと観
測にいく隣接セルのチャネルの周波数変化に応じた電圧
制御発振器5の制御電圧値の変化量ΔVに対して、 ΔV=a×(f1 −f2 ) 但しa:変調感度,f1 :現チャネルの周波数,f2 :
切換えるチャネルの周波数 D/Aコンバータ15の出力電圧値を操作して切換える
事により、周波数同期を得る為の粗調整を行い、位相比
較過程をしてコンデンサ14の充放電にかかる負担を縮
小する。
【0019】コンデンサ16の電荷電圧値がチャネル切
換え前後での変化が少い為、誘電吸収電流の影響が小さ
くなり、直後にスイッチ10をオープンにし、開ループ
状態にしても電荷電圧を保持する事が可能な為D/Aコ
ンパータ15の電圧と合わせ、発振周波数を保持すべく
制御電圧値を保持する事が出来る。
換え前後での変化が少い為、誘電吸収電流の影響が小さ
くなり、直後にスイッチ10をオープンにし、開ループ
状態にしても電荷電圧を保持する事が可能な為D/Aコ
ンパータ15の電圧と合わせ、発振周波数を保持すべく
制御電圧値を保持する事が出来る。
【0020】再び通話チャネルに戻る場合においても、
同様に一時ループクローズの状態に戻り、切換え指示と
同時にD/Aコンバータ15の出力電圧を切換えて粗調
整を行い、コンデンサ14の充放電動作が非常に小さい
状態で同期を確立し、確立後には、再びスイッチ10を
オープンにし、基準周波数発振部1,及びPLLループ
部2の電圧制御発振器5を除く主要各部の電源を開ルー
プ時にはオフとする間欠動作に入り、その状態において
もコンデンサ15の荷電電圧とD/Aコンバータ15の
電圧により、安定したキャリア出力を保持する事が出来
る。
同様に一時ループクローズの状態に戻り、切換え指示と
同時にD/Aコンバータ15の出力電圧を切換えて粗調
整を行い、コンデンサ14の充放電動作が非常に小さい
状態で同期を確立し、確立後には、再びスイッチ10を
オープンにし、基準周波数発振部1,及びPLLループ
部2の電圧制御発振器5を除く主要各部の電源を開ルー
プ時にはオフとする間欠動作に入り、その状態において
もコンデンサ15の荷電電圧とD/Aコンバータ15の
電圧により、安定したキャリア出力を保持する事が出来
る。
【0021】
【発明の効果】以上説明したように本発明は、位相比較
器とループフィルタと電圧制御発振器とがループを形成
して、位相比較器とループフィルタとの間に介護されて
ループをオープンするスイッチ手段と、オープン直前の
電圧制御発振器への入力電圧を記憶する電圧記憶手段
と、オープン指令があるとスイッチでループをオープン
すると共にクローズ指令があるとループをクローズする
スイッチ制御手段とを備え、ループフィルタの基底電圧
を与えるD/Aコンバータと、チャネル切換え時にD/
Aコンバータの出力電圧値を切換える制御部とを備える
ことにより、TDMA方式の通話時における隣接セルへ
の周波数切換えが行われる場合にも間欠動作が可能とな
るので、消費電力を低減することができる効果がある。
器とループフィルタと電圧制御発振器とがループを形成
して、位相比較器とループフィルタとの間に介護されて
ループをオープンするスイッチ手段と、オープン直前の
電圧制御発振器への入力電圧を記憶する電圧記憶手段
と、オープン指令があるとスイッチでループをオープン
すると共にクローズ指令があるとループをクローズする
スイッチ制御手段とを備え、ループフィルタの基底電圧
を与えるD/Aコンバータと、チャネル切換え時にD/
Aコンバータの出力電圧値を切換える制御部とを備える
ことにより、TDMA方式の通話時における隣接セルへ
の周波数切換えが行われる場合にも間欠動作が可能とな
るので、消費電力を低減することができる効果がある。
【図1】本発明の一実施例を示すブロック図である。
【図2】本実施例におけるループフィルタの電圧制御手
段に対応する部分をブロック図である。
段に対応する部分をブロック図である。
【図3】TDMA方式の通話フレームと本実施例に要求
される発信周波数の変化との対応を示す図である。
される発信周波数の変化との対応を示す図である。
【図4】従来のTDMA方式に用いる周波数シンセサイ
ザの一例を示すブロック図である。
ザの一例を示すブロック図である。
1,1a 基準周波数発生部 2,2a PLLループ部 3 制御電圧粗調整部 4,4a 制御部 5 電圧制御発振器 6 ループフィルタ 7 チャージポンプ 8 分周器 9 位相比較器 10 スイッチ 11 電源制御部 12 ループ制御部 13 電圧制御部 14 コンデンサ 15 D/Aコンバータ 16 コンデンサ2 17 ダイレクト デジタル シンセサイザ(D・D
・S) 18 クロック発振器 19 モニタ指令 20 発振周波数 21 受信スロット 22 送信スロット 23 アイドルスロット
・S) 18 クロック発振器 19 モニタ指令 20 発振周波数 21 受信スロット 22 送信スロット 23 アイドルスロット
Claims (1)
- 【請求項1】 基準周波数信号を発生する基準周波数信
号発生部と、電圧制御発振器と、この電圧制御発振器か
らの発振周波数を分周する分周回路と、前記基準周波数
信号発生部からの信号と前記分周回路からの分周信号と
の位相を比較する位相比較器と、この位相比較器からの
位相差信号を受けるチャージポンプと、このチャージポ
ンプの出力信号に対するループフィルタとを有し、この
ループフィルタからの位相誤差を積分した電圧により前
記電圧制御発振器の発振周波数を制御するPLLループ
内に前記ループフィルタのコンデンサの負極側の電圧を
与えるD/Aコンパータと、前記チャージポンプと前記
ループフィルタ間に前記PLLループを開閉するスイッ
チとを備え、前記PLLループ内の各部電源,前記D/
Aコンバータ及び前記スイッチの制御を行う制御部を備
えている事を特徴とする周波数シンセサイザ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4169765A JPH0613898A (ja) | 1992-06-29 | 1992-06-29 | 周波数シンセサイザ |
CA002099299A CA2099299C (en) | 1992-06-29 | 1993-06-28 | Frequency synthesizer |
EP93110261A EP0579978A1 (en) | 1992-06-29 | 1993-06-28 | Frequency synthesizer |
AU41606/93A AU663838B2 (en) | 1992-06-29 | 1993-06-29 | Frequency synthesizer using intermittently controlled phase locked loop |
US08/084,423 US5379002A (en) | 1992-06-29 | 1993-06-29 | Frequency synthesizer using intermittently controlled phase locked loop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4169765A JPH0613898A (ja) | 1992-06-29 | 1992-06-29 | 周波数シンセサイザ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0613898A true JPH0613898A (ja) | 1994-01-21 |
Family
ID=15892444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4169765A Pending JPH0613898A (ja) | 1992-06-29 | 1992-06-29 | 周波数シンセサイザ |
Country Status (5)
Country | Link |
---|---|
US (1) | US5379002A (ja) |
EP (1) | EP0579978A1 (ja) |
JP (1) | JPH0613898A (ja) |
AU (1) | AU663838B2 (ja) |
CA (1) | CA2099299C (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110068739A (zh) * | 2019-04-25 | 2019-07-30 | 西安交通大学 | 一种用于储能电介质充放电特性研究的试验设备及方法 |
US20220311444A1 (en) * | 2019-08-30 | 2022-09-29 | Zhejiang University | Fast lock phase-locked loop circuit for avoiding cycle slip |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08213901A (ja) * | 1995-02-02 | 1996-08-20 | Fujitsu Ltd | 位相同期回路及びこれを構成するための回路装置並びに位相同期回路を用いた電子装置 |
US5557242A (en) * | 1995-05-22 | 1996-09-17 | Motorola, Inc. | Method and apparatus for dielectric absorption compensation |
DE19601013A1 (de) * | 1996-01-13 | 1997-07-17 | Bosch Gmbh Robert | Verfahren und Anordnung zur Frequenzmodulation eines hochfrequenten Signals |
GB2317279B (en) * | 1996-09-11 | 2001-01-24 | Nec Technologies | Frequency synthesisers |
US5943613A (en) * | 1996-11-07 | 1999-08-24 | Telefonaktiebolaget Lm Ericsson | Method and apparatus for reducing standby current in communications equipment |
US5889829A (en) * | 1997-01-07 | 1999-03-30 | Microchip Technology Incorporated | Phase locked loop with improved lock time and stability |
US6369626B1 (en) * | 1997-03-21 | 2002-04-09 | Rambus Inc. | Low pass filter for a delay locked loop circuit |
US6223061B1 (en) | 1997-07-25 | 2001-04-24 | Cleveland Medical Devices Inc. | Apparatus for low power radio communications |
US6111445A (en) * | 1998-01-30 | 2000-08-29 | Rambus Inc. | Phase interpolator with noise immunity |
GB2341285B (en) * | 1998-09-02 | 2001-12-19 | Nec Technologies | Frequency synthesisers |
JP3818624B2 (ja) * | 2000-02-23 | 2006-09-06 | 株式会社ルネサステクノロジ | 無線通信システム |
US6501337B1 (en) | 2000-03-24 | 2002-12-31 | Cirronet, Inc. | Method and apparatus for correcting the effect of dielectric absorption in an open-loop modulator circuit |
US6353403B1 (en) * | 2000-04-06 | 2002-03-05 | Ericsson Inc. | Fast ramping of control voltage with enhanced resolution |
JP3851511B2 (ja) * | 2001-03-14 | 2006-11-29 | 株式会社ルネサステクノロジ | Fm送信機 |
US7103127B2 (en) | 2001-03-30 | 2006-09-05 | Skyworks Solutions, Inc. | System for controlling the frequency of an oscillator |
DE10122194A1 (de) * | 2001-05-08 | 2002-11-28 | Infineon Technologies Ag | Phasenregelschleife |
US6633190B1 (en) * | 2002-04-26 | 2003-10-14 | Intel Corporation | Multi-phase clock generation and synchronization |
US7151810B2 (en) * | 2002-04-26 | 2006-12-19 | Intel Corporation | Data and clock synchronization in multi-channel communications |
FI113817B (fi) * | 2002-05-27 | 2004-06-15 | Nokia Corp | Parannettu piirijärjestely vaihelukoksi, vaihelukon toteuttava integroitupiiri, vaihelukkoa hyödyntävä menetelmä ja solukkoverkon päätelaite |
US7019595B1 (en) * | 2002-10-25 | 2006-03-28 | Ralink Technology, Inc. | Frequency synthesizer with automatic tuning control to increase tuning range |
US9455722B2 (en) * | 2005-11-30 | 2016-09-27 | Ati Technologies Ulc | Method and apparatus for fast locking of a clock generating circuit |
US20070153949A1 (en) * | 2005-12-29 | 2007-07-05 | Mediatek Incorporation | PLL apparatus with power saving mode and method for implementing the same |
US9548746B2 (en) * | 2014-12-22 | 2017-01-17 | Intel IP Corporation | Coarse tuning selection for phase locked loops |
US10608650B2 (en) * | 2018-06-07 | 2020-03-31 | Texas Instruments Incorporated | Voltage-controlled oscillators with ramped voltages |
CN113644912B (zh) * | 2021-07-27 | 2024-04-16 | 矽力杰半导体技术(杭州)有限公司 | 锁相环电路及其控制方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6248922U (ja) * | 1985-09-10 | 1987-03-26 | ||
KR910008738B1 (ko) * | 1987-02-20 | 1991-10-19 | 닛본 덴기 가부시기가이샤 | 밧데리 절약 채널 스캔 기능을 갖고 있는 휴대용 무선 송수신기 |
US4980652A (en) * | 1988-09-02 | 1990-12-25 | Nippon Telegraph And Telephone Corporation | Frequency synthesizer having compensation for nonlinearities |
CH677298A5 (en) * | 1989-04-17 | 1991-04-30 | Koechler Erika Fa | Frequency synthesiser circuit for portable radio receiver - has switch interrupting voltage to frequency divider and phase detector for reduced battery requirement |
US4965533A (en) * | 1989-08-31 | 1990-10-23 | Qualcomm, Inc. | Direct digital synthesizer driven phase lock loop frequency synthesizer |
JPH0496515A (ja) * | 1990-08-13 | 1992-03-27 | Fujitsu Ltd | 位相固定ループ回路及び半導体集積回路 |
-
1992
- 1992-06-29 JP JP4169765A patent/JPH0613898A/ja active Pending
-
1993
- 1993-06-28 CA CA002099299A patent/CA2099299C/en not_active Expired - Fee Related
- 1993-06-28 EP EP93110261A patent/EP0579978A1/en not_active Withdrawn
- 1993-06-29 AU AU41606/93A patent/AU663838B2/en not_active Ceased
- 1993-06-29 US US08/084,423 patent/US5379002A/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110068739A (zh) * | 2019-04-25 | 2019-07-30 | 西安交通大学 | 一种用于储能电介质充放电特性研究的试验设备及方法 |
US20220311444A1 (en) * | 2019-08-30 | 2022-09-29 | Zhejiang University | Fast lock phase-locked loop circuit for avoiding cycle slip |
US11641207B2 (en) * | 2019-08-30 | 2023-05-02 | Zhejiang University | Fast lock phase-locked loop circuit for avoiding cycle slip |
Also Published As
Publication number | Publication date |
---|---|
AU4160693A (en) | 1994-01-06 |
CA2099299A1 (en) | 1993-12-30 |
EP0579978A1 (en) | 1994-01-26 |
CA2099299C (en) | 1999-01-12 |
AU663838B2 (en) | 1995-10-19 |
US5379002A (en) | 1995-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0613898A (ja) | 周波数シンセサイザ | |
EP0202072B1 (en) | Frequency synthesizer | |
US5594735A (en) | TDMA mobile unit frequency synthesizer having power saving mode during transmit and receive slots | |
EP0565127B1 (en) | Method for a TDMA mobile unit frequency synthesizer having power saving mode during transmit and receive slots | |
JPH11191735A (ja) | Pllシンセサイザ及びその制御方法 | |
EP0552753B1 (en) | PLL frequency synthesizer having power saving function | |
JP2864860B2 (ja) | 周波数シンセサイザ | |
JP3006805B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
JPH0435088B2 (ja) | ||
JP2919321B2 (ja) | Pllシンセサイザ | |
US6304147B1 (en) | Method and circuit for reduced power consumption in a charge pump circuit | |
JPH02193416A (ja) | 受信機の局部発振回路制御方式 | |
JP2003298415A (ja) | Pll回路およびpll制御方法 | |
JPS5866423A (ja) | フエ−ズロツクル−プ回路 | |
EP0438260A2 (en) | Capacitor precharge for reduced synthesizer lock time | |
JP3336924B2 (ja) | 周波数シンセサイザ | |
JP2750580B2 (ja) | データ受信機の局部発振方式 | |
JPH05308285A (ja) | 周波数シンセサイザ | |
JPH0555950A (ja) | ダイレクトデイジタルシンセサイザを用いた局部発振回路 | |
JPS6055729A (ja) | Pll装置 | |
JPH0376427A (ja) | Pll回路 | |
KR100334777B1 (ko) | 이동통신 단말기의 주파수 합성부 | |
JPH06125270A (ja) | 周波数シンセサイザ | |
JPS613538A (ja) | 待受信時の消費電力低減方式 | |
JPS62128211A (ja) | 周波数シンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981110 |