JPH0613898A - 周波数シンセサイザ - Google Patents

周波数シンセサイザ

Info

Publication number
JPH0613898A
JPH0613898A JP4169765A JP16976592A JPH0613898A JP H0613898 A JPH0613898 A JP H0613898A JP 4169765 A JP4169765 A JP 4169765A JP 16976592 A JP16976592 A JP 16976592A JP H0613898 A JPH0613898 A JP H0613898A
Authority
JP
Japan
Prior art keywords
frequency
voltage
loop
capacitor
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4169765A
Other languages
English (en)
Inventor
Atsushi Jokura
淳 城倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4169765A priority Critical patent/JPH0613898A/ja
Priority to CA002099299A priority patent/CA2099299C/en
Priority to EP93110261A priority patent/EP0579978A1/en
Priority to AU41606/93A priority patent/AU663838B2/en
Priority to US08/084,423 priority patent/US5379002A/en
Publication of JPH0613898A publication Critical patent/JPH0613898A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/08—Modifications of the phase-locked loop for ensuring constant frequency when the power supply fails or is interrupted, e.g. for saving power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】通信フレーム内にて隣接セルのモニタを行うＴ
ＤＡＭ方式の為の高速切換え時にもキャリア出力を保持
した間欠動作を可能とする省電力の周波数シンセサイザ
を提供する。 【構成】ＰＬＬループ部２のループフィルタ（ＬＰＦ）
６のコンデンサの負極側にＤ／Ａコンバータによる電圧
粗調整部３を備え、チャネル切換え時に電圧制御発振器
５の制御電圧値の変化に対するＬＰＦ６のコンデンサの
充放電動作を縮小し、誘電吸収の影響を排除し、コンデ
ンサ電荷電圧により安定したキャリア出力を保持した、
開ループ・間欠動作を行う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は周波数シンセサイザに関
し、特にＴＤＭＡ方式に用いる省電力型の局部発振周波
数シンセサイザに関する。
【０００２】
【従来の技術】従来のＴＤＭＦ方式に用いる周波数シン
セサイザについて図面を参照して説明する。
【０００３】図４は従来のＴＤＭＦ方式に用いる周波数
シンセサイザの一例を示すブロック図である。
【０００４】ＴＤＭＡ方式では、通信フレームにおいて
通話チャネルから周波数を切換え、隣接セルをモニタ
し、再び通話チャネルに戻る切換え動作が要求される
為、高速周波数切換え技術が必要とされる。
【０００５】図４においては、ダイレクト デジタル
シンセサイザ（以後、Ｄ・Ｄ・Ｓと記す）１７を用いて
いる。基準周波数発振部１ａ内のＤ・Ｄ・Ｓ１７によ
り、デジタル的にチャネルのキャリア周波数に応じた基
準周波数がクロック発振部１８の固定クロック周波数を
基準にして作られ、ＰＬＬループの位相比較器９に入力
される。電圧制御発振器５の出力は固定分周期８で分周
され、位相比較器９に入力され、Ｄ．Ｄ．Ｓ１７からの
基準周波数信号と位相比較が行われ、チャージポンプ
（以下Ｃ．Ｐ）７を駆動し、ループフィルタ（以下ＬＰ
Ｆ）６を通して電圧制御発振器５の電圧値を制御してキ
ャリア周波数を発生させている。
【０００６】基準周波数をキャリア周波数に応じて変化
させる事により、ステップ幅の小さいチャネル切換えに
おいても分周器８の分周比を低く抑える事が出来る為、
高速の周波数切換えが可能となる。
【０００７】省電力化の為にＤ・Ｄ・Ｓ１７，分周器
８，位相比較器９を間欠動作させ、ＬＰＦの前に設けら
れたＰＬＬループを開閉するスイッチ１０により電源オ
フ時にも、開ループとしてＬＰＦ６のコンデンサの電荷
電圧によ電圧制御発振器５の発振周波数を保持する機能
を備えている。
【０００８】
【発明が解決しようとする課題】上述した従来の周波数
シンセサイザにおいては、ＴＤＭＡ方式の、チャネル切
換えにより離れた周波数に同期を確立する場合が頻繁に
生ずる通話時に、ループフィルタのコンデンサは充電，
或いは放電がチャージポンプにより行われる。しかし、
コンデンサは電圧が変化した直後においては誘電吸収電
流が存在する為、電荷電圧を保持し得ない状態にある。
ＴＤＭＡ方式の短い周期でのチャネル切換え動作では、
コンデンサの状態が安定するのを待って開ループ，間欠
動作を行う事が難しく省電力の為の間欠動作はチャネル
切換えのない待ち受け中に限られるとい問題点があっ
た。
【０００９】
【課題を解決するための手段】本発明の周波数シンセサ
イザは、基準周波数信号を発生する基準周波数信号発生
部と、電圧制御発振器と、この電圧制御発振器からの発
振周波数を分周する分周回路と、前記基準周波数信号発
生部からの信号と前記分周回路からの分周信号との位相
を比較する位相比較器と、この位相比較器からの位相差
信号を受けるチャージポンプと、このチャージポンプの
出力信号に対するループフィルタとを有し、このループ
フィルタからの位相誤差を積分した電圧により前記電圧
制御発振器の発振周波数を制御するＰＬＬループ内に前
記ループフィルタのコンデンサの負極側の電圧を与える
Ｄ／Ａコンパータと、前記チャージポンプと前記ループ
フィルタ間に前記ＰＬＬループを開閉するスイッチとを
備え、前記ＰＬＬループ内の各部電源，前記Ｄ／Ａコン
バータ及び前記スイッチの制御を行う制御部を備えてい
る。
【００１０】
【作用】ＴＤＭＡ方式においては通話時に通信フレーム
内で通話チャネルから１時的に周波数を切換えて隣接セ
ルをモニタする。モニタ後に再び通話チャネル戻る。こ
の時、ループフィルタのコンデンサの負極側に接続され
たＤ／Ａコンバータの出力電圧値を変化させる事によ
り、電圧制御発振器にかかる制御電圧の粗調整を行い、
ループフィルタのコンデンサの充放電動作にかかる負担
を縮小する。この為、通話時においても、周波数同期確
立後にコンデンサが早く安定した状態になり得る為、省
電力化の為の間欠動作が可能となる。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。
【００１２】図１は本発明の一実施例を示すブロック
図、図２は本実施例におけるループフィルタの電圧制御
手段に対応する部分を示すブロック図、図３はＴＤＭＡ
方式の通話フレームと本実施例に要求される発振周波数
の変化との対応を示す図である。
【００１３】図１，図２において、本実施例は基準周波
数信号を発生する基準周波数発振部１と、ＰＬＬループ
部２と、制御電圧粗調整部３と、制御部４とを有して構
成している。
【００１４】ＰＬＬループ部２は電圧制御発振器５と、
この電圧制御発振器５からの発振周波数を分周する分周
回路８と、基準周波数発振部１からの信号と分周回路８
からの分周信号との位相を比較する位相比較器９と、こ
の位相比較器９からの位相差信号を受けるチャージポン
プ（以下ＣＰ）７と、ループフィルタ（以下ＬＰＦ）６
と、ＰＬＬループを開閉するスイッチ１０とを有して構
成し、制御電圧粗調整部３はＬＰＦ６からの位相誤差を
積分した電圧により電圧制御発振器５の発振周波数を制
御するＰＬＬループにおて、ＬＰＦ６のコンデンサ１４
の負極側の電圧を与えるＤ／Ａコンバータ１５を備えて
構成し、制御部４，）間欠動作を行う上で制御信号を発
生しＰＬＬループ部２内の各部電源のオン，オフを操作
する電源制御部１１と、スイッチ１０を制御する開ルー
プ制御部１２と、Ｄ／Ａコンバータ１５の出力電圧を制
御する電圧制御部１３とを有している。
【００１５】次に、本実施例の動作について図１，図
２，図３を用いて説明する。
【００１６】通話チャネルに同期され、通話チャネルの
キャリアを発している状態において、ＬＰＦ６のコンデ
ンサ１４の荷電電圧にＤ／Ａコンバータ１５の電圧を加
えた電圧制御部１３からの制御電圧により、電圧制御発
振器５の発振周波数が保たれている。
【００１７】ＴＤＭＡ方式では通話中に隣接セルの情報
を得る為に通話フレーム内において周波数を切換えて隣
接セルの周波数を観測する。局部発振部では極めて短時
間で隣接セルの周波数に切換え、そして元の通話チャネ
ルのキャリア周波数に戻る機能が要求される。
【００１８】隣接セルへのチャネル切換えの指示を受け
る時にはスイッチ１０が閉じられたループクローズの状
態で備え、切換え指示を受けると、現通話チャネルと観
測にいく隣接セルのチャネルの周波数変化に応じた電圧
制御発振器５の制御電圧値の変化量ΔＶに対して、 ΔＶ＝ａ×（ｆ1 −ｆ2 ） 但しａ：変調感度，ｆ1 ：現チャネルの周波数，ｆ2 ：
切換えるチャネルの周波数 Ｄ／Ａコンバータ１５の出力電圧値を操作して切換える
事により、周波数同期を得る為の粗調整を行い、位相比
較過程をしてコンデンサ１４の充放電にかかる負担を縮
小する。
【００１９】コンデンサ１６の電荷電圧値がチャネル切
換え前後での変化が少い為、誘電吸収電流の影響が小さ
くなり、直後にスイッチ１０をオープンにし、開ループ
状態にしても電荷電圧を保持する事が可能な為Ｄ／Ａコ
ンパータ１５の電圧と合わせ、発振周波数を保持すべく
制御電圧値を保持する事が出来る。
【００２０】再び通話チャネルに戻る場合においても、
同様に一時ループクローズの状態に戻り、切換え指示と
同時にＤ／Ａコンバータ１５の出力電圧を切換えて粗調
整を行い、コンデンサ１４の充放電動作が非常に小さい
状態で同期を確立し、確立後には、再びスイッチ１０を
オープンにし、基準周波数発振部１，及びＰＬＬループ
部２の電圧制御発振器５を除く主要各部の電源を開ルー
プ時にはオフとする間欠動作に入り、その状態において
もコンデンサ１５の荷電電圧とＤ／Ａコンバータ１５の
電圧により、安定したキャリア出力を保持する事が出来
る。
【００２１】
【発明の効果】以上説明したように本発明は、位相比較
器とループフィルタと電圧制御発振器とがループを形成
して、位相比較器とループフィルタとの間に介護されて
ループをオープンするスイッチ手段と、オープン直前の
電圧制御発振器への入力電圧を記憶する電圧記憶手段
と、オープン指令があるとスイッチでループをオープン
すると共にクローズ指令があるとループをクローズする
スイッチ制御手段とを備え、ループフィルタの基底電圧
を与えるＤ／Ａコンバータと、チャネル切換え時にＤ／
Ａコンバータの出力電圧値を切換える制御部とを備える
ことにより、ＴＤＭＡ方式の通話時における隣接セルへ
の周波数切換えが行われる場合にも間欠動作が可能とな
るので、消費電力を低減することができる効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例におけるループフィルタの電圧制御手
段に対応する部分をブロック図である。
【図３】ＴＤＭＡ方式の通話フレームと本実施例に要求
される発信周波数の変化との対応を示す図である。
【図４】従来のＴＤＭＡ方式に用いる周波数シンセサイ
ザの一例を示すブロック図である。
【符号の説明】
１，１ａ 基準周波数発生部 ２，２ａ ＰＬＬループ部 ３ 制御電圧粗調整部 ４，４ａ 制御部 ５ 電圧制御発振器 ６ ループフィルタ ７ チャージポンプ ８ 分周器 ９ 位相比較器 １０ スイッチ １１ 電源制御部 １２ ループ制御部 １３ 電圧制御部 １４ コンデンサ １５ Ｄ／Ａコンバータ １６ コンデンサ２ １７ ダイレクト デジタル シンセサイザ（Ｄ・Ｄ
・Ｓ） １８ クロック発振器 １９ モニタ指令 ２０ 発振周波数 ２１ 受信スロット ２２ 送信スロット ２３ アイドルスロット

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 基準周波数信号を発生する基準周波数信
    号発生部と、電圧制御発振器と、この電圧制御発振器か
    らの発振周波数を分周する分周回路と、前記基準周波数
    信号発生部からの信号と前記分周回路からの分周信号と
    の位相を比較する位相比較器と、この位相比較器からの
    位相差信号を受けるチャージポンプと、このチャージポ
    ンプの出力信号に対するループフィルタとを有し、この
    ループフィルタからの位相誤差を積分した電圧により前
    記電圧制御発振器の発振周波数を制御するＰＬＬループ
    内に前記ループフィルタのコンデンサの負極側の電圧を
    与えるＤ／Ａコンパータと、前記チャージポンプと前記
    ループフィルタ間に前記ＰＬＬループを開閉するスイッ
    チとを備え、前記ＰＬＬループ内の各部電源，前記Ｄ／
    Ａコンバータ及び前記スイッチの制御を行う制御部を備
    えている事を特徴とする周波数シンセサイザ。
JP4169765A 1992-06-29 1992-06-29 周波数シンセサイザ Pending JPH0613898A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP4169765A JPH0613898A (ja) 1992-06-29 1992-06-29 周波数シンセサイザ
CA002099299A CA2099299C (en) 1992-06-29 1993-06-28 Frequency synthesizer
EP93110261A EP0579978A1 (en) 1992-06-29 1993-06-28 Frequency synthesizer
AU41606/93A AU663838B2 (en) 1992-06-29 1993-06-29 Frequency synthesizer using intermittently controlled phase locked loop
US08/084,423 US5379002A (en) 1992-06-29 1993-06-29 Frequency synthesizer using intermittently controlled phase locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4169765A JPH0613898A (ja) 1992-06-29 1992-06-29 周波数シンセサイザ

Publications (1)

Publication Number Publication Date
JPH0613898A true JPH0613898A (ja) 1994-01-21

Family

ID=15892444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4169765A Pending JPH0613898A (ja) 1992-06-29 1992-06-29 周波数シンセサイザ

Country Status (5)

Country Link
US (1) US5379002A (ja)
EP (1) EP0579978A1 (ja)
JP (1) JPH0613898A (ja)
AU (1) AU663838B2 (ja)
CA (1) CA2099299C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110068739A (zh) * 2019-04-25 2019-07-30 西安交通大学 一种用于储能电介质充放电特性研究的试验设备及方法
US20220311444A1 (en) * 2019-08-30 2022-09-29 Zhejiang University Fast lock phase-locked loop circuit for avoiding cycle slip

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213901A (ja) * 1995-02-02 1996-08-20 Fujitsu Ltd 位相同期回路及びこれを構成するための回路装置並びに位相同期回路を用いた電子装置
US5557242A (en) * 1995-05-22 1996-09-17 Motorola, Inc. Method and apparatus for dielectric absorption compensation
DE19601013A1 (de) * 1996-01-13 1997-07-17 Bosch Gmbh Robert Verfahren und Anordnung zur Frequenzmodulation eines hochfrequenten Signals
GB2317279B (en) * 1996-09-11 2001-01-24 Nec Technologies Frequency synthesisers
US5943613A (en) * 1996-11-07 1999-08-24 Telefonaktiebolaget Lm Ericsson Method and apparatus for reducing standby current in communications equipment
US5889829A (en) * 1997-01-07 1999-03-30 Microchip Technology Incorporated Phase locked loop with improved lock time and stability
US6369626B1 (en) * 1997-03-21 2002-04-09 Rambus Inc. Low pass filter for a delay locked loop circuit
US6223061B1 (en) 1997-07-25 2001-04-24 Cleveland Medical Devices Inc. Apparatus for low power radio communications
US6111445A (en) * 1998-01-30 2000-08-29 Rambus Inc. Phase interpolator with noise immunity
GB2341285B (en) * 1998-09-02 2001-12-19 Nec Technologies Frequency synthesisers
JP3818624B2 (ja) * 2000-02-23 2006-09-06 株式会社ルネサステクノロジ 無線通信システム
US6501337B1 (en) 2000-03-24 2002-12-31 Cirronet, Inc. Method and apparatus for correcting the effect of dielectric absorption in an open-loop modulator circuit
US6353403B1 (en) * 2000-04-06 2002-03-05 Ericsson Inc. Fast ramping of control voltage with enhanced resolution
JP3851511B2 (ja) * 2001-03-14 2006-11-29 株式会社ルネサステクノロジ Ｆｍ送信機
US7103127B2 (en) 2001-03-30 2006-09-05 Skyworks Solutions, Inc. System for controlling the frequency of an oscillator
DE10122194A1 (de) * 2001-05-08 2002-11-28 Infineon Technologies Ag Phasenregelschleife
US6633190B1 (en) * 2002-04-26 2003-10-14 Intel Corporation Multi-phase clock generation and synchronization
US7151810B2 (en) * 2002-04-26 2006-12-19 Intel Corporation Data and clock synchronization in multi-channel communications
FI113817B (fi) * 2002-05-27 2004-06-15 Nokia Corp Parannettu piirijärjestely vaihelukoksi, vaihelukon toteuttava integroitupiiri, vaihelukkoa hyödyntävä menetelmä ja solukkoverkon päätelaite
US7019595B1 (en) * 2002-10-25 2006-03-28 Ralink Technology, Inc. Frequency synthesizer with automatic tuning control to increase tuning range
US9455722B2 (en) * 2005-11-30 2016-09-27 Ati Technologies Ulc Method and apparatus for fast locking of a clock generating circuit
US20070153949A1 (en) * 2005-12-29 2007-07-05 Mediatek Incorporation PLL apparatus with power saving mode and method for implementing the same
US9548746B2 (en) * 2014-12-22 2017-01-17 Intel IP Corporation Coarse tuning selection for phase locked loops
US10608650B2 (en) * 2018-06-07 2020-03-31 Texas Instruments Incorporated Voltage-controlled oscillators with ramped voltages
CN113644912B (zh) * 2021-07-27 2024-04-16 矽力杰半导体技术(杭州)有限公司 锁相环电路及其控制方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6248922U (ja) * 1985-09-10 1987-03-26
KR910008738B1 (ko) * 1987-02-20 1991-10-19 닛본 덴기 가부시기가이샤 밧데리 절약 채널 스캔 기능을 갖고 있는 휴대용 무선 송수신기
US4980652A (en) * 1988-09-02 1990-12-25 Nippon Telegraph And Telephone Corporation Frequency synthesizer having compensation for nonlinearities
CH677298A5 (en) * 1989-04-17 1991-04-30 Koechler Erika Fa Frequency synthesiser circuit for portable radio receiver - has switch interrupting voltage to frequency divider and phase detector for reduced battery requirement
US4965533A (en) * 1989-08-31 1990-10-23 Qualcomm, Inc. Direct digital synthesizer driven phase lock loop frequency synthesizer
JPH0496515A (ja) * 1990-08-13 1992-03-27 Fujitsu Ltd 位相固定ループ回路及び半導体集積回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110068739A (zh) * 2019-04-25 2019-07-30 西安交通大学 一种用于储能电介质充放电特性研究的试验设备及方法
US20220311444A1 (en) * 2019-08-30 2022-09-29 Zhejiang University Fast lock phase-locked loop circuit for avoiding cycle slip
US11641207B2 (en) * 2019-08-30 2023-05-02 Zhejiang University Fast lock phase-locked loop circuit for avoiding cycle slip

Also Published As

Publication number Publication date
AU4160693A (en) 1994-01-06
CA2099299A1 (en) 1993-12-30
EP0579978A1 (en) 1994-01-26
CA2099299C (en) 1999-01-12
AU663838B2 (en) 1995-10-19
US5379002A (en) 1995-01-03

Similar Documents

Publication Publication Date Title
JPH0613898A (ja) 周波数シンセサイザ
EP0202072B1 (en) Frequency synthesizer
US5594735A (en) TDMA mobile unit frequency synthesizer having power saving mode during transmit and receive slots
EP0565127B1 (en) Method for a TDMA mobile unit frequency synthesizer having power saving mode during transmit and receive slots
JPH11191735A (ja) Ｐｌｌシンセサイザ及びその制御方法
EP0552753B1 (en) PLL frequency synthesizer having power saving function
JP2864860B2 (ja) 周波数シンセサイザ
JP3006805B2 (ja) ダイレクトディジタルシンセサイザを用いた局部発振回路
JPH0435088B2 (ja)
JP2919321B2 (ja) Ｐｌｌシンセサイザ
US6304147B1 (en) Method and circuit for reduced power consumption in a charge pump circuit
JPH02193416A (ja) 受信機の局部発振回路制御方式
JP2003298415A (ja) Ｐｌｌ回路およびｐｌｌ制御方法
JPS5866423A (ja) フエ−ズロツクル−プ回路
EP0438260A2 (en) Capacitor precharge for reduced synthesizer lock time
JP3336924B2 (ja) 周波数シンセサイザ
JP2750580B2 (ja) データ受信機の局部発振方式
JPH05308285A (ja) 周波数シンセサイザ
JPH0555950A (ja) ダイレクトデイジタルシンセサイザを用いた局部発振回路
JPS6055729A (ja) Ｐｌｌ装置
JPH0376427A (ja) Ｐｌｌ回路
KR100334777B1 (ko) 이동통신 단말기의 주파수 합성부
JPH06125270A (ja) 周波数シンセサイザ
JPS613538A (ja) 待受信時の消費電力低減方式
JPS62128211A (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981110